JPS5858630A - 集中制御システムにおけるｄｍａ機能診断方法 - Google Patents
集中制御システムにおけるｄｍａ機能診断方法Info
- Publication number
- JPS5858630A JPS5858630A JP56158486A JP15848681A JPS5858630A JP S5858630 A JPS5858630 A JP S5858630A JP 56158486 A JP56158486 A JP 56158486A JP 15848681 A JP15848681 A JP 15848681A JP S5858630 A JPS5858630 A JP S5858630A
- Authority
- JP
- Japan
- Prior art keywords
- master station
- storage device
- main storage
- dma
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する分野
本発明はシステム内に電子計算機を含み電子計算機の主
記憶装置と制御所側親局との間をＤＭＡ （／イレク′
トメモリアクセス）モードで結合して制御情報および表
示情報の授受を行なう集中制御システムにおけるＤＭＡ
機能診断方法に関するものである。
記憶装置と制御所側親局との間をＤＭＡ （／イレク′
トメモリアクセス）モードで結合して制御情報および表
示情報の授受を行なう集中制御システムにおけるＤＭＡ
機能診断方法に関するものである。
（２） 従来技術およびその問題点
例えば、発変電所の集中制御において制御情報を電子計
算機から制御所監視制御装置を経由して被制御所へ伝送
し、また表示情報を被制御所から゛制御所監視制御装置
経由で電子計算機に伝送することが行なわれている。
算機から制御所監視制御装置を経由して被制御所へ伝送
し、また表示情報を被制御所から゛制御所監視制御装置
経由で電子計算機に伝送することが行なわれている。
この″ように、電子計算機よシ複数の発変電所を遠隔制
御する場合、制御対象の被制御所が多数になると処理応
答速度の面から制御情報は電子計算機の主記憶部からＤ
ＭＡモードで取出し、被制御所へ周期的に送信し、表示
情報は親局としての制御所側監視制御装置（以下「親局
」と称する）よりＤＭＡモードで電子計算機の主記憶部
へ周期的に書込んでいる。この場合電子計算機および親
局の処理速度向上並びに分散処理化のためシステムダウ
ンの発生に極めてまれとなってはいるが、部分的ダウン
（故障）の検出および対処方法に関して高度な診断機能
が要求されている。従来この診断機能としてはデータの
７４リティチェ、り程度の機能が付加されているが、親
局から電子計算機主記憶装置への情報書込方向あるいは
電子計算機主記憶部から親局への情報取出し方向のいず
れか一方向についての限定された異常検出にとどまって
いた。
御する場合、制御対象の被制御所が多数になると処理応
答速度の面から制御情報は電子計算機の主記憶部からＤ
ＭＡモードで取出し、被制御所へ周期的に送信し、表示
情報は親局としての制御所側監視制御装置（以下「親局
」と称する）よりＤＭＡモードで電子計算機の主記憶部
へ周期的に書込んでいる。この場合電子計算機および親
局の処理速度向上並びに分散処理化のためシステムダウ
ンの発生に極めてまれとなってはいるが、部分的ダウン
（故障）の検出および対処方法に関して高度な診断機能
が要求されている。従来この診断機能としてはデータの
７４リティチェ、り程度の機能が付加されているが、親
局から電子計算機主記憶装置への情報書込方向あるいは
電子計算機主記憶部から親局への情報取出し方向のいず
れか一方向についての限定された異常検出にとどまって
いた。
また異常を検出しても第１図に示すごとく計算機中央演
算部（以下ｒ ＣＰＵ Ｊと称する）１より出力回路２
を介して親局３側入力回路４で該異常検出の情報を受け
るためＤＭＡ転送１回毎の検出フィードバックは時間的
に不可能であり長期の異常継続のみが検出可能であるに
すぎなかった。
算部（以下ｒ ＣＰＵ Ｊと称する）１より出力回路２
を介して親局３側入力回路４で該異常検出の情報を受け
るためＤＭＡ転送１回毎の検出フィードバックは時間的
に不可能であり長期の異常継続のみが検出可能であるに
すぎなかった。
なお、第１図において、５は電子計算機の主記憶装置、
６はメモリパス、７はＤＭＡコントローラ、８Ｆ１１１
０（入出力）パス、９は伝送処理装置、１０は伝送路、
１１は子局である。
６はメモリパス、７はＤＭＡコントローラ、８Ｆ１１１
０（入出力）パス、９は伝送処理装置、１０は伝送路、
１１は子局である。
（３）発明の目的
本発明はシステムを通してＤＭＡ動作の診断が行なえ確
実に且つすみやかに異常検出が行なえる集中制御システ
ムにおけるＤＭＡ機能の診断方法を提供することを目的
としている。
実に且つすみやかに異常検出が行なえる集中制御システ
ムにおけるＤＭＡ機能の診断方法を提供することを目的
としている。
（４）発明の構成
、本発明は、システム内に電子計算機を含み電子計算機
の主記憶装置と制御所側親局との間’ｉ ＤＭＡモード
で結合して制御情報および表示情報の授受を行なう集中
制御システムにおけるＤＭＡ機能診断方法において、前
記親局側からオンラインで且つ予定周期で予め親局側に
記憶さ ゛れたデータをＤＭＡにより前記主記憶
装置内の予定のエリアに転送ししかる後に直ちに再びＤ
ＭＡにより該データを読み出し前記親局、側に転送して
先に送出した原データとの異同を判定してＤＭＡ機能の
診断を行なうことを特徴としている。
の主記憶装置と制御所側親局との間’ｉ ＤＭＡモード
で結合して制御情報および表示情報の授受を行なう集中
制御システムにおけるＤＭＡ機能診断方法において、前
記親局側からオンラインで且つ予定周期で予め親局側に
記憶さ ゛れたデータをＤＭＡにより前記主記憶
装置内の予定のエリアに転送ししかる後に直ちに再びＤ
ＭＡにより該データを読み出し前記親局、側に転送して
先に送出した原データとの異同を判定してＤＭＡ機能の
診断を行なうことを特徴としている。
（５）発明の実施例
第２図に本発明の一実施例のシステム構成を示す。
本実施例のシステムは図示の、ごとく電子計算機のＣＰ
Ｕ １と、主記憶装置５と、この間を結合するメモリパ
ス６と、前記主記憶装置！ｉ５の内容をＤＭＡモードで
取出すためのメモリ・守スアダプタ（以下「コントロ１
うＩ」と称する）１２と、延長用パス１３と、この延長
用ノ々ス１３を介してコントローラＩＩ、？と結合され
る親局側・々スアダグタ（以下「コントローラ■」と称
する）１４と、マイクロコンビ、−夕を用いて構成した
親局３によっ、てコントローラ■１４経由で情報を授受
するためのＩ１０パス８と、同・々ス８を介して情報が
与えられ伝送路１１を介して゛複数の被制御所側遠方監
視制御装置（以下「子局」と称する）１１への制御用情
報の送信および子局１１からの表示用情報の受信を行な
う伝送処理装置９とから構成される。
Ｕ １と、主記憶装置５と、この間を結合するメモリパ
ス６と、前記主記憶装置！ｉ５の内容をＤＭＡモードで
取出すためのメモリ・守スアダプタ（以下「コントロ１
うＩ」と称する）１２と、延長用パス１３と、この延長
用ノ々ス１３を介してコントローラＩＩ、？と結合され
る親局側・々スアダグタ（以下「コントローラ■」と称
する）１４と、マイクロコンビ、−夕を用いて構成した
親局３によっ、てコントローラ■１４経由で情報を授受
するためのＩ１０パス８と、同・々ス８を介して情報が
与えられ伝送路１１を介して゛複数の被制御所側遠方監
視制御装置（以下「子局」と称する）１１への制御用情
報の送信および子局１１からの表示用情報の受信を行な
う伝送処理装置９とから構成される。
以下上述の構成における動作について説明する。
第２図におけるＣＰＵ １は子局１１に対する制御情報
を作成し主記憶装置５の特定エリアに格納し必要時点で
この制御情報を更新する。親局３は周期的にコントロー
ラ１１４に対して主記憶装置５内の格納番地を指定し取
出し要求をかけ、これを受けてコントローラＵ１４はＣ
ＰＵ １の動作タイミングを考慮し、延長用パス１３と
コント四−ラ１２とメモリパス６を経由して主記憶装置
５内の指定する格納番地より情報を読出し、逆ルートす
なわちメモリパス６およびコントローラ■１２から延長
用パス１３とコントローラｎ１４とを経由して親局３へ
取込み、コードチェ、りを実施して伝送処理装置９へ折
返し出力している゛、また、子局１１からの表示用情報
は親局伝送処理装置９から親局３を経由してコントロー
ラ′■１４に対して伝送の周期に同期するタイミングで
主記憶装置５内の格納番地を指定して書込要求をかけ、
これを受けてコントローラＵ１４１ｒｌＣＰＩＪ１の動
作タイミングを考慮して延長用パス１３とコントローラ
１１２とメモリパス６を経由して主記憶装置１５内の指
定する番地へ前記表示用情報を書込む。
を作成し主記憶装置５の特定エリアに格納し必要時点で
この制御情報を更新する。親局３は周期的にコントロー
ラ１１４に対して主記憶装置５内の格納番地を指定し取
出し要求をかけ、これを受けてコントローラＵ１４はＣ
ＰＵ １の動作タイミングを考慮し、延長用パス１３と
コント四−ラ１２とメモリパス６を経由して主記憶装置
５内の指定する格納番地より情報を読出し、逆ルートす
なわちメモリパス６およびコントローラ■１２から延長
用パス１３とコントローラｎ１４とを経由して親局３へ
取込み、コードチェ、りを実施して伝送処理装置９へ折
返し出力している゛、また、子局１１からの表示用情報
は親局伝送処理装置９から親局３を経由してコントロー
ラ′■１４に対して伝送の周期に同期するタイミングで
主記憶装置５内の格納番地を指定して書込要求をかけ、
これを受けてコントローラＵ１４１ｒｌＣＰＩＪ１の動
作タイミングを考慮して延長用パス１３とコントローラ
１１２とメモリパス６を経由して主記憶装置１５内の指
定する番地へ前記表示用情報を書込む。
このようにして、親局３より主記憶装置５へＤＭＡモー
ドで情報をアクセスする場合、情報の転送方向は、親局
３から主記憶装置５へ向う方向と主記憶装置ｉから親局
３へ向う方向のごとく二方向に分けられ、制御用情報と
表示用情報は各々独立する一方向の情報転送となる。
ドで情報をアクセスする場合、情報の転送方向は、親局
３から主記憶装置５へ向う方向と主記憶装置ｉから親局
３へ向う方向のごとく二方向に分けられ、制御用情報と
表示用情報は各々独立する一方向の情報転送となる。
そこで第３図に示すごとく、主記憶装置５の中に診断専
用エリア（以下「診断エリア」と称する）Ｅ７を制御用
情報および表示用情報の格納エリア（以下「通常エリア
」と称する）Ｅ２と区別して設け、例えば一定周期ごと
に親局例えば第２図の親局３の記憶回路３１に診断用情
報を予め用意し、前記表示用情報と同様コントローラ［
１４より主起−憚装置５内の診断エリアＥ）へ記憶回路
３１の情報を書込み、次に診断エリアＥ１の記憶内容を
前記制御用情報と同様に主記憶装置５からコントローラ
■１４を介して親局３の記憶回路３２へ取込み排他的論
理和回路３３により演算し結果をフリ、デフロ、！回路
３４へ入力させ記憶回路３２ヘデータを取込んだタイミ
ングでフリ、デフロ、デ回路７４への入力取込制御信号
Ｃを活性化し排他的論理和回路３３の出力が１０”でな
いすなわち主記憶装置５への書込情報と主記憶装置５か
らの取出し情報が一致しなかった場合は、何らかの異常
が発生し友ものであるから警報出力Ａを′１”として警
報あるいは制御情報の子局への送信停止等の処理を実行
する。
用エリア（以下「診断エリア」と称する）Ｅ７を制御用
情報および表示用情報の格納エリア（以下「通常エリア
」と称する）Ｅ２と区別して設け、例えば一定周期ごと
に親局例えば第２図の親局３の記憶回路３１に診断用情
報を予め用意し、前記表示用情報と同様コントローラ［
１４より主起−憚装置５内の診断エリアＥ）へ記憶回路
３１の情報を書込み、次に診断エリアＥ１の記憶内容を
前記制御用情報と同様に主記憶装置５からコントローラ
■１４を介して親局３の記憶回路３２へ取込み排他的論
理和回路３３により演算し結果をフリ、デフロ、！回路
３４へ入力させ記憶回路３２ヘデータを取込んだタイミ
ングでフリ、デフロ、デ回路７４への入力取込制御信号
Ｃを活性化し排他的論理和回路３３の出力が１０”でな
いすなわち主記憶装置５への書込情報と主記憶装置５か
らの取出し情報が一致しなかった場合は、何らかの異常
が発生し友ものであるから警報出力Ａを′１”として警
報あるいは制御情報の子局への送信停止等の処理を実行
する。
なお上述の実施例は一定周期で診断を実行するものであ
るが、連続した情報を主記憶装置５へ誉込む場合情報の
連続性すなわち一部の情報が転送異常のため関連する情
報が総て意味をなさなくなる性質を特つ情報のＤＭＡ書
込みなどの場合、従来書込側からチェックすることは不
可能に近い状態であったが、前記情報を書込む都度その
情報に対して上述の診断を実行することによりより高度
な診断を実現することが可能である。これは、第３図の
記憶回路３１および３２の容量を増加させ、診断エリア
Ｅｌｆ通常エリアＥ２に設定するのみで容易に実現する
ことが可能である。
るが、連続した情報を主記憶装置５へ誉込む場合情報の
連続性すなわち一部の情報が転送異常のため関連する情
報が総て意味をなさなくなる性質を特つ情報のＤＭＡ書
込みなどの場合、従来書込側からチェックすることは不
可能に近い状態であったが、前記情報を書込む都度その
情報に対して上述の診断を実行することによりより高度
な診断を実現することが可能である。これは、第３図の
記憶回路３１および３２の容量を増加させ、診断エリア
Ｅｌｆ通常エリアＥ２に設定するのみで容易に実現する
ことが可能である。
このようにすれば、複雑なロジックシーケンスにより高
度で且つ高速な処理機能を達成しているＤＭＡ方式の情
報転送に診断機能を付加することができ、従来検定不可
能であった異常に対しても、システムを通しての検定が
オンラインで可能となり、発変電所集中制御のごとく極
めて高い信頼度の要求されるシステムに対し効果が大き
い。
度で且つ高速な処理機能を達成しているＤＭＡ方式の情
報転送に診断機能を付加することができ、従来検定不可
能であった異常に対しても、システムを通しての検定が
オンラインで可能となり、発変電所集中制御のごとく極
めて高い信頼度の要求されるシステムに対し効果が大き
い。
なお、本発明は上述し且つ図面に示す実施例にのみ限定
されることなくその要旨を変更しない範囲内で種々変形
して実施することができる。
されることなくその要旨を変更しない範囲内で種々変形
して実施することができる。
例えば、上記実施例においては親局側の診断機能をハー
ドウェアで実現するものとして説明したが、親局側にお
いてソフトウェアでこれを実現するようにしてもよい。
ドウェアで実現するものとして説明したが、親局側にお
いてソフトウェアでこれを実現するようにしてもよい。
（６）発明の効果
システムを通してＤＭＡ動作の診断が行なえ確実に且つ
すみやかに異常検出が行なえる。
すみやかに異常検出が行なえる。
第１図は従来の集中制御システムの構成を示すシステム
構成図、第２図は本発明の一実施例による集中制御シス
テムの構成を示すシステム構成図、第３図は同、実施例
の診断機能構成の要部を説明するための図である。 １・・・中央処理装置（ＣＰＵ）、３・・・制御所側監
視制御装置（親局）、４・・・主記憶装置、６・・・メ
モリパス、８・・・入出力パス（Ｉ１０パス）、９・・
・伝送処理装置、１０・・・伝送路、１１・・・被制御
所側遠方監視制御装置（子局）、１２・・・メモリパス
アダプタ（コントローラＩ）、１３・・・延長用パス、
１４・・・親局側ノ童スアダゾタ（コントローラ■）。 第１図 第２図
構成図、第２図は本発明の一実施例による集中制御シス
テムの構成を示すシステム構成図、第３図は同、実施例
の診断機能構成の要部を説明するための図である。 １・・・中央処理装置（ＣＰＵ）、３・・・制御所側監
視制御装置（親局）、４・・・主記憶装置、６・・・メ
モリパス、８・・・入出力パス（Ｉ１０パス）、９・・
・伝送処理装置、１０・・・伝送路、１１・・・被制御
所側遠方監視制御装置（子局）、１２・・・メモリパス
アダプタ（コントローラＩ）、１３・・・延長用パス、
１４・・・親局側ノ童スアダゾタ（コントローラ■）。 第１図 第２図
Claims (1)
- （１） システム内に電子計算機を含み電子計算機の
主記憶装置と制御所ｉｌｌ親局との間をＤＭＡ（ダイレ
クトメモリアクセス）モードで結合して制御情報および
表示情報の授受を行なう集中制御システムにおけるＤＭ
Ａ機能診断方法において、前記親局側からオンラインで
且つ予定周期で予め親局側に記憶されたデータをＤＭＡ
により前記主記憶装置内の予定のエリアに転送ししかる
後直ちに再びＤＭＡにより該データを読み出し前記親局
側に転送して先に送出した原データとの異同を判定して
ＤＭＡ機能の診断を行なうことを特徴とする集中制御シ
ステムにおけるＤＭＡ機能診断方法。 （２、特許請求の範囲第１項記載の集中制御システムに
おけるＤＭＡ機能診断方法において、ＤＭＡ機能の診断
を親局から主記憶装置への情報転送の都度実施すること
を特徴とする集中制御システムにおけるＤＭＡ機能診断
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56158486A JPS5858630A (ja) | 1981-10-05 | 1981-10-05 | 集中制御システムにおけるｄｍａ機能診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56158486A JPS5858630A (ja) | 1981-10-05 | 1981-10-05 | 集中制御システムにおけるｄｍａ機能診断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5858630A true JPS5858630A (ja) | 1983-04-07 |
Family
ID=15672787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56158486A Pending JPS5858630A (ja) | 1981-10-05 | 1981-10-05 | 集中制御システムにおけるｄｍａ機能診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858630A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159558A (ja) * | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | Ｄｍａ診断方式 |
-
1981
- 1981-10-05 JP JP56158486A patent/JPS5858630A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159558A (ja) * | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | Ｄｍａ診断方式 |
| JPH022176B2 (ja) * | 1984-08-30 | 1990-01-17 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371926A (en) | Input/output information indication system | |
| US3916178A (en) | Apparatus and method for two controller diagnostic and verification procedures in a data processing unit | |
| JPS5858630A (ja) | 集中制御システムにおけるｄｍａ機能診断方法 | |
| JPS5918722B2 (ja) | プロセス制御装置 | |
| JPS5941214B2 (ja) | 状態監視方式 | |
| JPS5918741B2 (ja) | 自動診断方式 | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| KR890003489B1 (ko) | 프로그램 가능한 감시 제어시스템 | |
| JPH0553934A (ja) | バスライン監視方式 | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPS6250845B2 (ja) | ||
| JPS5822469A (ja) | 中央監視制御装置 | |
| JPH01134639A (ja) | トレース停止制御方式 | |
| JPH01292561A (ja) | テストアンドセット方式 | |
| JPH04150697A (ja) | 監視診断システム | |
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JPS5940796A (ja) | 集中監視方式 | |
| JPS59160898A (ja) | 記憶装置の故障診断装置 | |
| JPH07334431A (ja) | Ｆｉｆｏメモリ装置及びその信頼性向上方法 | |
| JPS6386053A (ja) | 情報処理装置 | |
| JPH04241654A (ja) | 障害情報格納方式 | |
| JPS61264445A (ja) | 二重化デ−タ取込み方式 | |
| JPS6069754A (ja) | コンピユ−タシステムの異常検出方法及び装置 | |
| JPH05183966A (ja) | 集中監視システム |