JP2636091B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2636091B2 JP2636091B2 JP11205191A JP11205191A JP2636091B2 JP 2636091 B2 JP2636091 B2 JP 2636091B2 JP 11205191 A JP11205191 A JP 11205191A JP 11205191 A JP11205191 A JP 11205191A JP 2636091 B2 JP2636091 B2 JP 2636091B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- signal
- type transistor
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に基板電位発生回路に関する。
特に基板電位発生回路に関する。
【0002】
【従来の技術】従来の半導体集積回路は、図2に示すよ
うに、オシレータOSCから出力された信号がインバー
タI21,インバータI22を通ってφ22になり、さらにイ
ンバータI23を通って信号φ21になる。容量C21は信号
φ21と節点N21に接続され、容量C22は信号φ22と節点
N22に接続される。P型トランジスタQ21はソースとゲ
ートに節点N21,サブに信号φ21が接続されドレインは
出力になっている。P型トランジスタQ22はソースに節
点N21,ゲートに節点N22,ドレインに接地電位,サブ
に信号φ21が接続されている。P型トランジスタQ23は
ソースに節点N22,ゲートとドレインに接地電位,サブ
に信号φ22が接続されている。
うに、オシレータOSCから出力された信号がインバー
タI21,インバータI22を通ってφ22になり、さらにイ
ンバータI23を通って信号φ21になる。容量C21は信号
φ21と節点N21に接続され、容量C22は信号φ22と節点
N22に接続される。P型トランジスタQ21はソースとゲ
ートに節点N21,サブに信号φ21が接続されドレインは
出力になっている。P型トランジスタQ22はソースに節
点N21,ゲートに節点N22,ドレインに接地電位,サブ
に信号φ21が接続されている。P型トランジスタQ23は
ソースに節点N22,ゲートとドレインに接地電位,サブ
に信号φ22が接続されている。
【0003】次に、動作について図3を用いて説明す
る。あらかじめ信号φ21を接地電位(0v)、信号φ22
を電源電位(Vcc)、接点N22をP型トランジスタQ
23のしきい値(以下〔VTP23〕というように表現す
る)、出力を0vにそれぞれセットしておく。時刻t1
で信号φ22が0vに変化し、信号φ21がVccに変化す
る。信号φ21が0vからVccに変化すると節点N21は
容量C21によってたたきあげられ、P型トランジスタQ
21はOFF(非導通)する。同様に信号φ22がVccか
ら0vに変化すると、容量C22によって節点N22がたた
きさげられ、〔VTP23〕−Vccまでさがり、P型トラ
ンジスタQ22はONして、節点N21を〔VTP23〕+〔V
TP22〕−Vccまでひきさげられる。(ただし、〔V
TP23〕+〔VTP22〕>Vccのとき。〔VTP23〕+〔V
TP22〕<Vccのときは0vにひきさげられる。)次に
時間t2 において信号φ21がVccから0vに変化する
と、節点N21は容量C21によってたたきあげられ、さら
に節点N21を〔VTP23〕+〔VTP22〕−2Vccまでひ
きさげ、P型トランジスタQ21をON(導通)させて出
力をさげる。そのとき、信号φ22は0vからVccに変
化し、節点N22が容量C22によってたたきあげられ、
〔VTP23〕まであがるので、P型トランジスタQ22はO
FFしている。これを繰り返していき、出力をさらにさ
げていく。
る。あらかじめ信号φ21を接地電位(0v)、信号φ22
を電源電位(Vcc)、接点N22をP型トランジスタQ
23のしきい値(以下〔VTP23〕というように表現す
る)、出力を0vにそれぞれセットしておく。時刻t1
で信号φ22が0vに変化し、信号φ21がVccに変化す
る。信号φ21が0vからVccに変化すると節点N21は
容量C21によってたたきあげられ、P型トランジスタQ
21はOFF(非導通)する。同様に信号φ22がVccか
ら0vに変化すると、容量C22によって節点N22がたた
きさげられ、〔VTP23〕−Vccまでさがり、P型トラ
ンジスタQ22はONして、節点N21を〔VTP23〕+〔V
TP22〕−Vccまでひきさげられる。(ただし、〔V
TP23〕+〔VTP22〕>Vccのとき。〔VTP23〕+〔V
TP22〕<Vccのときは0vにひきさげられる。)次に
時間t2 において信号φ21がVccから0vに変化する
と、節点N21は容量C21によってたたきあげられ、さら
に節点N21を〔VTP23〕+〔VTP22〕−2Vccまでひ
きさげ、P型トランジスタQ21をON(導通)させて出
力をさげる。そのとき、信号φ22は0vからVccに変
化し、節点N22が容量C22によってたたきあげられ、
〔VTP23〕まであがるので、P型トランジスタQ22はO
FFしている。これを繰り返していき、出力をさらにさ
げていく。
【0004】
【発明が解決しようとする課題】このような従来の半導
体集積回路では、低電圧動作の場合P型トランジスタの
しきい値VT が高く、図2においてP型トランジスタQ
23は節点N22を十分に引かないため、P型トランジスタ
Q22が完全にONせずに、節点N21を十分ひかない。さ
らに、P型トランジスタQ21がONのとき、信号φ21は
0vで、P型トランジスタQ21のソース電位は
〔VTP23〕+〔VTP22〕−2Vccなので、その〔V
TP21〕が高めにみえるため、出力は充分に下がらないと
いう欠点がある。
体集積回路では、低電圧動作の場合P型トランジスタの
しきい値VT が高く、図2においてP型トランジスタQ
23は節点N22を十分に引かないため、P型トランジスタ
Q22が完全にONせずに、節点N21を十分ひかない。さ
らに、P型トランジスタQ21がONのとき、信号φ21は
0vで、P型トランジスタQ21のソース電位は
〔VTP23〕+〔VTP22〕−2Vccなので、その〔V
TP21〕が高めにみえるため、出力は充分に下がらないと
いう欠点がある。
【0005】本発明の目的は、前記欠点を解決し、トラ
ンジスタが完全にONし、充分に出力が下がるようにし
た半導体集積回路を提供することにある。
ンジスタが完全にONし、充分に出力が下がるようにし
た半導体集積回路を提供することにある。
【0006】
【課題を解決するための手段】本発明の半導体集積回路
の構成は、オシレータと、このオシレータに縦続接続さ
れる第1,第2,第3のインバータと、前記第3のイン
バータから出力される第1の信号の端子と、前記第2の
インバータから出力される第2の信号の端子と、前記第
1の信号の端子と第1の節点に接続される第1の容量
と、前記第2の信号の端子と第2の節点に接続される第
2の容量と、前記第1の節点をソース又はドレインに接
続しゲートとドレイン又はソースを出力にした第1のN
型トランジスタと、前記第1の節点をソース又はドレイ
ンに前記第2の節点をゲートに接地電位をドレイン又は
ソースにサブストレートを前記第1の信号に接続した第
1のP型トランジスタと、前記第2の節点をソース又は
ドレインとゲートに接地電位をドレイン又はソースに接
続した第2のN型トランジスタとを備えていることを特
徴とする。
の構成は、オシレータと、このオシレータに縦続接続さ
れる第1,第2,第3のインバータと、前記第3のイン
バータから出力される第1の信号の端子と、前記第2の
インバータから出力される第2の信号の端子と、前記第
1の信号の端子と第1の節点に接続される第1の容量
と、前記第2の信号の端子と第2の節点に接続される第
2の容量と、前記第1の節点をソース又はドレインに接
続しゲートとドレイン又はソースを出力にした第1のN
型トランジスタと、前記第1の節点をソース又はドレイ
ンに前記第2の節点をゲートに接地電位をドレイン又は
ソースにサブストレートを前記第1の信号に接続した第
1のP型トランジスタと、前記第2の節点をソース又は
ドレインとゲートに接地電位をドレイン又はソースに接
続した第2のN型トランジスタとを備えていることを特
徴とする。
【0007】
【実施例】図1は本発明の一実施例の半導体集積回路を
示すブロック図である。
示すブロック図である。
【0008】図1において、本実施例の半導体集積回路
は、オシレータOSCから出力された信号が、インバー
タI11、インバータI12を通って信号φ12になり、さら
にインバータI13を通って信号φ11になる。容量C
11は、信号φ11と節点N11に接続され、容量C12は信号
φ12と節点N12に接続される。N型トランジスタQ
11は、ソースに節点N11が接続され、ゲートとドレイン
は出力になっている。P型トランジスタQ12は、ソース
に節点N11、ゲートに節点N12、ドレインに接地電位、
サブに信号φ11が接続されている。N型トランジスタQ
13は、ソースとゲートに節点N12、ドレインに接地電位
が接続されている。
は、オシレータOSCから出力された信号が、インバー
タI11、インバータI12を通って信号φ12になり、さら
にインバータI13を通って信号φ11になる。容量C
11は、信号φ11と節点N11に接続され、容量C12は信号
φ12と節点N12に接続される。N型トランジスタQ
11は、ソースに節点N11が接続され、ゲートとドレイン
は出力になっている。P型トランジスタQ12は、ソース
に節点N11、ゲートに節点N12、ドレインに接地電位、
サブに信号φ11が接続されている。N型トランジスタQ
13は、ソースとゲートに節点N12、ドレインに接地電位
が接続されている。
【0009】次に図4も用いて、動作について説明す
る。あらかじめ信号φ11を接地電位(0v)、信号φ12
を電源電位(Vcc)、接点N12をVTN12、出力を0v
にそれぞれセットしておく。時刻t1 で信号φ12が0v
に変化して信号φ11がVccに変化する。信号φ11が0
vからVccまで変化すると、接点N11は容量C11によ
ってたたきあげられ、N型トランジスタQ11はOFFす
る。同様に、信号φ12がVccから0vに変化すると、
容量C12によって節点N12がたたきさげられ、
〔VTN13〕−Vccまでさがり、P型トランジスタQ12
はONして、節点N11を〔VTN13〕+〔VTN12〕−Vc
cまで引下げられる(ただし〔VTN13〕+〔VTN12〕>
Vccのとき。〔VTN13〕+〔VTN12〕<Vccときは
0vまで引下げられる)。
る。あらかじめ信号φ11を接地電位(0v)、信号φ12
を電源電位(Vcc)、接点N12をVTN12、出力を0v
にそれぞれセットしておく。時刻t1 で信号φ12が0v
に変化して信号φ11がVccに変化する。信号φ11が0
vからVccまで変化すると、接点N11は容量C11によ
ってたたきあげられ、N型トランジスタQ11はOFFす
る。同様に、信号φ12がVccから0vに変化すると、
容量C12によって節点N12がたたきさげられ、
〔VTN13〕−Vccまでさがり、P型トランジスタQ12
はONして、節点N11を〔VTN13〕+〔VTN12〕−Vc
cまで引下げられる(ただし〔VTN13〕+〔VTN12〕>
Vccのとき。〔VTN13〕+〔VTN12〕<Vccときは
0vまで引下げられる)。
【0010】次に、時間t2 で信号φ12がVccに、信
号φ11が0vに変化するる。信号φ11がVccから0v
に変化すると、節点N11は容量C11によってたたきさげ
られ、さらに節点N11を〔VTN13〕+〔VTN12〕−2V
ccまで引下げ、N型トランジスタQ11をONさせて出
力をさげる。そのとき、信号φ12は0vからVccに変
化し、節点N12が容量C12によってたたきあげられ、
〔VTN12〕まであがるので、P型トランジスタQ12はO
FFしている。これを繰り返していき、出力をさらにさ
げていくのがこの回路の働きである。
号φ11が0vに変化するる。信号φ11がVccから0v
に変化すると、節点N11は容量C11によってたたきさげ
られ、さらに節点N11を〔VTN13〕+〔VTN12〕−2V
ccまで引下げ、N型トランジスタQ11をONさせて出
力をさげる。そのとき、信号φ12は0vからVccに変
化し、節点N12が容量C12によってたたきあげられ、
〔VTN12〕まであがるので、P型トランジスタQ12はO
FFしている。これを繰り返していき、出力をさらにさ
げていくのがこの回路の働きである。
【0011】前述した従来の半導体集積回路に対し、本
実施例はP型トランジスタQ21、P型トランジスタQ23
をそれぞれN型トランジスタQ11、N型トランジスタQ
13におきかえ、出力をさらにおさえるという独創的内容
を有する。
実施例はP型トランジスタQ21、P型トランジスタQ23
をそれぞれN型トランジスタQ11、N型トランジスタQ
13におきかえ、出力をさらにおさえるという独創的内容
を有する。
【0012】以上説明したように、本実施例は、図2の
従来回路上のP型トランジスタQ21とP型トランジスタ
Q23をN型トランジスタに変換し、図1のようになっ
た。図1上で、N型トランジスタQ11において出力とサ
ブは基板電位と同電位で〔VTN11〕が低くなるので、電
源電圧がある程度まで低くなっても、基板へ出力する電
位をより深くできるという効果を有する。
従来回路上のP型トランジスタQ21とP型トランジスタ
Q23をN型トランジスタに変換し、図1のようになっ
た。図1上で、N型トランジスタQ11において出力とサ
ブは基板電位と同電位で〔VTN11〕が低くなるので、電
源電圧がある程度まで低くなっても、基板へ出力する電
位をより深くできるという効果を有する。
【0013】
【発明の効果】以上説明したように、本発明は、基板へ
の出力電位をより深くでき、電源電圧が変動しても誤動
作する心配のないようにした半導体集積回路を提供する
ことにある。
の出力電位をより深くでき、電源電圧が変動しても誤動
作する心配のないようにした半導体集積回路を提供する
ことにある。
【図1】本発明の一実施例の半導体集積回路を示すブロ
ック図である。
ック図である。
【図2】従来の半導体集積回路を示すブロック図であ
る。
る。
【図3】図2の動作を示すタイミング図である。
【図4】図1の動作を示すタイミング図である。
OSC オシレータ I11,I12,I13,I21,I22,I23 インバータ φ11,φ12,φ21,φ22 信号 C11,C12,C21,C22 容量 Q11,Q12,Q13,Q21,Q22,Q23 トランジスタ
Claims (1)
- 【請求項1】 オシレータと、このオシレータに縦続接
続される第1,第2,第3のインバータと、前記第3の
インバータから出力される第1の信号の端子と、前記第
2のインバータから出力される第2の信号の端子と、前
記第1の信号の端子と第1の節点に接続される第1の容
量と、前記第2の信号の端子と第2の節点に接続される
第2の容量と、前記第1の節点をソース又はドレインに
接続しゲートとドレイン又はソースを出力にした第1の
N型トランジスタと、前記第1の節点をソース又はドレ
インに前記第2の節点をゲートに接地電位をドレイン又
はソースにサブストレートを前記第1の信号に接続した
第1のP型トランジスタと、前記第2の節点をソース又
はドレインとゲートに接地電位をドレイン又はソースに
接続した第2のN型トランジスタとを備えていることを
特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11205191A JP2636091B2 (ja) | 1991-05-17 | 1991-05-17 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11205191A JP2636091B2 (ja) | 1991-05-17 | 1991-05-17 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04340759A JPH04340759A (ja) | 1992-11-27 |
JP2636091B2 true JP2636091B2 (ja) | 1997-07-30 |
Family
ID=14576797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11205191A Expired - Fee Related JP2636091B2 (ja) | 1991-05-17 | 1991-05-17 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2636091B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3102833B2 (ja) | 1994-09-06 | 2000-10-23 | 株式会社 沖マイクロデザイン | 昇圧回路 |
-
1991
- 1991-05-17 JP JP11205191A patent/JP2636091B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04340759A (ja) | 1992-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2772522B2 (ja) | パワーオン信号発生回路 | |
KR910001380B1 (ko) | 전원절환회로 | |
KR880014438A (ko) | Cmos 직접회로 | |
JP3311011B2 (ja) | バックバイアス電圧発生回路 | |
JPH07326957A (ja) | Cmos回路 | |
JP2010161761A (ja) | クロックd型フリップ・フロップ回路 | |
KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
KR900011152A (ko) | 전원전압 강하검파 및 초기화회로 재설정 회로 | |
JP2636091B2 (ja) | 半導体集積回路 | |
KR940001568A (ko) | 레벨 변환 회로 | |
JP2560698B2 (ja) | ラツチ回路 | |
JPH066186A (ja) | ラッチ回路 | |
JP2978671B2 (ja) | 半導体メモリ装置 | |
JP2936474B2 (ja) | 半導体集積回路装置 | |
KR890001283A (ko) | 발생기 회로 | |
JP2004080172A (ja) | D型フリップフロップおよび電子回路 | |
JPS6380617A (ja) | チヨツパ型コンパレ−タ | |
KR910008959A (ko) | 출력회로 | |
JPH1197984A (ja) | ラッチ回路 | |
CN108932006B (zh) | 位准转换电路 | |
JPH0562477A (ja) | チヤージポンプ回路 | |
KR100465344B1 (ko) | 반주기 신호 발생회로 | |
JPS5992620A (ja) | クロツク発生回路 | |
JP2946817B2 (ja) | レベル変換集積回路 | |
JP2674798B2 (ja) | 基板電位供給回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970225 |
|
LAPS | Cancellation because of no payment of annual fees |