JPS5851281B2 - デジタルサ−ボ回路 - Google Patents
デジタルサ−ボ回路Info
- Publication number
- JPS5851281B2 JPS5851281B2 JP51028257A JP2825776A JPS5851281B2 JP S5851281 B2 JPS5851281 B2 JP S5851281B2 JP 51028257 A JP51028257 A JP 51028257A JP 2825776 A JP2825776 A JP 2825776A JP S5851281 B2 JPS5851281 B2 JP S5851281B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- rotational phase
- head
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Feedback Control In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
Description
【発明の詳細な説明】
例えばVTRにおいて、その回転磁知ヘッドの回転位相
をサーボ制御するには、記録すべき映像信号中の垂直同
期パルス、あるいはビデオテープから再生されたコント
ロールパルスと、ヘッドの回転位相を示すパルスとを位
相比較し、その比較出力によりヘッドの駆動用モータを
制御している。
をサーボ制御するには、記録すべき映像信号中の垂直同
期パルス、あるいはビデオテープから再生されたコント
ロールパルスと、ヘッドの回転位相を示すパルスとを位
相比較し、その比較出力によりヘッドの駆動用モータを
制御している。
この場合、信号の処理方法をデジタル式に行えば、回路
ドリフトがないので、アナログ式で多用されている積分
補償を行わずにすみ、従ってそれだけ過渡応答が改善さ
れる。
ドリフトがないので、アナログ式で多用されている積分
補償を行わずにすみ、従ってそれだけ過渡応答が改善さ
れる。
しかしデジタル化した場合には、量子化ノイズを生じ、
これがVTRではジッターとなって再生画質を低下させ
るので、ビット数(量子数)を増大させなければならな
い。
これがVTRではジッターとなって再生画質を低下させ
るので、ビット数(量子数)を増大させなければならな
い。
特に、ヘッドの回転の立ち上がり時や、ヘッドが無記録
部分から映像トラックを走査するようになったとき、ヘ
ッドの回転位相は大きくずれているので、この状態から
正しい回転位相にロックさせるには、そのずれに対応し
てビット数を増大させなければならない。
部分から映像トラックを走査するようになったとき、ヘ
ッドの回転位相は大きくずれているので、この状態から
正しい回転位相にロックさせるには、そのずれに対応し
てビット数を増大させなければならない。
ところが、単純にビット数を増大したのでは、アナログ
式のものと同等の性能を得ようとすると、そのビット数
は15〜20ビツトにもなってしまい回路規模が著しく
大きくなってしまう。
式のものと同等の性能を得ようとすると、そのビット数
は15〜20ビツトにもなってしまい回路規模が著しく
大きくなってしまう。
本発明は、このような点を考慮したデジタルサーボ回路
を提供しようとするものである。
を提供しようとするものである。
このため本発明においては、VTRの場合であれば、ま
ず初めにヘッドの回転位相が基準よりも進んでいるか遅
れているかのみをn Oyl 、 n 1”の2値で検
出すると共に、その検出ごとに第2図■に示すように一
定量Aθだけ回転位相を制御して正しい回転位相にロッ
クさせると共に、一度ロツクしたらその回転位相の制御
に休止期間Trを設けてそのロック状態を保持するよう
にしたものである。
ず初めにヘッドの回転位相が基準よりも進んでいるか遅
れているかのみをn Oyl 、 n 1”の2値で検
出すると共に、その検出ごとに第2図■に示すように一
定量Aθだけ回転位相を制御して正しい回転位相にロッ
クさせると共に、一度ロツクしたらその回転位相の制御
に休止期間Trを設けてそのロック状態を保持するよう
にしたものである。
以下その一例について説明しよう。
第1図において、1は回転磁気ヘッドを回転駆動するた
めのモータを示し、パルス発生回路2からのパルスが、
可変デジタル移相回路3に供給されてデジタル的に所定
量だけ移相され、その移相出力が、駆動回路4に供給さ
れてD−A変換されると共に、モータ1の駆動信号とさ
れ、これがモータ1に供給されてモータ1は移相回路3
の移相量に対応した速度で回転するようにされている。
めのモータを示し、パルス発生回路2からのパルスが、
可変デジタル移相回路3に供給されてデジタル的に所定
量だけ移相され、その移相出力が、駆動回路4に供給さ
れてD−A変換されると共に、モータ1の駆動信号とさ
れ、これがモータ1に供給されてモータ1は移相回路3
の移相量に対応した速度で回転するようにされている。
また、11は第2図Aに示すような基準パルスPa、例
えば記録時であればその記録すべき映像信号中の垂直同
期パルスが恥の周波数に分周されたパルス、再生時であ
ればビデオテープから再生すしたコントロールパルスが
供給される。
えば記録時であればその記録すべき映像信号中の垂直同
期パルスが恥の周波数に分周されたパルス、再生時であ
ればビデオテープから再生すしたコントロールパルスが
供給される。
さらに、12はパルス発生手段を示し、これはモータ1
あるいはヘッドに回転的に結合して設けられ、第2図B
に示すように、ヘッドの回転位相を示すパルスPbが、
ヘッドの1回転ごとに取り出される。
あるいはヘッドに回転的に結合して設けられ、第2図B
に示すように、ヘッドの回転位相を示すパルスPbが、
ヘッドの1回転ごとに取り出される。
そして例えば記録時には、記録ボタンを操作すると、こ
れにより端子13にパルスPrが供給され、このパルス
Prがアップダウンカウンタ15、アップカウンタ16
、RSフリップフロップ回路17にリセットパルスとし
て供給され、これら回M15〜17はリセットされる。
れにより端子13にパルスPrが供給され、このパルス
Prがアップダウンカウンタ15、アップカウンタ16
、RSフリップフロップ回路17にリセットパルスとし
て供給され、これら回M15〜17はリセットされる。
さらに記録ボタンの操作によってモータ1が回転を始め
ると(あるいはすでに回転していても)時点t1に端子
11を通じて基準パルスPaが、例えば立ち下がりトリ
ガタイプのDフリップフロラフ回路21のクロック端子
Cpに供給されると共に、パルス発生手段12からのパ
ルスPbが、パルスアンプ22を通じてフリップフロッ
プ回路21のデータ端子りに供給される。
ると(あるいはすでに回転していても)時点t1に端子
11を通じて基準パルスPaが、例えば立ち下がりトリ
ガタイプのDフリップフロラフ回路21のクロック端子
Cpに供給されると共に、パルス発生手段12からのパ
ルスPbが、パルスアンプ22を通じてフリップフロッ
プ回路21のデータ端子りに供給される。
従ってこのとき、ヘッドの回転位相が基準よりも進んで
いて、第2図A、Bに示すように、パルスPbの後縁が
パルスPaの後縁よりも進んでいるとすれば、フリップ
フロップ回路21のQ端子からは第2図Cに示すように
立ち下がっている信号SCが得られ、またフリップフロ
ップ回路21のQ端子からは信号Scとは逆のレベルの
信号が得られる。
いて、第2図A、Bに示すように、パルスPbの後縁が
パルスPaの後縁よりも進んでいるとすれば、フリップ
フロップ回路21のQ端子からは第2図Cに示すように
立ち下がっている信号SCが得られ、またフリップフロ
ップ回路21のQ端子からは信号Scとは逆のレベルの
信号が得られる。
またアンプ22からのパルスPbが伯の分周を行う分周
回路23に供給されると共に、このときパルスPrでリ
セットされているフリップフロップ回路17から第2図
りに示すように立ち下がっている信号Sdが取り出され
、この信号Sdが分周回路23にその分周動作の制御信
号として供給され、分周回路23は分局動作を行わない
状態とされる。
回路23に供給されると共に、このときパルスPrでリ
セットされているフリップフロップ回路17から第2図
りに示すように立ち下がっている信号Sdが取り出され
、この信号Sdが分周回路23にその分周動作の制御信
号として供給され、分周回路23は分局動作を行わない
状態とされる。
従って分周回路23からは、第2図Eに示すように時点
t1にパルスPeが得られる。
t1にパルスPeが得られる。
そしてこのパルスPeがアンド回路24に供給されると
共に、フリップフロップ回路21からの信号Scがアン
ド回路24に供給され、アンド回路24からは第2図F
に示すように時点t1にパルスPfが取り出され、この
パルスPfがカウンタ15のアップカウント端子UP供
給される。
共に、フリップフロップ回路21からの信号Scがアン
ド回路24に供給され、アンド回路24からは第2図F
に示すように時点t1にパルスPfが取り出され、この
パルスPfがカウンタ15のアップカウント端子UP供
給される。
従ってカウンタ15の計数内容が〔1〕だけ増加すると
共に、この内容が移相回路3にその制御信号として供給
されているので、移相回路3の移相量が基準の状態より
もAαだけ遅れる状態とされる。
共に、この内容が移相回路3にその制御信号として供給
されているので、移相回路3の移相量が基準の状態より
もAαだけ遅れる状態とされる。
従ってモータ1の回転速度が遅くなり、第2図Iに示す
ようにヘッドの回転位相はAθだけ遅れる。
ようにヘッドの回転位相はAθだけ遅れる。
そしてこのようにヘッドの回転位相がAθだけ遅らされ
ても全体としてはまだ基準よりも進んでいるときには、
パルスPaごとに上述の動作が繰り返えされ、ヘッドの
回転位相はAθずつ遅らされていく。
ても全体としてはまだ基準よりも進んでいるときには、
パルスPaごとに上述の動作が繰り返えされ、ヘッドの
回転位相はAθずつ遅らされていく。
そしてさらに時点t2にヘッドの回転位相がJθだけ遅
らされると、この回転位相は基準よりも遅れた状態にな
る。
らされると、この回転位相は基準よりも遅れた状態にな
る。
すると次にパルスPaが供給された時点t3では、パル
スPbはパルスPaよりも位相が遅れる。
スPbはパルスPaよりも位相が遅れる。
従ってフリップフロップ回路21からの信号SCは時点
t3に立ち下がるので、アンド回路24からのパルスP
fは得られなくなる。
t3に立ち下がるので、アンド回路24からのパルスP
fは得られなくなる。
一方、フリップフロップ回路21からの信号SCが、時
点t3に立ち下がると同時に、そのQ端子からの信号が
立ち上がる。
点t3に立ち下がると同時に、そのQ端子からの信号が
立ち上がる。
そしてこの信号と分周回路23からのパルスPeとがア
ンド回路25に供給されてアンド回路25からは、第2
図Gに示すように時点t3にパルスPgが得られ、この
パルスPgがカウンタ15のダウンカウント端子DWN
に供給される。
ンド回路25に供給されてアンド回路25からは、第2
図Gに示すように時点t3にパルスPgが得られ、この
パルスPgがカウンタ15のダウンカウント端子DWN
に供給される。
従ってカウンタ15の内容が〔1〕だけ減少するので、
移相回路3の移相量がAαだけ進む状態とされ、従って
モータ1の回転速度が速くなり、ヘッドの回転位相はA
θだけ進んで基準よりも進んだ状態になる。
移相回路3の移相量がAαだけ進む状態とされ、従って
モータ1の回転速度が速くなり、ヘッドの回転位相はA
θだけ進んで基準よりも進んだ状態になる。
しかし次の時点t4にパルスPaが供給されると、パル
スPbはパルスPaよりも位相が進んでいるので、フリ
ップフロップ回路21からの信号Scは再び立ち上がり
、アンド回路24からパルスPfが得られると共に、ア
ンド回路25からのパルスPgは得られなくなる。
スPbはパルスPaよりも位相が進んでいるので、フリ
ップフロップ回路21からの信号Scは再び立ち上がり
、アンド回路24からパルスPfが得られると共に、ア
ンド回路25からのパルスPgは得られなくなる。
従ってカウンタ15の内容が〔1〕だけ増加するので、
ヘッドの回路位相はAθだけ遅れ、基準よりも遅れた状
態になる。
ヘッドの回路位相はAθだけ遅れ、基準よりも遅れた状
態になる。
従って以後は、時点t2〜t4におけを動作が繰り返え
され、ヘッドの回転位相は、基準よりもAθの範囲内に
ロックされる。
され、ヘッドの回転位相は、基準よりもAθの範囲内に
ロックされる。
ただしこれだけでは、ヘッドの回転位相はパルスPaご
とに進まされたり遅らされたりして不安定になってしま
う。
とに進まされたり遅らされたりして不安定になってしま
う。
そこで休止期間Trが設けられ、回転位相の制御の周期
が長くされる。
が長くされる。
すなわち、フリップフロップ回路21からの信号Scが
微分回路18に供給されて第2図Hに示すように信号S
cの立ち上がり及び立ち下がりごとのパルスPhが形成
され、このパルスPhがカウンタ16に計数入力として
供給されると共に、その計数出力がフリップフロップ回
路17のセット端子Sに供給され、カウンタ16がパル
スPhを例えば2つ数えたとき、すなわち、時点t4に
なったとき、フリップフロップ回路17がセットされて
これよりの信号Sdは第2図りに示すように時点t4に
立ち上がった状態とされる。
微分回路18に供給されて第2図Hに示すように信号S
cの立ち上がり及び立ち下がりごとのパルスPhが形成
され、このパルスPhがカウンタ16に計数入力として
供給されると共に、その計数出力がフリップフロップ回
路17のセット端子Sに供給され、カウンタ16がパル
スPhを例えば2つ数えたとき、すなわち、時点t4に
なったとき、フリップフロップ回路17がセットされて
これよりの信号Sdは第2図りに示すように時点t4に
立ち上がった状態とされる。
そして信号Sdが立ち上がっているときには、分周回路
23は和の分周を行うようにされている。
23は和の分周を行うようにされている。
従って次の時点t5にパルスPaが供給されても分周回
路23はパルスPbを%に分周してパルスPeとするの
で、時点t5にはパルスPeは得られず、従ってパルス
Pf、Pgも得られないので、時点t5には回転位相の
制御は行われない。
路23はパルスPbを%に分周してパルスPeとするの
で、時点t5にはパルスPeは得られず、従ってパルス
Pf、Pgも得られないので、時点t5には回転位相の
制御は行われない。
そしてこのような状態が続き、時点t5から8つ目のパ
ルスPaの時点t6になると、分周回路23からパルス
Peが得られるので、このときのヘッドの回路位相に対
応して例えばアンド回路25からパルスPgが得られ、
従ってヘッドの回転位相はJθだけ進められる。
ルスPaの時点t6になると、分周回路23からパルス
Peが得られるので、このときのヘッドの回路位相に対
応して例えばアンド回路25からパルスPgが得られ、
従ってヘッドの回転位相はJθだけ進められる。
そして以後は、パルスPaの8つごとの時点にヘッドの
回転位相が制御され、そのロック状態が保持される。
回転位相が制御され、そのロック状態が保持される。
こうしてヘッドの回転位相がサーボ制御されるわけであ
るが、この場合、本発明によればフリップフロップ回路
21において、パルスPa、Pbによりヘッドの回転位
相が基準よりも進んでいるか遅れているかのみを! Q
+1 、 ++ 111の2値で検出してサーボ制御
を行うので、ビット数は最少であり、第1図からも明ら
かなように構成が複雑化したり大規模になったりするこ
とがない。
るが、この場合、本発明によればフリップフロップ回路
21において、パルスPa、Pbによりヘッドの回転位
相が基準よりも進んでいるか遅れているかのみを! Q
+1 、 ++ 111の2値で検出してサーボ制御
を行うので、ビット数は最少であり、第1図からも明ら
かなように構成が複雑化したり大規模になったりするこ
とがない。
またAθは量子化ノイズに対応するが、これを小さくし
てもやはりビット数の増大がなく、従って量子化ノイズ
を十分に小さくできる。
てもやはりビット数の増大がなく、従って量子化ノイズ
を十分に小さくできる。
またヘッドの回転位相が基準の位相にロックされると、
休止期間Trにより制御の周期が長くなるので、不安定
さを生じることがない。
休止期間Trにより制御の周期が長くなるので、不安定
さを生じることがない。
なお上述においては、時点t2.t3にヘッドの回転位
相が基準の位相を2度交差したことをパルスPhにより
検出し、休止期間Trを設けた場合であるが、この交差
数は2度以上であればよい。
相が基準の位相を2度交差したことをパルスPhにより
検出し、休止期間Trを設けた場合であるが、この交差
数は2度以上であればよい。
またフリップフロップ回路21の出力信号をパルスPa
でパルス化し、そのパルスに分周回路23の出力信号で
休止期間Trを設けてからカウンタ15に供給してもよ
い。
でパルス化し、そのパルスに分周回路23の出力信号で
休止期間Trを設けてからカウンタ15に供給してもよ
い。
さらに、ヘッドの回転位相のサーボ制御に限らず、他の
もののサーボ制御回路にも適用できる。
もののサーボ制御回路にも適用できる。
第1図は本発明の一例の系統図、第2図はその説明のた
めの波形図である。 15はアップダウンカウンタ、16はアップカウンタ、
18は微分回路、23は分周回路である。
めの波形図である。 15はアップダウンカウンタ、16はアップカウンタ、
18は微分回路、23は分周回路である。
Claims (1)
- 1 カウント内容が回転体の回転を制御する信号として
上記回転体の駆動系に供給されるアップダウンカウンタ
と、上記回転体の回転位相を示すパルスと基準パルスと
の位相ずれの方向だけを′O″91191の2値で検出
する第1の検出回路と、この第1の検出回路の検出出力
が、少なくとも2回反転したときこれを検出する第2の
検出回路と、上記回転位相を示すパルスまたは上記基準
パルスのいずれか一方のパルスを所定比で分周する分周
回路とを有し、上記アップダウンカウンタは、上記第1
の検出回路の検出出力によりアップカウントまたはダウ
ンカウントのカウント方向が制御されると共に、上記分
周回路において分周された分周パルスと分周されないも
とのパルスとの一方が、上記第2の検出回路の検出出力
により制御されて供給され、上記第2の検出回路の検出
出力が得られないときには、上記もとのパルスが上記ア
ップダウンカウンタによりカウントされて上記回転体の
回転位相がサーボ制御され、上記第2の検出回路の検出
出力が得られたときには、上記分周パルスが上記アップ
ダウンカウンタによりカウントされて上記回転体の回転
位相がサーボ制御されるようにしたデジタルサーボ回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51028257A JPS5851281B2 (ja) | 1976-03-16 | 1976-03-16 | デジタルサ−ボ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51028257A JPS5851281B2 (ja) | 1976-03-16 | 1976-03-16 | デジタルサ−ボ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS52112081A JPS52112081A (en) | 1977-09-20 |
JPS5851281B2 true JPS5851281B2 (ja) | 1983-11-15 |
Family
ID=12243504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51028257A Expired JPS5851281B2 (ja) | 1976-03-16 | 1976-03-16 | デジタルサ−ボ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5851281B2 (ja) |
-
1976
- 1976-03-16 JP JP51028257A patent/JPS5851281B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS52112081A (en) | 1977-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4259698A (en) | Speed and phase servo control apparatus | |
JPS60195772A (ja) | 記録ディスク回転駆動制御装置 | |
US4206485A (en) | Digital phase servo system | |
JPH0467270B2 (ja) | ||
EP0319218B1 (en) | Data reproducing apparatus | |
US4539666A (en) | Apparatus for controlling rotation of a record disk at a constant linear velocity | |
US4764824A (en) | Dual servo system for rotating tape head control | |
JPH01211368A (ja) | ディスク演奏装置におけるスピンドルサーボ装置 | |
JP3021606B2 (ja) | キャプスタンサーボ装置 | |
JPS5851281B2 (ja) | デジタルサ−ボ回路 | |
JPS6314418B2 (ja) | ||
JPS5832412B2 (ja) | 回転制御系における位相同期用基準信号形成方式 | |
JPH0544908Y2 (ja) | ||
JPS6214900B2 (ja) | ||
CA1097801A (en) | Digital phase servo system | |
JPH0572794B2 (ja) | ||
JPH06253568A (ja) | 基準信号発生装置 | |
JPH0553026B2 (ja) | ||
JPS60171680A (ja) | デイジタルオ−デイオデイスク再生装置 | |
JP2788371B2 (ja) | 位相補正回路 | |
JPH0526867Y2 (ja) | ||
JPH0341022B2 (ja) | ||
JPS6396778A (ja) | クロツク再生位相同期回路 | |
JPS60182821A (ja) | クロツク信号発生器 | |
JPH0512767A (ja) | 磁気記録再生装置のシリンダ制御装置 |