JPS5845046B2 - メモリデバイス選択回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、揮発性メモリのバッテリバックアップ方式に
おいて、メモリデバイスの非選択をハイレベルのデバイ
ス選択信号とするバッテリバックアップ方式におけるデ
バイス選択回路に関する。

マイクロプロセッサ用ＲＡＭメモリ素子としては、一般
的にＭＯＳメモリデバイスが採用され、主電源ダウン時
の記憶データの揮発を防止する必要性のある場合には予
備のバッテリから給電するバッテリバラ・クアツプ方式
が採られる。

この揮発性メモリのバッテリバックアップ処理において
、主電源ダウン時に誤ってデータが書き替えられないよ
う、メモリデバイスの選択信号を前もって非選択状態に
しておきバッテリからの給電に切替える必要がある。

この非選択状態は電源復帰後の電源確立後に解除する。

バッテリバックアップ時のメモリデバイスの選択制御は
、選択信号が正論理でなされるデバイスには電源断予告
信号による選択から非選択への制御に何ら問題はないが
、選択信号がハイレベルで非選択状態になるメモリデバ
イスには従来技術ではデータ保持の信頼性やバッテリの
電力消費の点で問題があった。

第１図及び第２図は従来のデバイス選択制御回路の要部
構成を示す。

第１図は、出力選択端子を持ちトーテムポール出力回路
にされるＴＴＬロジック１がデバイス選択信号ｓＤのほ
かに選択端子に電源断予告信号Ｓｐを人力とし、ＭＯＳ
メモリデバイス２の高レベル入力を保証するためにバッ
クアップ電源へのプルアップ抵抗３を有する選択信号駆
動回路としている。

この駆動回路では、デバイス２を非選択状態にするハイ
レベル出力状態でプルアップ抵抗３を通してロジック１
に流入する漏れ電流がデバイス２に流れる電流に比して
かなり大きく、バッテリバックアップのためのバッテリ
容量を大きくする必要がある。

第２図はデバイス選択信号ｓＤに電源断予告信号Ｓ、で
ゲートをかげるＴＴＬゲートロジック４と、その出力で
トランジスタ５とプルアップ抵抗６等から成るディスク
リート回路を７駆動して該トランジスタ５をオフ状態に
して非選択状態を得る選択信号駆動回路としている。

この従来回路ではトランジスタ５への漏れ電流を極めて
少なくすることができるが、使用するトランジスタの応
答特性により電源正常時のメモリアクセス動作速度を制
限される問題がある。

また、主電源のもとで動くロジック４がトーテムポール
出力であるため、主電源電圧が降下する過渡期において
選択制御出力が誤動作する恐れもあり、信頼性の高い回
路構成とは言えなかった。

本発明の目的は、通常のデバイス選択動作に悪影響を及
ぼすことがなく、しかもバッテリバックアップ時のデー
タ保持を確実にしてバッテリの電力消費も少なくしたメ
モリデバイス選択回路を提供することにある。

第３図は本発明の一実施例を示す回路図である。

電源断予告信号Ｓ、はオープンコレクタ出力を有するＴ
ＴＬインバータロジック１の入力とされ、その出力負荷
にはフ第１・カプラ８の発光ダイオード８Ａとプルアッ
プ抵抗９の直列回路が接続される。

一方、デバイス選択信号ｓＤはフォトカプラ８のフォト
トランジスタ８Ｂのエミッタに接続され、そのコレクタ
がプルアップ抵抗１０を持ってＭＯＳメモリデバイス２
への選択信号入力部にされる。

この構成において、通常のデバイス選択には電源断予告
信号Ｓｐがハイレベルにあってロジック７の出力がロー
レベルになり、フォトカプラ８０発光ダイオード８Ａに
電流が流れてフォトトランジスタ８Ｂのベース電流制御
によりオン状態に保持し、デバイス選択信号ｓＤがロー
レベルになる選択状態、・・イレベルになる非選択状態
に応じてデバイス２の入力が変る。

そして、主電源ダウンに際しては第４図にタイムチャー
トを示すように、同図ａに示す主電源電圧の低下に先立
って主電源交流入力等の検出から得る電源断予告信号（
第４図ｂ）のハイレベルからローレベルへの変化（時刻
ｔｉ） でフォトカプラ８のフォトトランジスタ８Ｂ
のべ一又電流を断ち、該トランジスタ８Ｂのオフでデバ
イス選択信号（第４図Ｃ）をしゃ断する。

このしゃ断状態ではプルアップ抵抗１０からデバイス２
にハイレベルの非選択入力を与える。

主電源のダウンから復帰には主電源電圧が正常になるに
充分な時間経過後又は該電圧の検出によって時刻ｔ２に
電源断予告信号Ｓｐがハイレベルになってフォトトラン
ジスタ８Ｂをオン状態に保持し、通常のデバイス選択に
戻る。

従って、通常の主電源からの電力供給には、フ第１・カ
プラのフォトトランジスタ８Ｂがオン状態に保持されデ
バイス選択信号による選択制御が可能であるし、バッテ
リバックアップ時にはフォトトランジスタがオフして強
制的にデバイス２を非選択状態にする。

ここで、注目すべきことは、バッテリバックアップ時に
は第２図のディクリートトランジスタと同様にプルアッ
プ抵抗１０からトランジスタ８Ｂへの漏れ電流が極めて
少なくしかも発光ダイオード８Ａへの電流断でなされ、
バッテリの電力消費を低減できる。

換言すれば従来方式に比してバッテリを小型化してプリ
ント基板上への高密度実装も可能とすることができる。

また、通常のデバイス選択はフ第１− ）ランジスタ８
Ｂがオン状態に保持されてその応答性には直接関係せず
、デバイス選択信号ｓＤの発生源にトーテムポール出力
のロジックを使用して高速動作を得ることができる。

また、電源断予告信号Ｓｐはオープンコレクタのロジッ
ク７を使用してトランジスタ８Ｂのベース電流を制御す
るため、主電源電圧が降下する際にもロジック７の誤動
作が無く、確実な非選択状態の保持ができる。

以上間らかにしたように、本発明はメモリデバイス選択
信号の極性が非選択時にハイレベルになるメモリデバイ
スをバッテリバックアップするにおいて、デバイス選択
信号のロジック出力とメモリデバイスの選択信号入力部
との間にプルアップ抵抗を持つトランジスタを設け、こ
のトランジスタのベース電流を電源断予告信号で制御す
るデバイス選択回路とするため、通常のデバイス選択に
影響を及ぼすことなくバッテリバックアップ時の確実な
データ保持やバッテリの低消費電力化に優れる効果があ
る。

【図面の簡単な説明】

第１図及び第２図は従来のメモリデバイス選択回路図、
第３図は本発明の一実施例を示す回路図、第４図は第３
図の動作説明のためのタイムチャートである。 ２・・・・・・メモリデバイス、７・・・・・・オープ
ンコレクタのインバータロジック、８・・・・・・フォ
トカプラ、９．１０・・・・・・ゾルアップ抵抗、１１
・・・・・・トランジスタ、１２・・・・・・オープン
コレクタロジック、ＳＤ・・・・・・デバイス選択信号
、 Ｓ、・・・・・・電源断予告信号。

Claims (1)

【特許請求の範囲】
1. １ 揮発性メモリデバイスをその非選択時にメモリデバ
   イス選択信号の極性をハイレベルに保持するバッテリバ
   ックアップ方式において、メモリデバイスの主を源電圧
   の低下に先立ってローレベルになり主電源電圧が正常に
   復帰した後にハイレベルに戻る主電源断予告信号を入力
   とするオープンコレクタのインバータロジックと、この
   インバータロジックの出力と電源との間にプルアップ抵
   抗を持って発光ダイオードが接続されメモリデバイス選
   択信号のロジック出力をエミッタ入力としメモリデバイ
   スの選択信号入力部との間にプルアップ抵抗を持ってコ
   レクタが接続されるフォトトランジスタが接続されるフ
   ォトカプラとを備え、主電源断時に上記主電源断予告信
   号に従って上記フォトトランジスタのベース電流をしゃ
   断して該トランジスタをオンからオフ状態に切換えてメ
   モリデバイスの選択信号入力部をハイレベルに保持する
   ことを特徴とするメモリデバイス選択回路。