KR0138958B1 - 저전력 소모와 고속 동작을 갖는 스태틱램 셀 - Google Patents

Abstract

본 발명은 백바이어스(BACK BIAS) 변화를 갖는 스태틱램 셀 구조에 있어서, SRAM 셀을 구성하는 드라이버 트랜지스터(TR2)의 소오스 단자에 연결되어 스탠드 바이(stand-by) 상태에서 드라이버 트랜지스터(TR2)의 소오스 단자에 일정전압이 인가되도록 하여 드라이버 트랜지스터(TR2)의 누설전류를 감소 시키고, 읽기 또는 쓰기 동작시에는 드라이버 트랜지스터(TR2)의 소오스 단자에 걸린 일정전압을 Vss로 바이 패스 되도록 하는 백 바이어스 변환 수단(1)를 포함하여 이루어지는 것을 특징으로 한다.

Description

저전력 소모와 고속 동작을 갖는 스태틱램 셀

제1도는 종래의 SRAM 셀의 회로도,

제2도는 본 발명의 일실시예에 따른 SRAM 셀의 회로도.

*도면의 주요 부분에 대한 부호의 설명*

TR1:억세스 트랜지스터TR2:드라이버 트랜지스터

TR3:바이패스 트랜지스터W/L:워드라인

B/L:비트라인

본 발명은 저전력 소모와 고속 동작을 이루기 위한 스태틱램(SRAM:Static Random Access Memory) 셀(cell) 구조에 관한 것이다.

종래의 SRAM 셀 동작을 제1도를 통하여 살펴보면 다음과 같다.

제1도에는 전형적인 SRAM 셀을 도시한 것으로, 쓰기(Write) 동작시 워드라인(W/L)에 고전압(High Voltage)을 주어 비트라인(B/L)에 한측단자가 연결되어 있는 NMOS 억세스 트랜지스터(TR1)를 온(turn on) 시키게 되면 비트라인(B/L)의 전압신호는 NMOS 드라이버 트랜지스터(TR2)의 게이트단을 하이(High) 혹은 로우(Low)의 상태로 만들어준다. 이때 쓰기동작 시간을 줄기이 위해서는 억세스 트랜지스터(TR1)와 드라이버트랜지스터(TR2)의 전류구동 능력을 키워주어야 하는데, 트랜지스터의 사이즈를 증가시키는 방법도 있을 수 있으나 셀 크기를 가능하면 줄이려는 고집적 소자에서는 현명한 방법이라 할 수 없다. 따라서, 억세스 트랜지스터와 드라이버 트랜지스터의 문턱전압(Threshold Voltage)(V_t)을 구동능력을 증가시켜야 한다.

그러나 드라이버 트랜지스터의 문턱전압을 낮추게 되면, 쓰기동작후 셀이 어떤 정보를 기억하고 있는 상태, 즉, 스탠바이(Stand-by) 상태에서, 문턱전압이 낮아진 드라이버 트랜지스터(TR2)를 통해 저장노드로부터 접지단으로 누설전류(Leakage Current)가 많이 흐르기 때문에 전력 소모가 증가할 수밖에 없다.

따라서, 본 발명은 셀을 구성하고 있는 억세스 및 드라이버 트랜지스터의 문턱전압을 낮추어 읽기 및 쓰기 구동 속도를 증대시키는 동시에, 드라이버 트랜지스터의 문턱전압이 낮아짐으로써 발생되는 스탠바이 누설전류를 감소시켜 저전력 소모를 이룰 수 있는 SRAM 셀을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 드라이버 트랜지스터를 포함하는 스태틱램 셀에 있어서, 상기 셀이 쓰기 또는 읽기 동작 상태일 때, 상기 드라이버 트랜지스터 소오스단에 접지전압을 전달하는 수단; 및 상기 셀이 스탠바이 상태일 때, 상기 드라이버 트랜지스터 소오스단이 접지전압 보다 소정치 높은 전압치를 갖도록 하여 상기 셀의 누설전류를 감소시키기 위한 수단을 포함하여 이루어진다.

종래 SRAM 셀의 드라이버 트랜지스터 소오스단은 접지전압단(Vss)에 고정 접속되어 있는데 반해, 본 발명의 SRAM 셀은 셀이 스탠바이 상태일 때 드라이버 트랜지스터(TR2)의 소오스 단자가 0.3V~0.5V 정도의 전압 레벨을 갖도록 하여 백 바이어스(back bias)를 걸어주는 것이다. 물론 스탠바이 상태가 아니고 셀이 쓰기 및 읽기 동작할 때에는 셀의 드라이버 트랜지스터(TR2) 소오스 단자가 접지전압을 갖도록 한다. 이렇게 드라이버 트랜지스터 소오스단의 전위를 셀의 구동 상태에 따라 변환시켜주면, 드라이버 트랜지스터의 문턱전압(Vt)을 낮게 형성하더라도, 스탠바이 상태에서는 백 바이어스에 의해 드라이버 트랜지스터의 문턱전압이 높아지므로써 셀의 저장노드로부터 드라이버 트랜지스터를 통해 누설되는 전류가 감소할 것이고, 읽기 및 쓰기 구동 상태에서는 백 바이어스가 걸려있지 않으므로 드라이버 트랜지스터의 문턱전압이 낮은 상태를 유지하여 쓰기 구동 능력이 증대되게 된다.

이하, 첨부된 도면 제2도를 참조하여 본 발명의 실시예를 상세히 살펴보면 다음과 같다.

도면 제2도는 본 발명의 일실시예에 따른 SRAM 셀 회로도이다.

도면에 도시된 바와 같이, SRAM 셀의 드라이버 트랜지스터(TR2) 소오스단은 서로 병렬 접속된 저항(R) 및 바이패스(by pass) 트랜지스터(TR3)를 통해 접지전압단(Vss)에 접속되어 있다. 바이패스 트랜지스터(TR3)는 셀이 읽기 또는 쓰기 동작임을 알리는 제어신호(Va)를 자신의 게이트로 입력받아 온/오프 구동된다. 즉, 바이패스 트랜지스터(TR3)는 제어신호(Va)에 응답하여 셀이 읽기 또는 쓰기 동작일 때 턴-오프되고 그 이외의 상태, 즉 스탠바이 상태일 때 턴-오프 된다. 저항(R)은 드라이버 트랜지스터(TR2)의 소오스 단자가 0.3V~0.5V 정도의 전압을 갖도록 백 바이어스를 걸어주기 위한 적절한 저항값을 갖는 저항이다.

그러면, 제2도의 동작을 상세히 살펴본다.

스탠바이 상태에서는 바이패스 트랜지스터(TR3)가 오프(off)되므로, 저항(R)에 위해 노드A(드라이버 트랜지스터의 소오스단)는 접지전압 이상의 0.3V~0.5V 전압이 되어, 백 바이어스가 걸리게 된다. 따라서 드라이버 트랜지스터(TR2)의 문턱전압이 높아지게 되고 이에 의해 누설전류를 감소시키게 된다. 이때 드라이버트랜지스터(TR2)는 억세스 트랜지스터(TR1)보다 문턱전압이 높다.

그리고, 읽기 혹은 쓰기 동작시에는 제어신호(Va)에 의해 트랜지스터(TR3)가 온(On)되어 노드A(드라이버 트랜지스터의 소오스단)의 전위를 접지전압으로 떨어뜨리게 된다. 이에 의해 드라이버 트랜지스터는 낮은 문턱전압을 유지하여 구동 속도를 증가시키게 된다. 그리고 이때 드라이버트랜지스터(TR2)는 억세스 트랜지스터(TR1)보다 문적전압이 낮다.

상기와 같이 이루어지는 본 발명은 SRAM 셀의 읽기 및 쓰기 시간을 빠르게 함과 동시에 스탠바이 상태에서 메모리 셀에 흐르는 누설전류를 감소시키므로, 저전력 소모와 고속 동작을 동시에 만족하는 SRAM 소자를 제공할 수 있다.

Claims (4)

1. 드라이버 트랜지스터를 포함하는 스태티램 셀에 있어서,

   상기 셀이 쓰기 또는 읽기 동작 상태일 때, 상기 드라이버 트랜지스터 소오스단에 접지전압을 전달하는 수단; 및

   상기 셀이 스탠바이 상태일 때, 상기 드라이버 트랜지스터 소오스단이 접지전압보다 소정치 높은 전압치를 갖도록 하는 것에 의해 상기 셀의 누설전류를 감소시키기 위한 수단을 포함하여 이루어진 스태틱램 셀.
2. 제1항에 있어서,

   상기 드라이버 트랜지스터 소오스단에 접지전압을 전달하는 수단은,

   상기 셀의 동작 상태에 대응되는 제어신호에 응답하여 상기 드라이버 트랜지스터 소오스단과 접지단 사이를 스위칭하는 바이패스 트랜지스터를 포함하는 스태틱램 셀.
3. 제1항 또는 제2항에 있어서,

   상기 셀의 누설전류를 감소시키기 위한 수단은,

   상기 드라이버 트랜지스터 소오스단과 접지단 사이에 접속된 저항을 포함하는 스태틱램 셀.
4. 제3항에 있어서,

   상기 셀이 스탠바이 상태일 때, 상기 드라이버 트랜지스터 소오스단이 0.3V~0.5V 정도의 전압을 갖는 스태틱램 셀.