JPS584455A - デ−タ処理システム - Google Patents

デ−タ処理システム

Info

Publication number
JPS584455A
JPS584455A JP56102627A JP10262781A JPS584455A JP S584455 A JPS584455 A JP S584455A JP 56102627 A JP56102627 A JP 56102627A JP 10262781 A JP10262781 A JP 10262781A JP S584455 A JPS584455 A JP S584455A
Authority
JP
Japan
Prior art keywords
command
data processing
console control
processing device
control request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56102627A
Other languages
English (en)
Other versions
JPS6141016B2 (ja
Inventor
Hidekiyo Ozawa
小沢 秀清
Kazuyuki Shimizu
和之 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56102627A priority Critical patent/JPS584455A/ja
Publication of JPS584455A publication Critical patent/JPS584455A/ja
Publication of JPS6141016B2 publication Critical patent/JPS6141016B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本実I14は、第1のデータ処理装置と第2のデータ処
理装置とを備えるデータ処理システムにおいて、第1の
データ処理装置で実行されるテスト・プログラムの中に
;ンンール制御依頼命令を埋込んでおくと共に主メモリ
の中にキーボードなどの入力装置を用いて投入するコマ
ンドと同等のコマンドの列を予め格納しておき、g2の
処理装置は上記コンソール制御依頼命令が発行されたこ
とを知ると、上記コマンド列を取込んで実行するように
したデータ処理システムに関するものである。
本体装置を試験するとき1本体装置中でテスト・プログ
ラムを動作させて機能試験を行うことが通常行われてい
る。しかし、このテスト・グログラムを走行させるとき
、被試験装置1t(OPU自身)の外部環境をいろいろ
変化させて試験するために。
テスト・プログラムはオペレータを必要とし、テスト・
プログラムは必要に応じてオペレータに対してコンソー
ルの制御を依頼する。オペレータは。
テスト・プログラムの要求に従ってコンンール装貴を制
御し、指示通りの処理を終了したことをテスト・プログ
ラムに通知する。このように従来技術においては、テス
ト・プログラム等で本体装置を試験しようとするとき、
オペレータ要員を必要とするものかあシ、自動化の上で
難点があった。
本発明は上記の考察に基づくものであって、オペレータ
の介入なしにオペレータのコンソール制御によりて得ら
れる結果と同様な結果を得ることが出来るようにしたデ
ータ処理システムを提供することを目的としている。そ
してそのため1本発明のデータ処理システムは、第1の
データ処理装置、入力装置から投入されたコマンドをコ
マンド人力受付部で解析して対応する処理プログラムを
実行する第2のデータ処理装置および上記第1のデータ
処理装置と第2のデータ処理装置とを連絡するインタフ
ェースを備えるデータ処理装置において、上記第1のデ
ータ処理l7Ictは、コンソール制御依頼命令が埋込
まれたプログラム、上記制御依頼命令のオペランドとな
る上記人力装量から投入されるコマンドと同等なコマン
ドからなるコマンド列、および上記コンソール制御依頼
命令が命令レジスタにセットされたととを検出して上記
インタフェースを介して処理依頼を上記第2のデータ処
理装置へ通知する処理依頼通知手段を備え。
上記第2のデータ処理装置は、上記処理依頼を受取った
とき上記命令レジスタの命令を読取り、当該命令がコン
ソール制御依頼命令である場合には上記コマンド列を取
込んで上記コマンド入力受付部に渡す処理手段を備える
ことを**とするものである。以下1本発明を図面を参
照しつつ説明する。
第1図は本発明が適用されるデータ処理システムのシス
テム構成の1例を示す図、第2図はコンソール制御依頼
命令の形式を示す図、第3図はメモリ上のコマンド列の
配置を示す図、第4図は本体装置側における処理を説明
するフローチャート。
第5図はサービス・プロセッサ側における処理を説明す
るフローチャートである。
第1図において、1は本体at側の中央処jli装置、
2は本体装置側のメモリ、3は命令レジスタ。
4は命令デコーダ、5は処理依頼信号線、6はインタフ
ェース線、7はインタフェース回路、8はサービス・プ
ロセッサ側の中央処理装置、9はサービス・プロセッサ
側のメモリ、10はディスプレイ制御装置、11はディ
スプレイ、12はディスプレ(11のキーボード、13
は外部記憶、14はサービス・プロセッサをそれぞれ示
している。
本体装置で実行されるテスト・プログラムの中には第2
図で示すよう表形式のコンソール制御依頼命令が埋込ま
れている。コンソール制御依頼命令のオペランド部はデ
ータ・アドレス情報を示しておシ、このデータ◆アドレ
スで示されるメモリ2上のアドレスには第3図に示すよ
うなデータが格納されている。先頭の1ワードはコマン
ド列の長さを示し、これ以下にn個のコマンドが書込ま
れている。このコマンドは、オペレータがキーボード1
2から投入するコマンドと同等なものである。テスト・
プログラムが実行されるとき、メモリ2から命令がフェ
ッチされ、命令レジスタ3にセットされ、命令レジスタ
3の命令は命令デコーダ4によって解読される。この命
令がコンソール制御依頼命令である場合には、依頼信号
線上の信号がオンとなる。
サービス・プ田セッサ14は1本体装置の起動。
リセット、内部状態の表示および内部状態の変更並びに
システム電源電圧の制御およびクロック周波数の制御な
どを行うことが出来る・通常は上記の操作は、キーボー
ド12から投入されるコマンドに基づいて実行される。
サービス・プロセッサ14a、インタフェース回路7.
中央処理装[8゜メモリ9.およびディス1Vイ制御装
置10などを有している。tた。サービス・プロセッサ
]4は1周辺装置としてディスプレイ11やキーボード
12.外部記憶13などを有している。インクフェース
回路7は1本体!!貴側の中央処理装置1とサービス・
プロセッサ14との間のデータ転送を制御するものであ
る。キーボード11からコマンドを投入すると、このコ
マンドはディスプレイ制御装置lOの中のキーボード入
力の受付部(図示せず)によって解析され、対応する処
理プログラムが実行される。
第4図は本体装置側の処理を説明するフローチャートで
ある。
Oメモリ2から命令を取シ出し命令レジスタ3にセット
する。
■ 命令デコーダ4でこの命令がコンソール制御命令で
あるか否かを調べる。mであれ杜、■の処理を行い、Y
esであれに■の処理を行う。
■ 命令を実行し、■に戻る。
■ 依頼信号線上の信号をオンとし、待ちの状態に入る
第5図はサービス・プロセラを側の処理を示すフローチ
ャートである。
■ 依頼信号線上の信号がオンとなると割込みが発生す
るので1割込み原因を解析する。
■ 本体装置1からの処理依頼があることが検出される
と、対応する処理プログラムの実行が開始される。
■ 本体側の命令レジスタ4の内容を取出して解析する
■ その命令がコンノール制御依頼命令であることが判
ると、′:1ンンール制御依頼命令のオペランド部で指
定されるメモリ2の領域からコマンド列を取出し、この
;iンド列をメモリ91C格納する。
■ メモリ9からコマンドを1個取出してキーボード入
力の受付部へ渡す。
■ そのコマンドに対応した処理を行い完了したら■の
処理を行う。
■ 全コマンドの処理が完了したか否かを調べる。Ye
sであれは00処理を行い、Noであれは■の処11に
戻る。
■ 処理の終了を本体装置側の中央処理装置1へ通知す
る。
以上の説明から明らかなように1本発明によれば、オペ
レータの介入なしに、オペレータのコンノール制御によ
りて得られる結果と同様な結果を得ることが出来る。
【図面の簡単な説明】
第1図は本発明が適用されるデータ処理システムのシス
テム構成の1例を示す図、第2W!Jはコンノール制御
依頼命令の形式を示・す図、第3図はメモリ上のコマン
ド列の配置を示すar!J、第4WAは本体装置側にお
ける処理を説明するフローチャート。 第5図社サービス・プロセッサ側における処理を説明す
るフ四−チヤードである。 1−・・本体装置側の中央処理装置、2−・本体装置側
のメモリ、3・・・命令レジスタ、4・−命令デコーダ
、5−・・処理依頼信号線、6・−インメツエース線、
7−・・インタフェース回路、8・−サービス・プロセ
ッサ側の中央処理装置、9・−サービス・プロセッサ側
のメモリ、 10−・・ディスプレイ制御装置、11・
・・ディスクレイ、12−・・ディスプレイ11のキー
ボード、13・・・外部記憶、14・・・サービス・プ
ロセッサ。 特許出願人 富士通株式会社 鴎人鰭士京谷四部 欠1図 矛3図 ヤ4図 ] 才9図

Claims (1)

  1. 【特許請求の範囲】 第1のデータ処理装量1入力装置から投入されたコマン
    ドをコマンド入力受付部で解析して対応する処理プログ
    ラムを実行する第2のデータ処理装置および上記第1の
    データ処理装置と第2のデータ処理装置とを連絡するイ
    ンタフェースを備えるデータ処理装置において、上記第
    1のデータ処理装置は、コンソール制御依頼命令が埋込
    まれたプログラム、上記制御依頼のオペランドとなる上
    記入力装置から投入されるコマンドと同等なコマンドか
    らなるコマンド列、および上記コンソール制御依頼命令
    が命令レジスタにセットされたことを検出して上記イン
    タフェースを介して処理依頼を上記第2のデータ処理装
    置へ通知する処理依頼通知手段を備え、上記第2のデー
    タ処理装置は。 上記処理依頼を受取ったとき上記命令レジスタの命令を
    読取シ、当該命令がコンソール制御依頼命令である場合
    には上記コマンド列を取込んで上記コマンド入力受付部
    に渡す処理手段を備えることを特徴とするデータ処理シ
    ステム。
JP56102627A 1981-06-30 1981-06-30 デ−タ処理システム Granted JPS584455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56102627A JPS584455A (ja) 1981-06-30 1981-06-30 デ−タ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56102627A JPS584455A (ja) 1981-06-30 1981-06-30 デ−タ処理システム

Publications (2)

Publication Number Publication Date
JPS584455A true JPS584455A (ja) 1983-01-11
JPS6141016B2 JPS6141016B2 (ja) 1986-09-12

Family

ID=14332471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56102627A Granted JPS584455A (ja) 1981-06-30 1981-06-30 デ−タ処理システム

Country Status (1)

Country Link
JP (1) JPS584455A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61103249A (ja) * 1984-10-26 1986-05-21 Fujitsu Ltd テストモニタプログラムの操作方式

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006039357A1 (en) 2004-09-29 2006-04-13 Technicolor Inc. Method and apparatus for color decision metadata generation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61103249A (ja) * 1984-10-26 1986-05-21 Fujitsu Ltd テストモニタプログラムの操作方式

Also Published As

Publication number Publication date
JPS6141016B2 (ja) 1986-09-12

Similar Documents

Publication Publication Date Title
JPS584455A (ja) デ−タ処理システム
JPS6112297B2 (ja)
JP2638078B2 (ja) 情報処理装置
JPH0426913Y2 (ja)
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JPS63247861A (ja) コプロセツサ制御方法
JPH06348543A (ja) 入出力シミュレータとの接続方法
JPH03269752A (ja) 情報処理システム及びそれに使用される入出力制御装置
JPS60229141A (ja) レジスタのデ−タ保存方式
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JPH0682348B2 (ja) 入出力制御方式
JPS6020771B2 (ja) マイクロ診断方式
JPS625439A (ja) 命令コ−ド拡張方式
JPH04140852A (ja) 情報処理装置の診断方式
JPS61166630A (ja) マイクロプログラム制御方式
JPH01253044A (ja) 入出力制御装置
JPH03168845A (ja) 命令実行制御方式
JPH06202779A (ja) 情報処理装置
JPS605362A (ja) 制御メモリテスト方式
JPH0481939A (ja) マイクロコンピュータの制御方式
JPH0772874B2 (ja) 割込み受取り装置
JPS61240333A (ja) 入出力割込処理方式
JPS63305449A (ja) マイクロプロセツサシステム
JPS60238945A (ja) マイクロプログラム制御装置
JPS63298631A (ja) 情報処理装置