JP2638078B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2638078B2 JP2638078B2 JP13380288A JP13380288A JP2638078B2 JP 2638078 B2 JP2638078 B2 JP 2638078B2 JP 13380288 A JP13380288 A JP 13380288A JP 13380288 A JP13380288 A JP 13380288A JP 2638078 B2 JP2638078 B2 JP 2638078B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- input
- output
- output device
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力装置に対しプロセッサの入出力アク
セスにより制御を行う情報処理装置に関し、特に情報処
理に用意されている制御プログラムでは直接扱えない入
出力装置を使用する情報処理装置に関する。
セスにより制御を行う情報処理装置に関し、特に情報処
理に用意されている制御プログラムでは直接扱えない入
出力装置を使用する情報処理装置に関する。
プロセッサからの入出力装置をアクセスするために
は、プロセッサの入出力アクセスにより入出力装置にコ
マンドを送るか、入出力装置が解釈できるチャネル・プ
ログラムを作成して入出力装置を起動する必要がある。
前者の方法は、主にパーソナル・コンピュータなどの小
規模な計算機システムで採用されている方法であり、後
者は汎用計算機など比較的大規模な計算機システムで採
用されている方式である。
は、プロセッサの入出力アクセスにより入出力装置にコ
マンドを送るか、入出力装置が解釈できるチャネル・プ
ログラムを作成して入出力装置を起動する必要がある。
前者の方法は、主にパーソナル・コンピュータなどの小
規模な計算機システムで採用されている方法であり、後
者は汎用計算機など比較的大規模な計算機システムで採
用されている方式である。
ところで、一般に、情報処理装置で複数の入出力装置
を待つのが通常であるが、そのように複数の入出力装置
を待つ場合、プロセッサの入出力アクセスにより制御す
る方法を採用した情報処理装置では、その入出力装置個
々によって制御方法が異なる。このため、従来、この方
式による情報処理装置では、個々の入出力装置毎に、制
御プログラムを用意することによって、これに対処して
いる。
を待つのが通常であるが、そのように複数の入出力装置
を待つ場合、プロセッサの入出力アクセスにより制御す
る方法を採用した情報処理装置では、その入出力装置個
々によって制御方法が異なる。このため、従来、この方
式による情報処理装置では、個々の入出力装置毎に、制
御プログラムを用意することによって、これに対処して
いる。
しかし、プロセッサの持つ入出力アクセスにより入出
力装置を制御する方式を採用した情報処理装置では、上
述のように入出力装置毎に制御プログラムを用意する必
要があるため、制御プログラムが用意されていない入出
力装置に対してはこれを使用することができない。
力装置を制御する方式を採用した情報処理装置では、上
述のように入出力装置毎に制御プログラムを用意する必
要があるため、制御プログラムが用意されていない入出
力装置に対してはこれを使用することができない。
すなわち、制御方法が少しでも異なると、別個に制御
プログラムは用意しなければならないのであり、入出力
装置の動作が類似していても、すなわち、例えば使用し
ようとする入出力装置の動作が既設の入出力装置のそれ
と類似していたとしても、制御プログラムを共用するこ
とができなかった。このため、情報処理装置に入出力装
置を追加しようとした場合、同種の装置を制御する制御
プログラムを流用することができず、別個に制御プログ
ラムを用意しなければならなかった。
プログラムは用意しなければならないのであり、入出力
装置の動作が類似していても、すなわち、例えば使用し
ようとする入出力装置の動作が既設の入出力装置のそれ
と類似していたとしても、制御プログラムを共用するこ
とができなかった。このため、情報処理装置に入出力装
置を追加しようとした場合、同種の装置を制御する制御
プログラムを流用することができず、別個に制御プログ
ラムを用意しなければならなかった。
本発明の目的は、情報処理装置が持っている制御プロ
グラムにより類似の入出力装置を制御することを可能と
し、もって、制御プログラムが用意されていない入出力
装置に対してもアクセスを行うことが可能な情報処理装
置を提供することにある。
グラムにより類似の入出力装置を制御することを可能と
し、もって、制御プログラムが用意されていない入出力
装置に対してもアクセスを行うことが可能な情報処理装
置を提供することにある。
本発明は、入出力装置に対するアクセス手段を内蔵す
るプロセッサを持つ情報処理装置において、 アドレス・バスを監視し、特定の入出力装置に対して
アクセスが行われていることを認識する認識手段と、 認識手段が前記特定の入出力装置への出力アクセスで
あると認識したときには、アクセスが出力アクセスであ
ることを示す情報とアドレス・バスとデータ・バスに出
力されてい値を保持し、認識手段が前記特定の入出力装
置からの入力アクセスであると認識したときには、アク
セスが入力アクセスであることを示す情報とアドレス・
バスに出力されている値を保持するとともに入力アクセ
スの結果としてデータ・バスに出力すべき値が用意でき
るまで入力アクセスを終了させないように制御を行うデ
ータ受渡し手段と、 疑似入出力装置に接続され、認識手段によって起動さ
れたときは、データ受渡し手段に保持されているアクセ
スの種類を調べ、アクセスの種類が出力アクセスの場合
は、データ受渡し手段に保持されているアドレス・バス
とデータ・バス上の値を取り込んでコマンドを解釈した
後、疑似入出力装置に対して同様のアクセスを行い、ア
クセスの種類が入力アクセスの場合は、データ受渡し手
段に保持されているアドレス・バス上の値を取り込んで
コマンドを解釈した後、疑似入出力装置に対して同様の
アクセスを行い、入力アクセスの結果としてデータ・バ
スに出力すべき値を用意し、これをデータ受渡し手段に
渡すことにより、データ受渡し手段で終了させないよう
にしていた入力アクセスを終了させる動作を行う疑似手
段とを備えることを特徴としている。
るプロセッサを持つ情報処理装置において、 アドレス・バスを監視し、特定の入出力装置に対して
アクセスが行われていることを認識する認識手段と、 認識手段が前記特定の入出力装置への出力アクセスで
あると認識したときには、アクセスが出力アクセスであ
ることを示す情報とアドレス・バスとデータ・バスに出
力されてい値を保持し、認識手段が前記特定の入出力装
置からの入力アクセスであると認識したときには、アク
セスが入力アクセスであることを示す情報とアドレス・
バスに出力されている値を保持するとともに入力アクセ
スの結果としてデータ・バスに出力すべき値が用意でき
るまで入力アクセスを終了させないように制御を行うデ
ータ受渡し手段と、 疑似入出力装置に接続され、認識手段によって起動さ
れたときは、データ受渡し手段に保持されているアクセ
スの種類を調べ、アクセスの種類が出力アクセスの場合
は、データ受渡し手段に保持されているアドレス・バス
とデータ・バス上の値を取り込んでコマンドを解釈した
後、疑似入出力装置に対して同様のアクセスを行い、ア
クセスの種類が入力アクセスの場合は、データ受渡し手
段に保持されているアドレス・バス上の値を取り込んで
コマンドを解釈した後、疑似入出力装置に対して同様の
アクセスを行い、入力アクセスの結果としてデータ・バ
スに出力すべき値を用意し、これをデータ受渡し手段に
渡すことにより、データ受渡し手段で終了させないよう
にしていた入力アクセスを終了させる動作を行う疑似手
段とを備えることを特徴としている。
プロセッサが入出力装置に対し入出力アクセスを行う
と、認識手段がこれを認識し受渡し手段にアクセスの内
容を格納する様に指示するとともに、模擬手段を起動す
る。模擬手段では、受渡し手段よりプロセッサからのア
クセス内容を受け取り、この内容にもとづいて入出力装
置の動作を模擬する。この場合、模擬手段が実在する類
似の入出力装置を使用して入出力装置の動作を模擬する
こともある。模擬手段により模擬された結果は受渡し手
段に格納され、プロセッサがこれを受け取る。
と、認識手段がこれを認識し受渡し手段にアクセスの内
容を格納する様に指示するとともに、模擬手段を起動す
る。模擬手段では、受渡し手段よりプロセッサからのア
クセス内容を受け取り、この内容にもとづいて入出力装
置の動作を模擬する。この場合、模擬手段が実在する類
似の入出力装置を使用して入出力装置の動作を模擬する
こともある。模擬手段により模擬された結果は受渡し手
段に格納され、プロセッサがこれを受け取る。
次に、本発明について図面を参照して説明する。
第1図は本発明の基本構成を示す機能ブロック図であ
る。
る。
本発明に従う情報処理装置は、プロセッサ10の他、認
識手段20、模擬手段30及び受渡し手段40を備えている。
識手段20、模擬手段30及び受渡し手段40を備えている。
プロセッサ10は、入出力装置に対するアクセス手段11
を内蔵するプロセッサであり、また、認識手段20は、特
定の入出力装置に対するアクセスが行われていることを
認識する手段である。
を内蔵するプロセッサであり、また、認識手段20は、特
定の入出力装置に対するアクセスが行われていることを
認識する手段である。
模擬手段30は、入出力装置の動作を模擬する手段であ
り、受渡し手段40は、模擬手段30とプロセッサ10との間
でプロセッサ10からの要求および模擬手段30における実
行結果をやりとりするための手段である。
り、受渡し手段40は、模擬手段30とプロセッサ10との間
でプロセッサ10からの要求および模擬手段30における実
行結果をやりとりするための手段である。
このように、入出力装置に対するアクセス手段11を内
蔵するプロセッサ10を持つ情報処理装置において、特定
の入出力装置に対するアクセスが行われていることを認
識する認識手段20と、入出力装置の動作を模擬する模擬
手段30と、模擬手段30とプロセッサ10との間でプロセッ
サ10からの要求および模擬手段30における実行結果をや
りとりするための受渡し手段40を持たせることにより、
入出力装置の動作を模擬する。
蔵するプロセッサ10を持つ情報処理装置において、特定
の入出力装置に対するアクセスが行われていることを認
識する認識手段20と、入出力装置の動作を模擬する模擬
手段30と、模擬手段30とプロセッサ10との間でプロセッ
サ10からの要求および模擬手段30における実行結果をや
りとりするための受渡し手段40を持たせることにより、
入出力装置の動作を模擬する。
第2図は本発明の一実施例を示すブロック図である。
本実施例は、通常の入出力装置が2つの場合の例を示
している。第2図においてプロセッサ10内部のアクセス
手段11は既述したように入出力装置に対し入出力アクセ
スを行う部分である。また、プロセッサ10は受渡し手段
40からウェイト信号S1を受け付ける。この信号がアクテ
ィブの場合、プロセッサ10は入出力アクセスの完了をウ
ェイト信号S1がインアクティブになるまで保留する。
している。第2図においてプロセッサ10内部のアクセス
手段11は既述したように入出力装置に対し入出力アクセ
スを行う部分である。また、プロセッサ10は受渡し手段
40からウェイト信号S1を受け付ける。この信号がアクテ
ィブの場合、プロセッサ10は入出力アクセスの完了をウ
ェイト信号S1がインアクティブになるまで保留する。
この情報処理装置では、通常の入出力装置50,51に対
するアクセスは、アクセス手段11に接続されたバスを通
して行われる。バスにはアドレス・バス111とデータ・
バス112がある。プロセッサ10が入出力装置に対してア
クセスを行うと、アクセス手段11はアドレス・バス111
に、この入出力装置のアドレスを出力する。このアドレ
スによりアクセス対象である入出力装置が区別される。
するアクセスは、アクセス手段11に接続されたバスを通
して行われる。バスにはアドレス・バス111とデータ・
バス112がある。プロセッサ10が入出力装置に対してア
クセスを行うと、アクセス手段11はアドレス・バス111
に、この入出力装置のアドレスを出力する。このアドレ
スによりアクセス対象である入出力装置が区別される。
入出力装置の動作を模擬する模擬手段30は通常入出力
装置に類似した入出力装置を持つ。類似入出力装置60
は、情報処理装置が持つ制御プログラムの対象となって
いる装置に類似した装置であるが、直接対象となってい
ないため、従来の手法では制御プログラムを扱えない装
置である。
装置に類似した入出力装置を持つ。類似入出力装置60
は、情報処理装置が持つ制御プログラムの対象となって
いる装置に類似した装置であるが、直接対象となってい
ないため、従来の手法では制御プログラムを扱えない装
置である。
特定の入出力装置に対するアクセスが行われているこ
と、すなわち後述のように目的とする入出力装置に対し
プロセッサ10がアクセスしていることを認識する認識手
段20、および模擬手段30とプロセッサ10との間でプロセ
ッサ10からの要求、模擬手段30における実行結果をやり
とりするための受渡し手段40もバスに接続される。
と、すなわち後述のように目的とする入出力装置に対し
プロセッサ10がアクセスしていることを認識する認識手
段20、および模擬手段30とプロセッサ10との間でプロセ
ッサ10からの要求、模擬手段30における実行結果をやり
とりするための受渡し手段40もバスに接続される。
入出力装置の動作の模擬は、次のようにしてなされ
る。
る。
すなわち、情報処理装置が持っている制御プログラム
により類似の入出力装置を制御することを可能にするた
め、目的とする入出力装置に対してプロセッサ10がアク
セスしていることを認識手段20で認識し、模擬手段30は
入出力装置の動作を模擬し、受渡し手段40では、模擬手
段30とプロセッサ10との間でプロセッサ10からの要求お
よび模擬手段30における実行結果をやりとりする。
により類似の入出力装置を制御することを可能にするた
め、目的とする入出力装置に対してプロセッサ10がアク
セスしていることを認識手段20で認識し、模擬手段30は
入出力装置の動作を模擬し、受渡し手段40では、模擬手
段30とプロセッサ10との間でプロセッサ10からの要求お
よび模擬手段30における実行結果をやりとりする。
以下、具体的に説明すると、認識手段20はアドレス・
バス111を常に監視しており、模擬対象である入出力装
置のアドレスがアドレス・バス111に出力されると、受
渡し手段40に対しアドレス・バス111とデータ・バス112
の値およびプロセッサ10が行っているのが入力アクセス
であるか出力アクセスであるのかの区別を取り込むよう
に指示するとともに、模擬手段30を起動する。
バス111を常に監視しており、模擬対象である入出力装
置のアドレスがアドレス・バス111に出力されると、受
渡し手段40に対しアドレス・バス111とデータ・バス112
の値およびプロセッサ10が行っているのが入力アクセス
であるか出力アクセスであるのかの区別を取り込むよう
に指示するとともに、模擬手段30を起動する。
このようにプロセッサ10が入出力装置に対し入出力ア
クセスを行うと、認識手段20がこれを認識し受渡し手段
40にアクセスの内容を格納する様に指示するとともに、
模擬手段30を起動する。しかして、模擬手段30では、受
渡し手段40よりプロセッサ10からのアクセス内容を受け
取り、この内容にもとづいて入出力装置の動作を模擬す
る。
クセスを行うと、認識手段20がこれを認識し受渡し手段
40にアクセスの内容を格納する様に指示するとともに、
模擬手段30を起動する。しかして、模擬手段30では、受
渡し手段40よりプロセッサ10からのアクセス内容を受け
取り、この内容にもとづいて入出力装置の動作を模擬す
る。
すなわち、まず、受渡し手段40では上記の情報を取り
込むとともに、プロセッサ10のアクセスが入力アクセス
の場合には、模擬手段30から模擬結果を渡されるまでウ
ェイト信号S1をアクティブにしてプロセッサ10をウェイ
トさせる。
込むとともに、プロセッサ10のアクセスが入力アクセス
の場合には、模擬手段30から模擬結果を渡されるまでウ
ェイト信号S1をアクティブにしてプロセッサ10をウェイ
トさせる。
一方、模擬手段30が認識手段20により起動されると、
上記の受渡し手段40よりアドレス・バス111とデータ・
バス112の値およびプロセッサ10が行っているのが入力
アクセスであるか出力アクセスであるのかの区別を受け
取って、プロセッサ10からの発行された入出力アクセス
を解消する。模擬手段30では、この解釈結果に従い自分
の制御する類似入出力装置を動作させる。
上記の受渡し手段40よりアドレス・バス111とデータ・
バス112の値およびプロセッサ10が行っているのが入力
アクセスであるか出力アクセスであるのかの区別を受け
取って、プロセッサ10からの発行された入出力アクセス
を解消する。模擬手段30では、この解釈結果に従い自分
の制御する類似入出力装置を動作させる。
プロセッサ10のアクセスが出力アクセスの場合、模擬
手段30はプロセッサ10の出力するアドレスおよびデータ
を受け取り、これを解釈することによりプロセッサ10が
行う入出力装置の制御コマンドを認識する。さらに模擬
手段30では、この結果に従って、類似入出力装置に対し
同様の役割を果たすコマンドを発行する。
手段30はプロセッサ10の出力するアドレスおよびデータ
を受け取り、これを解釈することによりプロセッサ10が
行う入出力装置の制御コマンドを認識する。さらに模擬
手段30では、この結果に従って、類似入出力装置に対し
同様の役割を果たすコマンドを発行する。
プロセッサ10のアクセスが入力アクセスの場合、模擬
手段30ではプロセッサ10が受け取るべきデータを作成
し、これを受渡し手段40に模擬結果として渡す。受渡し
手段40では、模擬結果を受け取ると、データ・バス112
にこれを出力するとともにウェイト信号S1をインアクテ
ィブにする。プロセッサ10は、ウェイト信号S1がインア
クティブになった時点におけるデータ・バス112の値す
なわち模擬結果を入力アクセスの結果として受け取る。
手段30ではプロセッサ10が受け取るべきデータを作成
し、これを受渡し手段40に模擬結果として渡す。受渡し
手段40では、模擬結果を受け取ると、データ・バス112
にこれを出力するとともにウェイト信号S1をインアクテ
ィブにする。プロセッサ10は、ウェイト信号S1がインア
クティブになった時点におけるデータ・バス112の値す
なわち模擬結果を入力アクセスの結果として受け取る。
以上の操作により、プロセッサ10は制御プログラムが
用意されていない入出力装置に対しても、動作が類似す
る入出力装置の制御プログラムを使用してアクセスを行
うことが可能になる。
用意されていない入出力装置に対しても、動作が類似す
る入出力装置の制御プログラムを使用してアクセスを行
うことが可能になる。
従って、また、情報処理装置に入出力装置を追加しよ
うとするときでも、従来のように同種の装置を制御する
制御プログラムを流用することができない結果、別個に
制御プログラムを用意しなければならないということも
ない。
うとするときでも、従来のように同種の装置を制御する
制御プログラムを流用することができない結果、別個に
制御プログラムを用意しなければならないということも
ない。
以上説明したように、本発明によれば、プロセッサの
入出力アクセスにより入出力装置を制御する方式を採用
した情報処理装置において、制御プログラムが用意され
ていない入出力装置に対しても、動作が類似する入出力
装置の制御プログラムを使用してアクセスを行うことが
可能になる。
入出力アクセスにより入出力装置を制御する方式を採用
した情報処理装置において、制御プログラムが用意され
ていない入出力装置に対しても、動作が類似する入出力
装置の制御プログラムを使用してアクセスを行うことが
可能になる。
これにより、従来は使用できなかった入出力装置も使
用することが可能になる。
用することが可能になる。
第1図は本発明の基本構成を示す図、 第2図は本発明の一実施例に係る情報処理装置の構成を
示す図である。 10……プロセッサ 11……アクセス手段 20……認識手段 30……模擬手段 40……受渡し手段
示す図である。 10……プロセッサ 11……アクセス手段 20……認識手段 30……模擬手段 40……受渡し手段
Claims (1)
- 【請求項1】入出力装置に対するアクセス手段を内蔵す
るプロセッサを持つ情報処理装置において、 アドレス・バスを監視し、特定の入出力装置に対してア
クセスが行われていることを認識する認識手段と、 認識手段が前記特定の入出力装置への出力アクセスであ
ると認識したときには、アクセスが出力アクセスである
ことを示す情報とアドレス・バスとデータ・バスに出力
されている値を保持し、認識手段が前記特定の入出力装
置からの入力アクセスであると認識したときには、アク
セスが入力アクセスであることを示す情報とアドレス・
バスに出力されている値を保持するとともに入力アクセ
スの結果としてデータ・バスに出力すべき値が用意でき
るまで入力アクセスを終了させないように制御を行うデ
ータ受渡し手段と、 疑似入出力装置に接続され、認識手段によって起動され
たときは、データ受渡し手段に保持されているアクセス
の種類を調べ、アクセスの種類が出力アクセスの場合
は、データ受渡し手段に保持されているアドレス・バス
とデータ・バス上の値を取り込んでコマンドを解釈した
後、疑似入出力装置に対して同様のアクセスを行い、ア
クセスの種類が入力アクセスの場合は、データ受渡し手
段に保持されているアドレス・バス上の値を取り込んで
コマンドを解釈した後、疑似入出力装置に対して同様の
アクセスを行い、入力アクセスの結果としてデータ・バ
スに出力すべき値を用意し、これをデータ受渡し手段に
渡すことにより、データ受渡し手段で終了させないよう
にしていた入力アクセスを終了させる動作を行う模擬手
段とを備えることを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13380288A JP2638078B2 (ja) | 1988-05-31 | 1988-05-31 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13380288A JP2638078B2 (ja) | 1988-05-31 | 1988-05-31 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01303554A JPH01303554A (ja) | 1989-12-07 |
JP2638078B2 true JP2638078B2 (ja) | 1997-08-06 |
Family
ID=15113377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13380288A Expired - Fee Related JP2638078B2 (ja) | 1988-05-31 | 1988-05-31 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2638078B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19708755A1 (de) | 1997-03-04 | 1998-09-17 | Michael Tasler | Flexible Schnittstelle |
-
1988
- 1988-05-31 JP JP13380288A patent/JP2638078B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01303554A (ja) | 1989-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101189582B (zh) | 为在虚拟机环境中单步执行虚拟机提供支持 | |
CA2135505C (en) | Dma emulation for non-dma capable interface cards | |
US11307965B2 (en) | Managing and maintaining multiple debug contexts in a debug execution mode for real-time processors | |
US11294794B2 (en) | Managing and maintaining multiple debug contexts in a debug execution mode for real-time processors | |
US11216356B2 (en) | Managing and maintaining multiple debug contexts in a debug execution mode for real-time processors | |
JP2638078B2 (ja) | 情報処理装置 | |
US4987532A (en) | Electronic computer system with means for issuing a non-store request before executing state transition prosecution | |
CN100474266C (zh) | 一种用于数字信号处理器的调试***及其调试方法 | |
US5964890A (en) | System call issue method and debug system | |
US10534682B2 (en) | Method and diagnostic apparatus for performing diagnostic operations upon a target apparatus using transferred state and emulated operation of a transaction master | |
JPH06348543A (ja) | 入出力シミュレータとの接続方法 | |
JP2533489B2 (ja) | シミユレ−シヨン方式 | |
JP3328867B2 (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
KR890008681A (ko) | 프로세서 제어 장치 | |
JPH0380339A (ja) | 入出力装置模擬機能を有する情報処理装置 | |
JPH0259829A (ja) | マイクロコンピュータ | |
JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
JPH0380340A (ja) | 入出力装置模擬機能を有する情報処理装置 | |
JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
JPS6339237A (ja) | 回線トレ−ス制御方式 | |
JPH02114351A (ja) | 入出力装置模擬機能を有する情報処理装置 | |
JPH01292451A (ja) | 情報処理装置 | |
JPS61240333A (ja) | 入出力割込処理方式 | |
JPH02181849A (ja) | 入出力装置の模擬機能を有する情報処理装置 | |
JPH03156659A (ja) | ダイレクトメモリアクセスコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |