JP2719251B2 - 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 - Google Patents
主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路Info
- Publication number
- JP2719251B2 JP2719251B2 JP3179919A JP17991991A JP2719251B2 JP 2719251 B2 JP2719251 B2 JP 2719251B2 JP 3179919 A JP3179919 A JP 3179919A JP 17991991 A JP17991991 A JP 17991991A JP 2719251 B2 JP2719251 B2 JP 2719251B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input terminal
- output
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/12—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices
- H03G9/18—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices for tone control and volume expansion or compression
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/025—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers frequency-dependent volume compression or expansion, e.g. multiple-band systems
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ノイズ減衰回路に係
り、特に主信号通路とハイパスフィルター特性の補助的
な信号通路を有するノイズ減衰回路に関する。
り、特に主信号通路とハイパスフィルター特性の補助的
な信号通路を有するノイズ減衰回路に関する。
【０００２】
【従来の技術】ノイズ減衰回路は、信号伝送通路の効果
的な動的範囲を増加するために、伝送の間信号圧縮のた
めに送信機に存する圧縮回路と、信号受信の間信号伸張
のために受信機に存する伸張回路とより構成されている
ものが公知であった。このような信号圧縮と信号伸張
は、信号が記録装置に入力されて圧縮され、再生され伸
張される特徴を有する記録／再生システムにまた応用さ
れる。典型的にこのような圧縮及び伸張システムは、そ
の回路の伝達関数が信号及び／又は周波数に依存して変
換される制御可能の伝達関数を有する回路を含む。
的な動的範囲を増加するために、伝送の間信号圧縮のた
めに送信機に存する圧縮回路と、信号受信の間信号伸張
のために受信機に存する伸張回路とより構成されている
ものが公知であった。このような信号圧縮と信号伸張
は、信号が記録装置に入力されて圧縮され、再生され伸
張される特徴を有する記録／再生システムにまた応用さ
れる。典型的にこのような圧縮及び伸張システムは、そ
の回路の伝達関数が信号及び／又は周波数に依存して変
換される制御可能の伝達関数を有する回路を含む。
【０００３】従来の米国特許第４，５４７，７４１号に
従来技術として公開されたノイズ減衰回路が図１に示さ
れている。
従来技術として公開されたノイズ減衰回路が図１に示さ
れている。
【０００４】図１のシステムは大きさ制限回路１０に流
れる逆バイアス又はドレイン電流が共通接地回路のイン
ピーダンスを通じて回路の残された部分に影響を与える
という欠点があった。上記特許の図２の回路は集積回路
で構成することができるが、その集積回路製造工程上で
発生することもあり得る抵抗値の絶対値変化で精密性が
欠如する短所があった。これは、主信号通路の出力端子
と補助的な信号通路の出力電流が演算されるからであ
る。
れる逆バイアス又はドレイン電流が共通接地回路のイン
ピーダンスを通じて回路の残された部分に影響を与える
という欠点があった。上記特許の図２の回路は集積回路
で構成することができるが、その集積回路製造工程上で
発生することもあり得る抵抗値の絶対値変化で精密性が
欠如する短所があった。これは、主信号通路の出力端子
と補助的な信号通路の出力電流が演算されるからであ
る。
【０００５】
【発明が解決しようとする課題】本発明の目的は、工程
上で発生し得る抵抗値の絶対値変化により精密性が欠如
されないノイズ減衰回路を提供することである。
上で発生し得る抵抗値の絶対値変化により精密性が欠如
されないノイズ減衰回路を提供することである。
【０００６】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の主信号通路と可変的なハイパス特性の
補助的な信号通路を有するノイズ減衰回路において、入
力端子電圧を分配する電圧分配手段と、前記電圧分配手
段により分配された電圧を入力する第１入力端子と第２
入力端子、及び第１、第２出力端子を有する電圧−電流
変換手段と、前記電圧−電流分配手段の第１、第２出力
端子に連結されたＰＮ接合トランジスタ対と、前記第
１、第２出力端子に連結された可変的な電流源を具備し
た第１差動増幅手段と、前記差動増幅手段の出力信号を
前記電圧−電流変換手段の前記第２入力端子に入力する
帰還手段と、前記差動増幅手段の出力端子と前記入力端
子との間に連結されたキャパシタンス手段より構成され
た補助的な信号通路と、前記主信号通路と反転入力端子
との間に連結された第１抵抗と、前記反転入力端子に連
結された第２抵抗と、前記反転入力端子と出力端子との
間に連結された第３抵抗と、前記第２抵抗と出力端子と
の間に連結された大きさ制限手段と、非反転入力端子に
連結された接地電圧より構成された演算手段及び前記第
１差動増幅手段の出力端子と前記第２抵抗との間に連結
された電圧バッファよりなることを特徴とする。
ために、本発明の主信号通路と可変的なハイパス特性の
補助的な信号通路を有するノイズ減衰回路において、入
力端子電圧を分配する電圧分配手段と、前記電圧分配手
段により分配された電圧を入力する第１入力端子と第２
入力端子、及び第１、第２出力端子を有する電圧−電流
変換手段と、前記電圧−電流分配手段の第１、第２出力
端子に連結されたＰＮ接合トランジスタ対と、前記第
１、第２出力端子に連結された可変的な電流源を具備し
た第１差動増幅手段と、前記差動増幅手段の出力信号を
前記電圧−電流変換手段の前記第２入力端子に入力する
帰還手段と、前記差動増幅手段の出力端子と前記入力端
子との間に連結されたキャパシタンス手段より構成され
た補助的な信号通路と、前記主信号通路と反転入力端子
との間に連結された第１抵抗と、前記反転入力端子に連
結された第２抵抗と、前記反転入力端子と出力端子との
間に連結された第３抵抗と、前記第２抵抗と出力端子と
の間に連結された大きさ制限手段と、非反転入力端子に
連結された接地電圧より構成された演算手段及び前記第
１差動増幅手段の出力端子と前記第２抵抗との間に連結
された電圧バッファよりなることを特徴とする。
【０００７】
【作用】本発明の回路は、集積化時問題となる演算増幅
器の正確な演算及び主信号と補助的な信号の演算におい
て、工程上で発生し得る抵抗値の絶対値変化による精密
性の欠如を絶対変化率の相対的な比で相殺させる。
器の正確な演算及び主信号と補助的な信号の演算におい
て、工程上で発生し得る抵抗値の絶対値変化による精密
性の欠如を絶対変化率の相対的な比で相殺させる。
【０００８】また、ハイパスフィルター回路の出力が演
算増幅器で直接に連結される時演算増幅器のインピーダ
ンスがハイパスフィルター回路に悪影響を与えることを
避けるために演算増幅器とハイパスフィルターの間にバ
ッファを置く。
算増幅器で直接に連結される時演算増幅器のインピーダ
ンスがハイパスフィルター回路に悪影響を与えることを
避けるために演算増幅器とハイパスフィルターの間にバ
ッファを置く。
【０００９】
【実施例】以下、添付した図面を参照して、本発明のノ
イズ減衰回路を説明する前に従来のノイズ減衰回路を説
明すれば、以下の通りである。
イズ減衰回路を説明する前に従来のノイズ減衰回路を説
明すれば、以下の通りである。
【００１０】図１の回路は公知のノイズ減衰回路を示し
ている。基本的に圧縮回路として動作する反面、切換ス
イッチ１の作動により圧縮と伸張の間でスイッチされ得
る。補助的な信号通路２の入力は、切換スイッチ１の共
通端子ｃと入力端子３に連結された切換スイッチ１の一
つの切換端子ａに連結され、出力端子４に連結された他
の一つの切換端子ｂに連結される。演算増幅器５は信号
通路６、２からの出力を足し反転増幅器に連結される。
そうすることにより、端子ｂを通じて信号通路２に供給
された増幅器５からの出力信号が入力信号に関して極性
が反転される。切換スイッチ１が信号圧縮のために端子
ａにスイッチされる時、入力端子３と出力端子４との間
に信号圧縮伝達関数Ｃ（Ｓ）は、Ｃ（Ｓ）＝−（１＋Ｔ
（Ｓ））と表現され得る。
ている。基本的に圧縮回路として動作する反面、切換ス
イッチ１の作動により圧縮と伸張の間でスイッチされ得
る。補助的な信号通路２の入力は、切換スイッチ１の共
通端子ｃと入力端子３に連結された切換スイッチ１の一
つの切換端子ａに連結され、出力端子４に連結された他
の一つの切換端子ｂに連結される。演算増幅器５は信号
通路６、２からの出力を足し反転増幅器に連結される。
そうすることにより、端子ｂを通じて信号通路２に供給
された増幅器５からの出力信号が入力信号に関して極性
が反転される。切換スイッチ１が信号圧縮のために端子
ａにスイッチされる時、入力端子３と出力端子４との間
に信号圧縮伝達関数Ｃ（Ｓ）は、Ｃ（Ｓ）＝−（１＋Ｔ
（Ｓ））と表現され得る。
【００１１】ここでＴ（Ｓ）は、補助的な信号通路の伝
達関数を示す。主信号通路の利得と加算増幅器、演算増
幅器５の利得はそれぞれ１と−１になるように選択され
る。スイッチ１が端子ｂ、ｃに連結される時、補助的な
信号通路２が陰帰還信号通路を提供し、入力端子３と出
力端子４との間に信号伸張伝達関数Ｅ（Ｓ）は、Ｅ
（Ｓ）＝１／（１＋Ｔ（Ｓ））と表現され得る。
達関数を示す。主信号通路の利得と加算増幅器、演算増
幅器５の利得はそれぞれ１と−１になるように選択され
る。スイッチ１が端子ｂ、ｃに連結される時、補助的な
信号通路２が陰帰還信号通路を提供し、入力端子３と出
力端子４との間に信号伸張伝達関数Ｅ（Ｓ）は、Ｅ
（Ｓ）＝１／（１＋Ｔ（Ｓ））と表現され得る。
【００１２】このような方法で、信号伸張は信号圧縮の
上述の動作と補助的に行われる。
上述の動作と補助的に行われる。
【００１３】可変的な遮断周波数を有するハイパスフィ
ルターはキャパシタ７と電流−制御又は電圧−制御可変
抵抗回路８により形成される。ハイパスフィルターの出
力は、制御回路９と演算増幅器１１より形成された増幅
回路を通じて大きさ制限回路１０に供給される。遮断周
波数制御回路９は、高周波数信号をウェートするウェー
ティング回路１２と反波又は電波整流器及び時定数回路
を含むレベルセンサ１３により提供される。制御回路９
からの出力信号は、可変抵抗回路８の抵抗値を制御す
る。大きさ制限回路１０は、選択された独特な要素に適
切な制限レベルを有するダイオード等のような反対に並
列連結されたＰＮ接合対により形成される。
ルターはキャパシタ７と電流−制御又は電圧−制御可変
抵抗回路８により形成される。ハイパスフィルターの出
力は、制御回路９と演算増幅器１１より形成された増幅
回路を通じて大きさ制限回路１０に供給される。遮断周
波数制御回路９は、高周波数信号をウェートするウェー
ティング回路１２と反波又は電波整流器及び時定数回路
を含むレベルセンサ１３により提供される。制御回路９
からの出力信号は、可変抵抗回路８の抵抗値を制御す
る。大きさ制限回路１０は、選択された独特な要素に適
切な制限レベルを有するダイオード等のような反対に並
列連結されたＰＮ接合対により形成される。
【００１４】例えば、シリコンＰＮ接合は制限レベルで
およそ１．２Ｖｐ−ｐのスレショルド値を有する。なぜ
ならば、この値は日常的な設計信号レベルと比較して大
きいからである。従来の実施例は、大きさ制限回路１０
の前に演算増幅器１１のような増幅器を提供した。そう
することにより、ハイパスフィルターの出力レベルが上
がる。それで制限回路レベルが信号レベルに比較して最
適のレベルにあるであろう。このような信号レベル関係
のため、演算増幅器１１はハイパスフィルターのために
バッファ増幅器としてのみならず、前記制限回路レベル
を設定するための基本的な回路要素である。演算増幅器
１１により増幅された補助的な信号通路２の出力信号は
それが主信号に足される前に小さい要素によりかけられ
るべきである。これは、対応する複雑回路設計を有する
信号レベルを上げたり下げたりする色々の動作により信
号の正確性が低くなる。また、大きさ制限回路１０に流
れる逆バイアス又はドレイン電流が共通設置回路のイン
ピーダンスを通じて回路の残された部分に影響を与える
という欠陥がある。この回路のエンコード時の主信号と
補助的な信号の演算結果は、 ＶO （Ｓ）＝Ｖｉ×Ｒ1 ／Ｒ3 ＋Ｔ（Ｓ）×Ａｖ×Ｒ1 ／Ｒ2 で抵抗値Ｒ3 、Ｒ2 の影響は相殺になり抵抗値による影
響は無視できる。しかし、対応する複雑な回路設計を有
する信号レベルを上げたり下げたりする色々の動作によ
り信号の正確性が低くなり、大きさ制限回路１０に流れ
る逆バイアス又はドレイン電流が共通接地回路のインピ
ーダンスを通じて回路の残された部分に影響を与える欠
点があった。
およそ１．２Ｖｐ−ｐのスレショルド値を有する。なぜ
ならば、この値は日常的な設計信号レベルと比較して大
きいからである。従来の実施例は、大きさ制限回路１０
の前に演算増幅器１１のような増幅器を提供した。そう
することにより、ハイパスフィルターの出力レベルが上
がる。それで制限回路レベルが信号レベルに比較して最
適のレベルにあるであろう。このような信号レベル関係
のため、演算増幅器１１はハイパスフィルターのために
バッファ増幅器としてのみならず、前記制限回路レベル
を設定するための基本的な回路要素である。演算増幅器
１１により増幅された補助的な信号通路２の出力信号は
それが主信号に足される前に小さい要素によりかけられ
るべきである。これは、対応する複雑回路設計を有する
信号レベルを上げたり下げたりする色々の動作により信
号の正確性が低くなる。また、大きさ制限回路１０に流
れる逆バイアス又はドレイン電流が共通設置回路のイン
ピーダンスを通じて回路の残された部分に影響を与える
という欠陥がある。この回路のエンコード時の主信号と
補助的な信号の演算結果は、 ＶO （Ｓ）＝Ｖｉ×Ｒ1 ／Ｒ3 ＋Ｔ（Ｓ）×Ａｖ×Ｒ1 ／Ｒ2 で抵抗値Ｒ3 、Ｒ2 の影響は相殺になり抵抗値による影
響は無視できる。しかし、対応する複雑な回路設計を有
する信号レベルを上げたり下げたりする色々の動作によ
り信号の正確性が低くなり、大きさ制限回路１０に流れ
る逆バイアス又はドレイン電流が共通接地回路のインピ
ーダンスを通じて回路の残された部分に影響を与える欠
点があった。
【００１５】前述した問題を解決するための回路が図２
に示されている。
に示されている。
【００１６】図２において、圧縮と伸張との間のスイッ
チングは、演算増幅器１４と圧縮能力を提供する主回路
部分との間に連結を変化させることよりなる。切換スイ
ッチ１５が端子ａ、ｃに連結される時、演算増幅器１４
は単位利得増幅器又は電圧フローとして動作する。それ
で入力端子１６に入る入力信号が主圧縮回路の入力端子
１７に演算増幅器１４により訂正されない形態で供給さ
れる。そして、圧縮された出力信号が出力端子１８に発
生される。
チングは、演算増幅器１４と圧縮能力を提供する主回路
部分との間に連結を変化させることよりなる。切換スイ
ッチ１５が端子ａ、ｃに連結される時、演算増幅器１４
は単位利得増幅器又は電圧フローとして動作する。それ
で入力端子１６に入る入力信号が主圧縮回路の入力端子
１７に演算増幅器１４により訂正されない形態で供給さ
れる。そして、圧縮された出力信号が出力端子１８に発
生される。
【００１７】スイッチ１５が端子ｂ、ｃに連結される
時、圧縮回路は演算増幅器１４に入力として連結され
る。そして、入力端子１６と出力端子１８との間の回路
部分は、前述した信号圧縮と反対の信号伸張を行う。
時、圧縮回路は演算増幅器１４に入力として連結され
る。そして、入力端子１６と出力端子１８との間の回路
部分は、前述した信号圧縮と反対の信号伸張を行う。
【００１８】ハイパスフィルター回路に関して、電圧−
電流変換回路１９、ＰＮ接合対２０及び第１共通エミッ
タトランジスタ対２１により形成された等価抵抗ｒは、
グラウンドに直接連結されないがキャパシタ２２を通じ
てグラウンドに連結されフローティングする。キャパシ
タ２２の他端は、電圧−電流変換回路１９の一つの差動
入力２３に連結され、電圧−電流変換回路１９の他の差
動入力２４は主信号通路２５に連結されている。そし
て、第１共通エミッタトランジスタ対２１の出力は、ま
た、帰還回路構造で差動入力端子２３に連結される。補
助的な信号通路２６は、入力端子１７と出力端子１８の
間に互いに並列で連結された可変的な遮断周波数特性を
有するハイパスフィルター特性を有する。主信号通路２
５と補助信号通路２６からの出力は、演算増幅器２７に
より足される。そして、足された信号は、出力端子１８
に供給される。図示しないが、補助信号通路２６にハイ
パスフィルターの遮断周波数を変化するための制御回路
は、典型的に構成され配列される。それで、補助的な信
号通路出力がサンプルされ、サンプルされた出力の信号
レベルが検出され、補助的な信号通路のフィルター回路
部分の抵抗成分の値が検出された出力レベルに依存して
変化される。
電流変換回路１９、ＰＮ接合対２０及び第１共通エミッ
タトランジスタ対２１により形成された等価抵抗ｒは、
グラウンドに直接連結されないがキャパシタ２２を通じ
てグラウンドに連結されフローティングする。キャパシ
タ２２の他端は、電圧−電流変換回路１９の一つの差動
入力２３に連結され、電圧−電流変換回路１９の他の差
動入力２４は主信号通路２５に連結されている。そし
て、第１共通エミッタトランジスタ対２１の出力は、ま
た、帰還回路構造で差動入力端子２３に連結される。補
助的な信号通路２６は、入力端子１７と出力端子１８の
間に互いに並列で連結された可変的な遮断周波数特性を
有するハイパスフィルター特性を有する。主信号通路２
５と補助信号通路２６からの出力は、演算増幅器２７に
より足される。そして、足された信号は、出力端子１８
に供給される。図示しないが、補助信号通路２６にハイ
パスフィルターの遮断周波数を変化するための制御回路
は、典型的に構成され配列される。それで、補助的な信
号通路出力がサンプルされ、サンプルされた出力の信号
レベルが検出され、補助的な信号通路のフィルター回路
部分の抵抗成分の値が検出された出力レベルに依存して
変化される。
【００１９】電圧−電流変換回路１９の差動出力端子２
８、２９は、ダイオードで連結された二つのトランジス
タより形成されカソードに共通接続を有するＰＮ接合対
２０の端にそれぞれ連結されている。
８、２９は、ダイオードで連結された二つのトランジス
タより形成されカソードに共通接続を有するＰＮ接合対
２０の端にそれぞれ連結されている。
【００２０】また、電圧−電流変換回路１９の端子２
８、２９は、共通エミッタ構造より連結された第１共通
エミッタトランジスタ対２１のベース電力に連結され、
電流インバータ又は電流ミラー３０は、第１共通エミッ
タトランジスタ対２１のコレクタ電極の間に連結されて
いる。そして、そこからの出力電流は、電圧−電流変換
回路１９の差動入力端子２３に帰還される。電流減３１
は、第１共通エミッタトランジスタ対２１の共通エミッ
タ電極に連結されている。また、電流源３１に流れる電
流は、制御入力端子３２を通じて前述した遮断周波数制
御回路（図示しない）の出力により制御される。
８、２９は、共通エミッタ構造より連結された第１共通
エミッタトランジスタ対２１のベース電力に連結され、
電流インバータ又は電流ミラー３０は、第１共通エミッ
タトランジスタ対２１のコレクタ電極の間に連結されて
いる。そして、そこからの出力電流は、電圧−電流変換
回路１９の差動入力端子２３に帰還される。電流減３１
は、第１共通エミッタトランジスタ対２１の共通エミッ
タ電極に連結されている。また、電流源３１に流れる電
流は、制御入力端子３２を通じて前述した遮断周波数制
御回路（図示しない）の出力により制御される。
【００２１】第２共通エミッタトランジスタ対３３と共
通エミッタトランジスタ対３４のベース電極は、それぞ
れ電圧−電流変換回路１９の出力端子２８、２９に連結
され、大きさ制限回路３５にハイパスフィルター出力を
提供する。電流ミラー回路３６、３７は、第２及び第３
共通エミッタトランジスタ対３３、３４の各コレクタ端
子の間に負荷として連結される。そして、第２及び第３
電流源３８、３９は各共通エミッタトランジスタ対３
３、３４の共通エミッタ接続点にそれぞれ連結される。
通エミッタトランジスタ対３４のベース電極は、それぞ
れ電圧−電流変換回路１９の出力端子２８、２９に連結
され、大きさ制限回路３５にハイパスフィルター出力を
提供する。電流ミラー回路３６、３７は、第２及び第３
共通エミッタトランジスタ対３３、３４の各コレクタ端
子の間に負荷として連結される。そして、第２及び第３
電流源３８、３９は各共通エミッタトランジスタ対３
３、３４の共通エミッタ接続点にそれぞれ連結される。
【００２２】第２共通エミッタトランジスタ対３３のコ
レクタ回路からの出力電極は、大きさ制限回路３５に入
る補助的な信号通路出力である。そして、信号通路の和
手段として動作する演算増幅器２７の反転入力端子に入
る。このような補助信号通路出力は、主信号通路出力と
共に演算増幅器２７で足される。第３共通エミッタトラ
ンジスタ対３４の出力は、前述した制御回路（図示しな
い）を通じて入力端子３２を制御するために供給される
端子４０に出力される。端子４１、４２は、それぞれ供
給電圧Ｖccと接地電圧Ｖssを示す。
レクタ回路からの出力電極は、大きさ制限回路３５に入
る補助的な信号通路出力である。そして、信号通路の和
手段として動作する演算増幅器２７の反転入力端子に入
る。このような補助信号通路出力は、主信号通路出力と
共に演算増幅器２７で足される。第３共通エミッタトラ
ンジスタ対３４の出力は、前述した制御回路（図示しな
い）を通じて入力端子３２を制御するために供給される
端子４０に出力される。端子４１、４２は、それぞれ供
給電圧Ｖccと接地電圧Ｖssを示す。
【００２３】図２の回路において、補助的な信号通路の
伝達関数は、 Ｔ（Ｓ）＝ｂｓ／（ｓ＋ａ） に一般化され、これに対する出力は電流と規定し得る
が、これに対する主信号と補助的な信号の演算結果は次
のように現れる。
伝達関数は、 Ｔ（Ｓ）＝ｂｓ／（ｓ＋ａ） に一般化され、これに対する出力は電流と規定し得る
が、これに対する主信号と補助的な信号の演算結果は次
のように現れる。
【００２４】 Ｖ0 （Ｓ）＝Ｖｉ＋（Ｖｉ＋Ｔ（Ｓ））×ｇｍ×Ｒ1 ×Ｖｉ ＝Ｖｉ×（１＋Ｔ（Ｓ）×ｇｍ×Ｒ1 ） ここで、ｇｍは主信号の入力から補助的な信号出力電流
の比である相互コンダクタンスである。即ち、抵抗Ｒ1
の関数と表現されるので、抵抗Ｒ1 に対する工程変化が
直ちに出力変化に現れる。したがって、信号の正確性が
落ちる問題が生じる。
の比である相互コンダクタンスである。即ち、抵抗Ｒ1
の関数と表現されるので、抵抗Ｒ1 に対する工程変化が
直ちに出力変化に現れる。したがって、信号の正確性が
落ちる問題が生じる。
【００２５】図３の回路は、図１と図２の回路で生じた
問題を解決するための本発明のノイズ減衰回路を示す。
問題を解決するための本発明のノイズ減衰回路を示す。
【００２６】図３において、入力端子１７は抵抗Ｒ3 の
一端と連結され、演算増幅器２７の反転端子は抵抗Ｒ3
の他端と連結され主信号通路を構成している。
一端と連結され、演算増幅器２７の反転端子は抵抗Ｒ3
の他端と連結され主信号通路を構成している。
【００２７】入力端子１７は、電圧分配手段４４の入力
に連結され、電圧分配手段４４の出力端子は電圧−電流
変換回路１９の入力端子２３に連結され、電圧−電流変
換回路１９の入力端子２４はキャパシタ２２の一端と連
結され、また、電流ミラー３０、共通エミッタトランジ
スタ対２１、制御信号３２により制御される可変的な定
電電流源３１を有する差動増幅器の出力端子に連結され
構成されている。それで差動増幅器の出力端の電圧が電
圧−電流変換回路１９の入力端子２４に帰還される。キ
ャパシタ２２はハイパスフィルターを構成するために連
結した。電圧−電流変換回路１９の出力端子２８、２９
は、ＰＮ接合トランジスタ対２０のカソードに共通接続
され、その共通点と接地電圧４２との間にＰＮ接合トラ
ンジスタが連結されている。そして、差動増幅器の出力
端子は電圧バッファ４３の非反転入力端子に連結され、
その出力端子は抵抗Ｒ2 の一端に連結される。他端は演
算増幅器２７の反転入力端子と抵抗Ｒ2 の大きさ制限回
路３５の一端に連結されている。また、演算増幅器２７
の反転入力端子は抵抗Ｒ1 の一端と連結され、非反転入
力端子は接地電圧に連結されている。演算増幅器２７の
出力端子と抵抗Ｒ1 の他端と大きさ制限回路３５の他端
は、共通接続され出力端子１８に連結され構成されてい
る。演算増幅器２７は主信号通路と補助的な信号通路の
出力電圧を加算する。
に連結され、電圧分配手段４４の出力端子は電圧−電流
変換回路１９の入力端子２３に連結され、電圧−電流変
換回路１９の入力端子２４はキャパシタ２２の一端と連
結され、また、電流ミラー３０、共通エミッタトランジ
スタ対２１、制御信号３２により制御される可変的な定
電電流源３１を有する差動増幅器の出力端子に連結され
構成されている。それで差動増幅器の出力端の電圧が電
圧−電流変換回路１９の入力端子２４に帰還される。キ
ャパシタ２２はハイパスフィルターを構成するために連
結した。電圧−電流変換回路１９の出力端子２８、２９
は、ＰＮ接合トランジスタ対２０のカソードに共通接続
され、その共通点と接地電圧４２との間にＰＮ接合トラ
ンジスタが連結されている。そして、差動増幅器の出力
端子は電圧バッファ４３の非反転入力端子に連結され、
その出力端子は抵抗Ｒ2 の一端に連結される。他端は演
算増幅器２７の反転入力端子と抵抗Ｒ2 の大きさ制限回
路３５の一端に連結されている。また、演算増幅器２７
の反転入力端子は抵抗Ｒ1 の一端と連結され、非反転入
力端子は接地電圧に連結されている。演算増幅器２７の
出力端子と抵抗Ｒ1 の他端と大きさ制限回路３５の他端
は、共通接続され出力端子１８に連結され構成されてい
る。演算増幅器２７は主信号通路と補助的な信号通路の
出力電圧を加算する。
【００２８】図３の回路の入・出力特性をわかるため
に、その伝達関数を求めてみれば次の通りである。
に、その伝達関数を求めてみれば次の通りである。
【００２９】図４Ａ及び図４Ｂは図３の公知の電圧−電
流変換回路の実施例を示すためのものである。
流変換回路の実施例を示すためのものである。
【００３０】図５Ａ及は図３の電圧バッファ回路を示す
ものである。入力電圧Ｖｓ’はハイパスフィルターの出
力信号を示し、出力電圧Ｖｓはバッファされた出力信号
を示すものである。
ものである。入力電圧Ｖｓ’はハイパスフィルターの出
力信号を示し、出力電圧Ｖｓはバッファされた出力信号
を示すものである。
【００３１】図５Ｂは差動増幅器を用いた電圧バッファ
を示すものである。差動増幅器は電流ミラー、共通エミ
ッタトランジスタ対、定電流源よりなる共通エミッタト
ランジスタ対の一つのベース電極に入力電圧Ｖｓ’を印
加し、ＮＰＮトランジスタのベース電極が共通エミッタ
トランジスタ対の他の一つのコレクタ電極に連結され、
コレクタ電極が電源電圧４１に連結され、エミッタ電極
が共通エミッタトランジスタ対の他の一つのベース電極
に連結され、バッファされた出力信号Ｖｓを出力する。
を示すものである。差動増幅器は電流ミラー、共通エミ
ッタトランジスタ対、定電流源よりなる共通エミッタト
ランジスタ対の一つのベース電極に入力電圧Ｖｓ’を印
加し、ＮＰＮトランジスタのベース電極が共通エミッタ
トランジスタ対の他の一つのコレクタ電極に連結され、
コレクタ電極が電源電圧４１に連結され、エミッタ電極
が共通エミッタトランジスタ対の他の一つのベース電極
に連結され、バッファされた出力信号Ｖｓを出力する。
【００３２】図５Ｃは電圧−電流変換回路を用いた電圧
バッファ回路を示したものである。図３の回路構成の一
部である電圧−電流変換回路１９、ＰＮ接合トランジス
タ対２０、電流ミラー３０、共通エミッタトランジスタ
対２１、定電流源３１よりなる構成と同一である。入力
電圧Ｖｓ’は電圧−電流変換回路の入力端子２３に連結
され、出力電圧Ｖｓは差動増幅器の出力端子から出力さ
れる。
バッファ回路を示したものである。図３の回路構成の一
部である電圧−電流変換回路１９、ＰＮ接合トランジス
タ対２０、電流ミラー３０、共通エミッタトランジスタ
対２１、定電流源３１よりなる構成と同一である。入力
電圧Ｖｓ’は電圧−電流変換回路の入力端子２３に連結
され、出力電圧Ｖｓは差動増幅器の出力端子から出力さ
れる。
【００３３】図６は図５Ｃの電圧バッファに差動増幅器
をさらに連結して電流出力信号ｉｓを出力できる。電流
出力信号ｉｓはレベルウェーティング回路の入力信号で
使用し得る。
をさらに連結して電流出力信号ｉｓを出力できる。電流
出力信号ｉｓはレベルウェーティング回路の入力信号で
使用し得る。
【００３４】入力信号Ｖinが電圧分配手段４４に入力さ
れれば、電圧分配手段４４により電圧分配され電圧−電
流変換回路１９の入力端子２３に分配された電圧ＸＶｉ
が現れる。差動増幅器の出力端子の電圧Ｖｓ’は電圧−
電流変換回路１９の入力端子２４に帰還される。キャパ
シタ２２を通じて流れる電流（Ｉ1 ＝ＳＣ（Ｖｓ’）−
Ｖｉ）と示される。電圧−電流変換回路１９の出力端子
２８、２９の間には電圧（ＸＶｉ＋Ｖｓ’）の電圧が現
れる。
れれば、電圧分配手段４４により電圧分配され電圧−電
流変換回路１９の入力端子２３に分配された電圧ＸＶｉ
が現れる。差動増幅器の出力端子の電圧Ｖｓ’は電圧−
電流変換回路１９の入力端子２４に帰還される。キャパ
シタ２２を通じて流れる電流（Ｉ1 ＝ＳＣ（Ｖｓ’）−
Ｖｉ）と示される。電圧−電流変換回路１９の出力端子
２８、２９の間には電圧（ＸＶｉ＋Ｖｓ’）の電圧が現
れる。
【００３５】ハイパスフィルター回路の伝達関数は、 Ｔ1 （Ｓ）＝Ｖｓ’／Ｖｉ＝（１＋ＳＣ／ｇｍＸ）／（１＋ＳＣ／ｇｍ） と示される。ここでｇｍは、電圧−電流変換回路と共通
エミッタトランジスタ対の相互コンダクタンスを示す。
それで、電圧バッファ４３の出力電圧Ｖｓは電圧（Ｖｉ
Ｔ（Ｓ））と示すことができる。
エミッタトランジスタ対の相互コンダクタンスを示す。
それで、電圧バッファ４３の出力電圧Ｖｓは電圧（Ｖｉ
Ｔ（Ｓ））と示すことができる。
【００３６】したがって、演算増幅器２７の出力電圧Ｖ
0 は、 Ｖ0 ＝（Ｒ1 ／Ｒ3 ）Ｖｉ＋Ｋ×Ｔ（Ｓ）×Ｖｉ×Ｒ1 ／Ｒ2 と示される。
0 は、 Ｖ0 ＝（Ｒ1 ／Ｒ3 ）Ｖｉ＋Ｋ×Ｔ（Ｓ）×Ｖｉ×Ｒ1 ／Ｒ2 と示される。
【００３７】ここでＫは補助利得常数である。上記式か
ら、工程で変わる抵抗成分の変化分は、抵抗Ｒ3 と抵抗
Ｒ2 の変化分が抵抗Ｒ1 においても同一に現れるので、
その変化分は相殺され精密性に対する問題が解決でき
る。
ら、工程で変わる抵抗成分の変化分は、抵抗Ｒ3 と抵抗
Ｒ2 の変化分が抵抗Ｒ1 においても同一に現れるので、
その変化分は相殺され精密性に対する問題が解決でき
る。
【００３８】また、本発明のノイズ減衰回路の伝達関数
は、 Ｔ2(Ｓ)＝ＶO/Ｖi＝Ｒ1/Ｒ3＋Ｋ×Ｒ1/Ｒ2×(1＋ＳＣ/ｇｍＸ)/(1＋ＳＣ／ｇｍ) と表現される。したがって、一般のノイズ減衰回路の特
性である一つの極点と一つの零点を有する。
は、 Ｔ2(Ｓ)＝ＶO/Ｖi＝Ｒ1/Ｒ3＋Ｋ×Ｒ1/Ｒ2×(1＋ＳＣ/ｇｍＸ)/(1＋ＳＣ／ｇｍ) と表現される。したがって、一般のノイズ減衰回路の特
性である一つの極点と一つの零点を有する。
【００３９】
【発明の効果】以上述べたように、本発明の回路は集積
時に問題となる演算増幅器の正確な演算及び主信号と補
助的な信号の演算において工程上で生じ得る抵抗値の絶
対値変化による精密性欠如を絶対変化率の相対的な比で
相殺させることにより、ノイズ減衰回路の動作が改善で
きる。
時に問題となる演算増幅器の正確な演算及び主信号と補
助的な信号の演算において工程上で生じ得る抵抗値の絶
対値変化による精密性欠如を絶対変化率の相対的な比で
相殺させることにより、ノイズ減衰回路の動作が改善で
きる。
【００４０】また、ハイパスフィルター回路の出力が演
算増幅器で直接連結される時、演算増幅器のインピーダ
ンスがハイパスフィルター回路に悪影響を与えることを
避けるために、演算増幅器とハイパスフィルターとの間
にバッファを置いてノイズ減衰回路の特性を改善させ得
る。
算増幅器で直接連結される時、演算増幅器のインピーダ
ンスがハイパスフィルター回路に悪影響を与えることを
避けるために、演算増幅器とハイパスフィルターとの間
にバッファを置いてノイズ減衰回路の特性を改善させ得
る。
【図１】 公知のノイズ減衰回路を示す。
【図２】 従来のノイズ減衰回路の一実施例を示す。
【図３】 本発明のノイズ減衰回路の一実施例を示す。
【図４】 一般の電圧−電流変換回路を示す。
【図５】 Ａは演算増幅器を用いた電圧バッファを示
す。Ｂは差動増幅器を用いた電圧バッファを示す。Ｃは
差動増幅器電流増幅器が追加された形態のバッファを示
す。
す。Ｂは差動増幅器を用いた電圧バッファを示す。Ｃは
差動増幅器電流増幅器が追加された形態のバッファを示
す。
【図６】 図５Ｃの電圧バッファに差動増幅器をさらに
連結したことを示す。 １ 切換スイッチ、２ 補助的な信号通路、３ 入力端
子、４ 出力端子、５演算増幅器、６ 信号通路、７
キャパシタ、８ 可変抵抗回路、９ 遮断周波数制御回
路、１０ 大きさ制限回路、１１ 演算増幅器、１２
ウェーティング回路、１３ レベルセンサ、１４ 演算
増幅器、１５ 切換スイッチ、１６，１７入力端子、１
８出力端子、１９ 電圧−電流変換回路、２０ ＰＮ接
合対、２１トランジスタ対、２２ キャパシタ、２３，
２４ 差動入力、２５ 主信号通路、２６ 補助的な信
号通路、２７ 演算増幅器、２８，２９ 差動出力端
子、３０ 電流ミラー、３１ 電流源、３２ 制御出力
端子、３３ 第２共通エミッタトランジスタ対、３４
第３エミッタトランジスタ対、３５ 大きさ制限回路、
３６，３７ 電流ミラー回路、３８，３９ 第３電流
源、４０〜４２ 端子、４３ 電圧バッファ、４４ 電
圧分配手段
連結したことを示す。 １ 切換スイッチ、２ 補助的な信号通路、３ 入力端
子、４ 出力端子、５演算増幅器、６ 信号通路、７
キャパシタ、８ 可変抵抗回路、９ 遮断周波数制御回
路、１０ 大きさ制限回路、１１ 演算増幅器、１２
ウェーティング回路、１３ レベルセンサ、１４ 演算
増幅器、１５ 切換スイッチ、１６，１７入力端子、１
８出力端子、１９ 電圧−電流変換回路、２０ ＰＮ接
合対、２１トランジスタ対、２２ キャパシタ、２３，
２４ 差動入力、２５ 主信号通路、２６ 補助的な信
号通路、２７ 演算増幅器、２８，２９ 差動出力端
子、３０ 電流ミラー、３１ 電流源、３２ 制御出力
端子、３３ 第２共通エミッタトランジスタ対、３４
第３エミッタトランジスタ対、３５ 大きさ制限回路、
３６，３７ 電流ミラー回路、３８，３９ 第３電流
源、４０〜４２ 端子、４３ 電圧バッファ、４４ 電
圧分配手段
Claims (4)
- 【請求項１】 主信号通路と可変的なハイパス特性の補
助的な信号通路を有するノイズ減衰回路において、 入力端子電圧を分配する電圧分配手段と、 前記電圧分配手段により分配された電圧を入力する第１
入力端子と第２入力端子、及び第１、第２出力端子を有
する電圧−電流変換手段と、 前記電圧−電流分配手段の第１、第２出力端子に連結さ
れたＰＮ接合トランジスタ対と、 前記第１、第２出力端子に連結された可変的な電流源を
具備した第１差動増幅手段と、 前記差動増幅手段の出力信号を前記電圧−電流変換手段
の前記第２入力端子に入力する帰還手段と、 前記差動増幅手段の出力端子と前記入力端子との間に連
結されたキャパシタンス手段より構成された補助的な信
号通路と、 前記主信号通路と反転入力端子との間に連結された第１
抵抗と、 前記反転入力端子に連結された第２抵抗と、 前記反転入力端子と出力端子との間に連結された第３抵
抗と、 前記第２抵抗と出力端子との間に連結された大きさ制限
手段と、 非反転入力端子に連結された接地電圧より構成された演
算手段及び前記第１差動増幅手段の出力端子と前記第２
抵抗との間に連結された電圧バッファよりなることを特
徴とするノイズ減衰回路。 - 【請求項２】 前記電圧バッファは第１差動入力端子を
入力端子とし、第２差動入力端子を出力端子とする第２
差動増幅手段と、前記第２差動増幅手段の出力端子に連
結されたベース電極と電源電圧に連結されたコレクタ電
極と第１差動入力端子に連結されたエミッタ電極を有す
るＮＰＮトランジスタより構成されることを特徴とする
請求項１記載のノイズ減衰回路。 - 【請求項３】 前記電圧バッファは第１入力端子を入力
端子とし、第２入力端子、第１、第２出力端子を有する
電圧−電流変換手段と、前記第１、第２出力端子に連結
されたＰＮ接合トランジスタ対と、前記第１、第２出力
端子に連結された第２差動増幅手段と、前記第２差動増
幅手段の出力端子を出力端子とし、前記電圧−電流変換
手段の第２入力端子に連結して構成することを特徴とす
る請求項１記載のノイズ減衰回路。 - 【請求項４】 前記電圧バッファは第１入力端子を入力
端子とし、第２入力端子、第１、第２出力端子を有する
電圧−電流変換手段と、前記第１、第２出力端子に連結
されたＰＮ接合トランジスタ対と、前記第１、第２出力
端子に連結された第２差動増幅手段と、前記第１、第２
出力端子に連結された第３差動増幅手段と、前記差動増
幅手段の出力端子を第１出力端子とし、前記第３差動増
幅手段の出力端子は第２出力端子とすることを特徴とす
る請求項１記載のノイズ減衰回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009841A KR940000262B1 (ko) | 1991-06-14 | 1991-06-14 | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 |
| KR1991-009841 | 1991-06-14 | ||
| KR1991-9841 | 1991-06-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369113A JPH04369113A (ja) | 1992-12-21 |
| JP2719251B2 true JP2719251B2 (ja) | 1998-02-25 |
Family
ID=19315793
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179925A Expired - Fee Related JP2624584B2 (ja) | 1991-06-14 | 1991-07-19 | ノイズ減衰回路に使われるアクティブ高域加重値回路 |
| JP3179919A Expired - Fee Related JP2719251B2 (ja) | 1991-06-14 | 1991-07-19 | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179925A Expired - Fee Related JP2624584B2 (ja) | 1991-06-14 | 1991-07-19 | ノイズ減衰回路に使われるアクティブ高域加重値回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5159284A (ja) |
| JP (2) | JP2624584B2 (ja) |
| KR (1) | KR940000262B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950002066B1 (ko) * | 1992-12-23 | 1995-03-10 | 삼성전자주식회사 | 신호 잡음 감쇄장치 |
| JP3367717B2 (ja) * | 1993-08-03 | 2003-01-20 | 株式会社リケン | 直流モータ制御回路及び直流モータ |
| JP2009239505A (ja) * | 2008-03-26 | 2009-10-15 | Roland Corp | オーディオ用増幅装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58209234A (ja) * | 1982-05-29 | 1983-12-06 | Sony Corp | ノイズリダクシヨン回路 |
| JPH0760981B2 (ja) * | 1984-12-28 | 1995-06-28 | ロ−ム株式会社 | 電圧−電流変換回路 |
| JPS62173808A (ja) * | 1986-01-27 | 1987-07-30 | Sony Corp | バツフアアンプ |
| JPH0720040B2 (ja) * | 1986-11-21 | 1995-03-06 | ソニー株式会社 | 電圧−電流変換回路 |
-
1991
- 1991-06-14 KR KR1019910009841A patent/KR940000262B1/ko not_active IP Right Cessation
- 1991-07-19 JP JP3179925A patent/JP2624584B2/ja not_active Expired - Fee Related
- 1991-07-19 JP JP3179919A patent/JP2719251B2/ja not_active Expired - Fee Related
- 1991-12-20 US US07/811,238 patent/US5159284A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5159284A (en) | 1992-10-27 |
| JPH04369113A (ja) | 1992-12-21 |
| KR930001565A (ko) | 1993-01-16 |
| JPH04369916A (ja) | 1992-12-22 |
| KR940000262B1 (ko) | 1994-01-12 |
| JP2624584B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259321B1 (en) | CMOS variable gain amplifier and control method therefor | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| JPH06326536A (ja) | 低サプライ電圧システム用可変ゲイン増幅器 | |
| KR20010020410A (ko) | 선형성 및 대역폭이 개선된 가변 이득 증폭기 | |
| EP0938188A2 (en) | Variable gain amplifier circuit | |
| US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
| KR930002040B1 (ko) | 증폭기 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| EP0828344A2 (en) | Integrated circuit and method for generating a transimpedance function | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPS631768B2 (ja) | ||
| US4013972A (en) | Amplifier with gain control means | |
| KR930011682B1 (ko) | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 | |
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 | |
| JPH0225286B2 (ja) | ||
| JPH0586686B2 (ja) | ||
| US5402086A (en) | Signal noise reduction system | |
| JPH051649B2 (ja) | ||
| JPH0339933Y2 (ja) | ||
| JP3025718B2 (ja) | ラグリードフィルタ | |
| JPH0346407A (ja) | 可変利得増幅器 | |
| JPH021949Y2 (ja) | ||
| JPH0451787B2 (ja) | ||
| JPS6034289B2 (ja) | 利得制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |