JPS6252489B2 - - Google Patents
Info
- Publication number
- JPS6252489B2 JPS6252489B2 JP57163865A JP16386582A JPS6252489B2 JP S6252489 B2 JPS6252489 B2 JP S6252489B2 JP 57163865 A JP57163865 A JP 57163865A JP 16386582 A JP16386582 A JP 16386582A JP S6252489 B2 JPS6252489 B2 JP S6252489B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- amplifier
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、増幅回路に関し、特に出力回路を含
み、かつ電源電圧が2V程度においても、正常に
動作する増幅回路に関する。
み、かつ電源電圧が2V程度においても、正常に
動作する増幅回路に関する。
従来、電源電圧が2V程度においても、正常に
動作する増幅回路は、数多く存在する。しかしな
がら、増幅回路の条件として、 (1) 出力回路を含んでいる事 (2) モノリシツクIC何きの回路である事 (3) 入力結合コンデンサを省略できる回路構成で
ある事 等を満足し、なおかつ、電源電圧が2V程度にお
いても、正常に動作する増幅回路を得ようとする
場合には、回路設計上非常な困難があつた。
動作する増幅回路は、数多く存在する。しかしな
がら、増幅回路の条件として、 (1) 出力回路を含んでいる事 (2) モノリシツクIC何きの回路である事 (3) 入力結合コンデンサを省略できる回路構成で
ある事 等を満足し、なおかつ、電源電圧が2V程度にお
いても、正常に動作する増幅回路を得ようとする
場合には、回路設計上非常な困難があつた。
以下、図面を用いて従来の増幅回路について説
明する。図面において、1,15はコンデンサ、
2は半固定抵抗器、3は入力端子、4,9は第1
および第2のトランジスタ、5,8,10,11
は第1〜第4の抵抗、6はダイオード、7は第5
の抵抗、12は増幅器、13は電源入力端子、1
4は出力端子、16は負荷を示す。
明する。図面において、1,15はコンデンサ、
2は半固定抵抗器、3は入力端子、4,9は第1
および第2のトランジスタ、5,8,10,11
は第1〜第4の抵抗、6はダイオード、7は第5
の抵抗、12は増幅器、13は電源入力端子、1
4は出力端子、16は負荷を示す。
コンデンサ1および半固定抵抗器2を通つて、
入力端子3に印加される入力オーデイオ信号はま
ず第1のトランジスタ4および第2のトランジス
タ9からなる差動増幅回路で増幅されて、後段の
増幅器12に供給される。
入力端子3に印加される入力オーデイオ信号はま
ず第1のトランジスタ4および第2のトランジス
タ9からなる差動増幅回路で増幅されて、後段の
増幅器12に供給される。
前記増幅器12の出力は、出力端子14より取
出され、コンデンサ15を介して、負荷16に供
給される。
出され、コンデンサ15を介して、負荷16に供
給される。
この第1図の従来回路では、第4の抵抗11と
第5の抵抗7によつて、帰還回路が形成されてい
る。したがつて、この回路全体の電圧利得AV
は、(1)式で求められる。
第5の抵抗7によつて、帰還回路が形成されてい
る。したがつて、この回路全体の電圧利得AV
は、(1)式で求められる。
AV=2R11/R7 …(1)
ただし、ここでR11は第4の抵抗11の抵抗
値、R7は第5の抵抗7の抵抗値を示す。
値、R7は第5の抵抗7の抵抗値を示す。
また、出力端子14における直流電位VOは、
増幅器12を理想的な状態とし、かつ第2の抵抗
8と第3の抵抗10の値をそれぞれ同じ値にする
と、(従来このようにされていた)(2)式により求
められる。
増幅器12を理想的な状態とし、かつ第2の抵抗
8と第3の抵抗10の値をそれぞれ同じ値にする
と、(従来このようにされていた)(2)式により求
められる。
VO=VCC−2VBE/R5・R11+VBE …(2)
ただし、ここでVCCは電源電圧
VBEは第1および第2のトランジスタ4および
9のベースエミツタ間電圧またはダイオード6の
順方向電圧 R5は第1の抵抗5の抵抗値を示す。
9のベースエミツタ間電圧またはダイオード6の
順方向電圧 R5は第1の抵抗5の抵抗値を示す。
ところで、出力を最大限に得る為には、直流電
圧VOを1/2VCCに設定する必要があるが、この条
件を(2)式に代入すると、(3)式が成立する。
圧VOを1/2VCCに設定する必要があるが、この条
件を(2)式に代入すると、(3)式が成立する。
R5/R11=2 …(3)
ここで、第1図の従来回路が、増幅回路として
の役目を果さなくなる限界、すなわち電源電圧V
CCが低下してきた時、増幅器12の出力電圧がほ
ぼ0Vになる時点の電源電圧VCCについて考え
る。この時の第1のトランジスタ4のエミツタ電
位は、ほぼVBEに等しい。したがつて、この時の
VCCは(4)式のようになる。
の役目を果さなくなる限界、すなわち電源電圧V
CCが低下してきた時、増幅器12の出力電圧がほ
ぼ0Vになる時点の電源電圧VCCについて考え
る。この時の第1のトランジスタ4のエミツタ電
位は、ほぼVBEに等しい。したがつて、この時の
VCCは(4)式のようになる。
VCC=2VBE+IR5 R5 …(4)
ただし、ここでIR5は第1の抵抗5に流れる電
流を示す。また、以下に述べるIR8,IR10,IR1
1は、それぞれ第2〜第4の抵抗8,10,11
に流れる電流を示し、R8,R10,R11は、第2〜
第4の抵抗8,10,11の抵抗値を示す。
流を示す。また、以下に述べるIR8,IR10,IR1
1は、それぞれ第2〜第4の抵抗8,10,11
に流れる電流を示し、R8,R10,R11は、第2〜
第4の抵抗8,10,11の抵抗値を示す。
前述したように、増幅器12を理想的な状態と
し、かつ第2の抵抗8と第3の抵抗10の値を、
従来回路では、それぞれ同じ値としたことから(5)
式が成立する。
し、かつ第2の抵抗8と第3の抵抗10の値を、
従来回路では、それぞれ同じ値としたことから(5)
式が成立する。
IR8・R8=IR10・R10 …(5)
また、この場合(6)式が成立することも明らかで
ある。
ある。
IR8=IR5,IR10=IR11 …(6)
さらに、この時の第2のトランジスタ9のエミ
ツタ電位は、ほぼVBEに等しいから、(7)式が成立
する。
ツタ電位は、ほぼVBEに等しいから、(7)式が成立
する。
IR11・R11=VBE …(7)
したがつて、(5)〜(7)式より(8)式が成立すること
となる。
となる。
IR5・R5=R10/R8・R5/R11・VBE…(8
) よつて、(4)式および(8)式より、(9)式が成立す
る。
) よつて、(4)式および(8)式より、(9)式が成立す
る。
VCC=2VBE+R10・R5/R8・R11・VBE…
(9) ところで、従来回路では、R8=R10の関係があ
るので、前述した出力を最大限に得ることをも勘
案すると、従来回路が、増幅回路としての役目を
果さなくなる限界のVCCは、(9)式から(10)式に示す
ようになる。
(9) ところで、従来回路では、R8=R10の関係があ
るので、前述した出力を最大限に得ることをも勘
案すると、従来回路が、増幅回路としての役目を
果さなくなる限界のVCCは、(9)式から(10)式に示す
ようになる。
VCC≒4VBE
≒2.8V …(10)
すなわち、従来回路では、電源電圧VCCが、ほ
ぼ2.8V以下に低下すると、増幅回路としての役
目を果さないという欠点があつた。
ぼ2.8V以下に低下すると、増幅回路としての役
目を果さないという欠点があつた。
本発明の目的は、前記した従来技術の欠点を除
去し、第1図の回路においても、(10)式で示したV
CCの限界値よりも低いVCCで、正常に動作する増
幅回路を提供するにある。
去し、第1図の回路においても、(10)式で示したV
CCの限界値よりも低いVCCで、正常に動作する増
幅回路を提供するにある。
本発明は、第1図の回路(ここでは、本発明の
一実施例を示す回路である)において、前述した
(9)式から明らかなように、第2の抵抗8および第
3の抵抗10の値を従来技術のように、同じ値と
せずに、下記の(11)式が成り立つように、第4の抵
抗11および第1の抵抗5との組合せでその値を
設定するものである。
一実施例を示す回路である)において、前述した
(9)式から明らかなように、第2の抵抗8および第
3の抵抗10の値を従来技術のように、同じ値と
せずに、下記の(11)式が成り立つように、第4の抵
抗11および第1の抵抗5との組合せでその値を
設定するものである。
R10・R5/R8・R112 …(11)
すなわち、(11)式において、等号が成り立つ時の
VCCが、従来と同じ限界のVCCであり、本発明に
より、これを2未満とした時が、限界のVCCが改
善(低減)された事になる。
VCCが、従来と同じ限界のVCCであり、本発明に
より、これを2未満とした時が、限界のVCCが改
善(低減)された事になる。
なお、以上の説明では、第1および第2のトラ
ンジスタ4および9が、pnp形トランジスタの場
合であつたが、本発明は、これにのみ限られるも
のではなく、例えば、npn形トランジスタ等でも
よいことは勿論である。
ンジスタ4および9が、pnp形トランジスタの場
合であつたが、本発明は、これにのみ限られるも
のではなく、例えば、npn形トランジスタ等でも
よいことは勿論である。
以上の説明から明らかなように、本発明では限
界の電源電圧VCCを、例えば、2V程度以下にで
きる効果がある。
界の電源電圧VCCを、例えば、2V程度以下にで
きる効果がある。
また、上記効果から、本発明によれば、セツト
の長寿命化に貢献することともなる。
の長寿命化に貢献することともなる。
図面は従来および本発明の増幅回路の原理を説
明するための回路図である。 4,9……第1および第2のトランジスタ、
5,8,10,11……第1〜第4の抵抗、6…
…ダイオード、7……第5の抵抗、12……増幅
器。
明するための回路図である。 4,9……第1および第2のトランジスタ、
5,8,10,11……第1〜第4の抵抗、6…
…ダイオード、7……第5の抵抗、12……増幅
器。
Claims (1)
- 1 それぞれ同じ極性を有するトランジスタであ
つて、信号が入力される第1のトランジスタおよ
び第4の抵抗を介してその出力が帰還されている
第2のトランジスタから成る差動増幅回路と、前
記第1のトランジスタの電源側端子および前記第
2のトランジスタの第4の抵抗側端子間に設けら
れた第5の抵抗と、前記第1のトランジスタの電
源側端子および電源ラインの間に直列に接続され
た第1の抵抗およびダイオードと、前記第1のト
ランジスタおよび第2のトランジスタのそれぞれ
の出力を2入力とし、前記第4の抵抗を介して前
記第2のトランジスタに帰還している増幅器と、
前記第1のトランジスタおよび第2のトランジス
タの出力側であつて、前記増幅器の入力側接続点
およびアース間にそれぞれ設けられた第2の抵抗
および第3の抵抗とを有する増幅回路において、
前記第1の抵抗および第3の抵抗の値の積を、前
記第2の抵抗および第4の抵抗の値の積で割つた
値が2未満となるように設定したことを特徴とす
る増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57163865A JPS5954304A (ja) | 1982-09-22 | 1982-09-22 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57163865A JPS5954304A (ja) | 1982-09-22 | 1982-09-22 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5954304A JPS5954304A (ja) | 1984-03-29 |
JPS6252489B2 true JPS6252489B2 (ja) | 1987-11-05 |
Family
ID=15782234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57163865A Granted JPS5954304A (ja) | 1982-09-22 | 1982-09-22 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5954304A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4565961A (en) * | 1984-05-18 | 1986-01-21 | Hewlett-Packard Company | Circuit for preserving the magnitude of the dc component in a pulsed current source |
JPH0680992B2 (ja) * | 1984-12-28 | 1994-10-12 | 株式会社東芝 | 増幅回路 |
-
1982
- 1982-09-22 JP JP57163865A patent/JPS5954304A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5954304A (ja) | 1984-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0449287B2 (ja) | ||
JPH0476524B2 (ja) | ||
JPH0682308B2 (ja) | 電流源回路配置 | |
US4283683A (en) | Audio bridge circuit | |
JPS6252489B2 (ja) | ||
JP2845065B2 (ja) | オペアンプ | |
US4513251A (en) | Miller compensation for an operational amplifier | |
JP2665072B2 (ja) | 増幅回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPH0145766B2 (ja) | ||
JPH0716138B2 (ja) | 増幅回路装置 | |
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JPH057886B2 (ja) | ||
JPS61105917A (ja) | 低電圧用バツフア回路 | |
JPS6113403B2 (ja) | ||
JPH0161247B2 (ja) | ||
JP3360911B2 (ja) | 差動増幅回路 | |
JPH0442846B2 (ja) | ||
JPH01268302A (ja) | 増幅回路 | |
JP3063432B2 (ja) | 電圧制御増幅回路 | |
JP2848330B2 (ja) | カレントミラー回路 | |
JPS5834613A (ja) | 可変電子インピ−ダンス装置 | |
JPH0345568B2 (ja) | ||
JPH0342725B2 (ja) | ||
JPH06152274A (ja) | 増幅回路 |