JPS5834618A - 対称性制御型関数発生器 - Google Patents
対称性制御型関数発生器Info
- Publication number
- JPS5834618A JPS5834618A JP56131424A JP13142481A JPS5834618A JP S5834618 A JPS5834618 A JP S5834618A JP 56131424 A JP56131424 A JP 56131424A JP 13142481 A JP13142481 A JP 13142481A JP S5834618 A JPS5834618 A JP S5834618A
- Authority
- JP
- Japan
- Prior art keywords
- current
- function generator
- output
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Eletrric Generators (AREA)
- Electrophonic Musical Instruments (AREA)
- Electrotherapy Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は関数発生器に関し、詳しくは波形の対称性が制
御できる三角波を発生する回路に関する。
御できる三角波を発生する回路に関する。
関数発生器は、制御可能な周波数を有する三角波を発生
した後この三角波を変換して矩形波、正弦波等の種々の
波形を出力する回路であシ、多くの技術分野で広く利用
されている。第１図は三角波を発生する従来の関数発生
器のブロック図である。電流源（カレントソース）１０
の出方電流ＩＵ及び電流シンク（カレントシンク）１２
への流入電流■。は、スイッチ制御回路２ｏで制御され
る電流路切換スイッチ１４を介して、コンデンサ１６を
交互に充放電する。コンデンサ１６の両端電圧は緩衝増
幅器１８に印加され、この緩衝増幅器１８の出力は出力
端子２２から取シ出されると共にスイッチ制御回路２０
にも加えられる。
した後この三角波を変換して矩形波、正弦波等の種々の
波形を出力する回路であシ、多くの技術分野で広く利用
されている。第１図は三角波を発生する従来の関数発生
器のブロック図である。電流源（カレントソース）１０
の出方電流ＩＵ及び電流シンク（カレントシンク）１２
への流入電流■。は、スイッチ制御回路２ｏで制御され
る電流路切換スイッチ１４を介して、コンデンサ１６を
交互に充放電する。コンデンサ１６の両端電圧は緩衝増
幅器１８に印加され、この緩衝増幅器１８の出力は出力
端子２２から取シ出されると共にスイッチ制御回路２０
にも加えられる。
第１図の回路の動作は次の通シである。先ず、スイッチ
１４の切換位置が電流源ｌｏ側にあシ１コンデンサ１６
を電流■。で直線状に充電すると仮定すれば、三角波の
正の傾斜部分が発生する。
１４の切換位置が電流源ｌｏ側にあシ１コンデンサ１６
を電流■。で直線状に充電すると仮定すれば、三角波の
正の傾斜部分が発生する。
コンデンサ１６の両端電圧が上限閾値ｖｕに達すると、
スイッチ制御回路２０がスイッチ１４を電流シンク１２
側に切シ換えるので、コンデンサ１６から電流Ｉｏが電
流シンク１２に流入し、三角波の負の直線状傾斜部分が
生ずる。三角波（即ち、コンデンサ１６０両端電圧）が
下限閾値ｖＬ まで下ると、再びスイッチ１４が電流源
１０に切シ換つて上述の動作が繰り返される。したがっ
て、出力端子２２から振幅がｖＵ とｖＬ 間で変化
する三角波が得られる。
スイッチ制御回路２０がスイッチ１４を電流シンク１２
側に切シ換えるので、コンデンサ１６から電流Ｉｏが電
流シンク１２に流入し、三角波の負の直線状傾斜部分が
生ずる。三角波（即ち、コンデンサ１６０両端電圧）が
下限閾値ｖＬ まで下ると、再びスイッチ１４が電流源
１０に切シ換つて上述の動作が繰り返される。したがっ
て、出力端子２２から振幅がｖＵ とｖＬ 間で変化
する三角波が得られる。
第２図は従来の関数発生器の一具体例の回路図２４．２
６、演算増幅器２８、抵抗器３４，３６、ポテンショメ
ータ３２等から成っている。ＴＲ対２４．２６のペース
社演算増幅器２８の出力端に接続し、エミッタは夫々抵
抗器３４．３６を介してポテンショメータ３２の固定端
に接続し、ポテンショメータ３２の摺動子は正電圧源に
接続している。演算増幅器２８は、その反転入力端に接
続したＴＲ２６のエミッタの電圧と、ポテンショメータ
３０から非反転入力端に印加される制御可能な基準電圧
とを比較する。ＴＲ２４のコレクタ電流は第１図で示し
た充電々流■。であｆｉ、ＴＲ２６のコレクタ電流は、
放電々流Ｉ。を流す電流ミラー（カレントミラー）回路
１２′を駆動するために用いられる。電流ミラー回路１
２′は３個のＴＲ３８゜４０．４２．２個の抵抗器４４
．４６から成シ、ＴＲ４２のコレクタ・エミッタ接合部
及び抵抗器４６は、ＴＲ２６のコレクタと負電圧源間に
直列接続している０ＴＲ３８のコレクタ電流は放電々流
ＩＤであシ、電流路切換スイッチ１４は４個のダイオー
ド１１−％−ｄから成るダイオード・ブリッジ回路であ
る。尚、電流ミラー回路１２′は、本出願人に係る特公
昭４９−９８１９号公報に開示された所謂ウィルソン電
流ミラー回路である。
６、演算増幅器２８、抵抗器３４，３６、ポテンショメ
ータ３２等から成っている。ＴＲ対２４．２６のペース
社演算増幅器２８の出力端に接続し、エミッタは夫々抵
抗器３４．３６を介してポテンショメータ３２の固定端
に接続し、ポテンショメータ３２の摺動子は正電圧源に
接続している。演算増幅器２８は、その反転入力端に接
続したＴＲ２６のエミッタの電圧と、ポテンショメータ
３０から非反転入力端に印加される制御可能な基準電圧
とを比較する。ＴＲ２４のコレクタ電流は第１図で示し
た充電々流■。であｆｉ、ＴＲ２６のコレクタ電流は、
放電々流Ｉ。を流す電流ミラー（カレントミラー）回路
１２′を駆動するために用いられる。電流ミラー回路１
２′は３個のＴＲ３８゜４０．４２．２個の抵抗器４４
．４６から成シ、ＴＲ４２のコレクタ・エミッタ接合部
及び抵抗器４６は、ＴＲ２６のコレクタと負電圧源間に
直列接続している０ＴＲ３８のコレクタ電流は放電々流
ＩＤであシ、電流路切換スイッチ１４は４個のダイオー
ド１１−％−ｄから成るダイオード・ブリッジ回路であ
る。尚、電流ミラー回路１２′は、本出願人に係る特公
昭４９−９８１９号公報に開示された所謂ウィルソン電
流ミラー回路である。
次に、第２図の回路の動作について説明する。
ポテンショメータ３２の摺動子の位置が中点となるよう
に調整すれば、ＴＲ２４，２６の夫々を流れる電流は等
しくなる。更に、抵抗器４４．４６の抵抗を等しくすれ
ば、ＴＲ３８のコレクタ電流はＴＲ２６のコレクタ電流
と等しくなる。即ち、ポテンショメータ３２の摺動子の
位置が中央にある場合には、電流ＩＵｄＩ。に等しい。
に調整すれば、ＴＲ２４，２６の夫々を流れる電流は等
しくなる。更に、抵抗器４４．４６の抵抗を等しくすれ
ば、ＴＲ３８のコレクタ電流はＴＲ２６のコレクタ電流
と等しくなる。即ち、ポテンショメータ３２の摺動子の
位置が中央にある場合には、電流ＩＵｄＩ。に等しい。
入力端子２３に加わる入力電圧が比較的高レベルの場合
には、ダイオードａ及びｄはオンとなシ、ダイオードｂ
及びＣはオフとなる。したがって、充電々流Ｉｕがコン
デンサ１６に流入し、電流■。は入力端子２３からダイ
オードｄを介してＴＲ３８に流れる。第１図を診照して
説明したように、三角波電圧が上限閾値電圧ｖＵに達す
るまで（時点ｔ２（第３図）、三角波の正の傾斜部分が
発生する（第３図の期間ｔ。−１２）。時点ｔ、で、入
力端子２３への印加電圧が低レベルに変化してスイッチ
１４が切シ換る。即ち、ダイオードｂ及びＣがオンとな
り、ダイオードａ及びｄはオフとなるので、三角波の負
の傾斜部分が発生する（第３図の期間ｔ、〜１４）。期
間ｔ０〜ｔ、 （Ｔ□ とする）及び期間ｔ２〜ｔ４（
Ｔ２ とする）は、コンデンサ１６の静電容量をＣと
すれば、夫々次式で表わすことができる。
には、ダイオードａ及びｄはオンとなシ、ダイオードｂ
及びＣはオフとなる。したがって、充電々流Ｉｕがコン
デンサ１６に流入し、電流■。は入力端子２３からダイ
オードｄを介してＴＲ３８に流れる。第１図を診照して
説明したように、三角波電圧が上限閾値電圧ｖＵに達す
るまで（時点ｔ２（第３図）、三角波の正の傾斜部分が
発生する（第３図の期間ｔ。−１２）。時点ｔ、で、入
力端子２３への印加電圧が低レベルに変化してスイッチ
１４が切シ換る。即ち、ダイオードｂ及びＣがオンとな
り、ダイオードａ及びｄはオフとなるので、三角波の負
の傾斜部分が発生する（第３図の期間ｔ、〜１４）。期
間ｔ０〜ｔ、 （Ｔ□ とする）及び期間ｔ２〜ｔ４（
Ｔ２ とする）は、コンデンサ１６の静電容量をＣと
すれば、夫々次式で表わすことができる。
（１）及び（２）式から三角波の周期Ｔはである。
（３）式から、三角波の周期ＴはＣ，Ｖ、ＩＵ及びＩｏ
の関数であシ、静電容量Ｃに比例し、電流ＩＵ及びＩ
。に逆比例することが判る。演算増幅器２８の非反転入
力端に印加される基準電圧を低くして電流ＩＵ及びＩ。
の関数であシ、静電容量Ｃに比例し、電流ＩＵ及びＩ
。に逆比例することが判る。演算増幅器２８の非反転入
力端に印加される基準電圧を低くして電流ＩＵ及びＩ。
を大きくすれば、三角波の周波数は高くなシ、逆に基準
電圧を高くして電流ＩＵ及びｌ。を小さくすれば三角波
の周波数は低くなる０尚、電流ｌ 及び■。の大きさは
ボテンυ ショメータ３０の摺動子の位置によって制御できる。
電圧を高くして電流ＩＵ及びｌ。を小さくすれば三角波
の周波数は低くなる０尚、電流ｌ 及び■。の大きさは
ボテンυ ショメータ３０の摺動子の位置によって制御できる。
三角波の対称性はボテ１ンシヨメータ３２によって制御
される。即ち、ポテンショメータ３２の摺動子を図面上
右方に移動させると■。が増大してＩｏが減少し、一方
、摺動子を左方に移動させるとＩＵが減少して■。が増
大する。
される。即ち、ポテンショメータ３２の摺動子を図面上
右方に移動させると■。が増大してＩｏが減少し、一方
、摺動子を左方に移動させるとＩＵが減少して■。が増
大する。
しかし、第２図に示した従来の関数発生器では、出力波
形の対称性を変えると出力周波数が変化するという問題
があった。即ち、従来の関数発生器は、波形の対称性制
御と出力信号周波数との間に不可避的な相互干渉があり
、このため所定周波数及び所定の対称性（或いは、衝撃
係数）を有する信号を出力しなければならない応用例で
は、重要な問題となっていた。
形の対称性を変えると出力周波数が変化するという問題
があった。即ち、従来の関数発生器は、波形の対称性制
御と出力信号周波数との間に不可避的な相互干渉があり
、このため所定周波数及び所定の対称性（或いは、衝撃
係数）を有する信号を出力しなければならない応用例で
は、重要な問題となっていた。
したがって、本発明の目的は、信号発生器の出力信号の
周波数を一定に維持し出力信号波形の対称性が制御でき
る対称性制御型関数発生器を提供することである。
周波数を一定に維持し出力信号波形の対称性が制御でき
る対称性制御型関数発生器を提供することである。
本発明の他の目的は、所望の周波数及び所望の波形対称
性を有する信号を出力できる関数発生器を提供すること
である。
性を有する信号を出力できる関数発生器を提供すること
である。
本発明の更に他の目的は、デジタル的に制御される関数
発生器を提供することである。
発生器を提供することである。
以下、添付の第４図及び第５Ａ図〜第５Ｃ図を参照して
本発明を説明する。第４図は本発明に係る関数発生器の
簡略ブロック図である。電流源１０′及び電流シンク１
１は、夫々波形対称性を制御するデジタル・アナログ変
換器（ＤＡＣ）５２及び５４を有する。ＤＡＣ５２及び
５４は従来回路を利用すればよいが、高精度の制御のた
めには１０ビット以上のＤＡＣが望ましい。ＤＡＣ５２
及び５４は、夫々マイクロプロセッサ（μＰ）５０から
デジタル入力信号を受け、この入力信号に対応するアナ
ログ電圧を出力する。例えば、オペレータが、キーボー
ド５１を介して所望の波形対称性（即ち、三角波の正勾
配期間と負勾配期間の比）に相当するデータを入力する
と、μＰ５０は所定の演算を行ってデジタル信号をＤＡ
Ｃ５２及び５４に入力する。尚、ＤＡＣ５２及び５４に
印加され一定値となるように計算される。
本発明を説明する。第４図は本発明に係る関数発生器の
簡略ブロック図である。電流源１０′及び電流シンク１
１は、夫々波形対称性を制御するデジタル・アナログ変
換器（ＤＡＣ）５２及び５４を有する。ＤＡＣ５２及び
５４は従来回路を利用すればよいが、高精度の制御のた
めには１０ビット以上のＤＡＣが望ましい。ＤＡＣ５２
及び５４は、夫々マイクロプロセッサ（μＰ）５０から
デジタル入力信号を受け、この入力信号に対応するアナ
ログ電圧を出力する。例えば、オペレータが、キーボー
ド５１を介して所望の波形対称性（即ち、三角波の正勾
配期間と負勾配期間の比）に相当するデータを入力する
と、μＰ５０は所定の演算を行ってデジタル信号をＤＡ
Ｃ５２及び５４に入力する。尚、ＤＡＣ５２及び５４に
印加され一定値となるように計算される。
周波数制御信号が、端子２７を介してＤＡＣ５２及び５
４の基準電圧（ｖｒｅｆ）端子に印加される。
４の基準電圧（ｖｒｅｆ）端子に印加される。
この周波数制御信号は、当初はデジタル信号であシ、端
子２７に印加される際にアナログ信号に変換される。第
５図についての以下の説明から判るように、基準電圧■
ｒｅｆはＤＡＣ５２及び５４から出力される量子電圧を
制御する。
子２７に印加される際にアナログ信号に変換される。第
５図についての以下の説明から判るように、基準電圧■
ｒｅｆはＤＡＣ５２及び５４から出力される量子電圧を
制御する。
第５Ａ図及び第５Ｂ図は、夫々第４図の電流源１０及び
電流シンク１２′の好適実施例を示す回路図であシ、第
５図ＣはＤＡＣ５２，５４の回路図である。
電流シンク１２′の好適実施例を示す回路図であシ、第
５図ＣはＤＡＣ５２，５４の回路図である。
第５Ａ図に示した電流源１０１は、ＤＡＣ５２、シフト
レジスタ５６、演算増幅器５８及び６２、ＰＮＰ＠ＴＲ
６４、及び関連する受動素子等から成っている。ＤＡＣ
５２としては、例えばアナログ・デバイス社から市販さ
れている１０ビツト加算型ＤＡＣ（モデルＡＤ７５３３
）を用いればよい。第５Ｃ図に示すように、ＤＡＣ５２
は、アースとＶｒｅｆ端子間に直列接続した抵抗器Ｒ８
１゜Ｒ８□、・・・、Ｒ５ｎ１これらの抵抗器Ｒ８の接
続点等に接続した分路抵抗器ＲＰｔ＋Ｒｐ２ｔ・・・ｅ
Ｒｐｎｓ分路抵抗器Ｒｐ に直列接続した電子スイッチ
Ｓ１゜Ｓ２．・・・、Ｓｎ等を有する０尚、Ｖｒｅｆ端
子には、第４図に示した周波数制御端子２７を介して上
述の制御可能な基準電圧Ｖｒｅｆが印加される。第５Ｃ
図の電子スイッチＳは、例えば０ＭＯ８（相補型金属酸
化皮膜半導体）型のスイッチであシ、ラッチ機能を有す
るシフトレジスタ５６からのデジタル・データによって
制御される。尚、このデジタル拳データは、μＰ５０か
らデータ・バスを介してシフトレジスタ５６に加えられ
たデータである０ ＤＡＣ５２の一方の出力端子！。ｕｔ １は演算増幅器
５８の反転入力端に接続し、他方の出力端子Ｉｏｕｔ
２は接地している。演算増幅器５８の非反転入力端は基
準電圧源に接続し、演算増幅器５８の出力はＤＡＣ５２
の帰還端子ＲＦＢ に帰還される。帰還端子ＲＦ８
は帰還抵抗器Ｒ４を介して出力端子Ｉｏｕｔ １に接続
している。演算増幅器５８の出力端は他の演算増幅器６
２の入力抵抗器６０に接続し、演算増幅器６２の非反転
入力端は、抵抗器６１．６３．６５を含む抵抗分圧器か
ら正の基準電圧を受ける。演算増幅器６２の出力は電流
増幅ＴＲ６４に加えられる。ＴＲ６４のエミッタ化され
た正電圧源に接続し、ＴＲ６４のコレクタから出力電流
■。が取シ出される。
レジスタ５６、演算増幅器５８及び６２、ＰＮＰ＠ＴＲ
６４、及び関連する受動素子等から成っている。ＤＡＣ
５２としては、例えばアナログ・デバイス社から市販さ
れている１０ビツト加算型ＤＡＣ（モデルＡＤ７５３３
）を用いればよい。第５Ｃ図に示すように、ＤＡＣ５２
は、アースとＶｒｅｆ端子間に直列接続した抵抗器Ｒ８
１゜Ｒ８□、・・・、Ｒ５ｎ１これらの抵抗器Ｒ８の接
続点等に接続した分路抵抗器ＲＰｔ＋Ｒｐ２ｔ・・・ｅ
Ｒｐｎｓ分路抵抗器Ｒｐ に直列接続した電子スイッチ
Ｓ１゜Ｓ２．・・・、Ｓｎ等を有する０尚、Ｖｒｅｆ端
子には、第４図に示した周波数制御端子２７を介して上
述の制御可能な基準電圧Ｖｒｅｆが印加される。第５Ｃ
図の電子スイッチＳは、例えば０ＭＯ８（相補型金属酸
化皮膜半導体）型のスイッチであシ、ラッチ機能を有す
るシフトレジスタ５６からのデジタル・データによって
制御される。尚、このデジタル拳データは、μＰ５０か
らデータ・バスを介してシフトレジスタ５６に加えられ
たデータである０ ＤＡＣ５２の一方の出力端子！。ｕｔ １は演算増幅器
５８の反転入力端に接続し、他方の出力端子Ｉｏｕｔ
２は接地している。演算増幅器５８の非反転入力端は基
準電圧源に接続し、演算増幅器５８の出力はＤＡＣ５２
の帰還端子ＲＦＢ に帰還される。帰還端子ＲＦ８
は帰還抵抗器Ｒ４を介して出力端子Ｉｏｕｔ １に接続
している。演算増幅器５８の出力端は他の演算増幅器６
２の入力抵抗器６０に接続し、演算増幅器６２の非反転
入力端は、抵抗器６１．６３．６５を含む抵抗分圧器か
ら正の基準電圧を受ける。演算増幅器６２の出力は電流
増幅ＴＲ６４に加えられる。ＴＲ６４のエミッタ化され
た正電圧源に接続し、ＴＲ６４のコレクタから出力電流
■。が取シ出される。
次に、第５Ａ図及び第５Ｃ図の回路の動作について説明
する。ＤＡＣ５２の出力端子■。ｕｔｌからの出力電流
（Ｉｏｕｔ １ とする）は、シフトレジスタ５６から
出力されるデジタル−データに対応する。即ち、例えば
、シフトレジスタ５６からのデジタル・データが総て「
１」とすると、スイッチＳ□〜Ｓｎ 総ての切換端子
の位置が出力端子Ｉｏｕｔ ｌ側となシ、入力デジタル
・データに対応して重み付けされた電流が出力端子Ｉ。
する。ＤＡＣ５２の出力端子■。ｕｔｌからの出力電流
（Ｉｏｕｔ １ とする）は、シフトレジスタ５６から
出力されるデジタル−データに対応する。即ち、例えば
、シフトレジスタ５６からのデジタル・データが総て「
１」とすると、スイッチＳ□〜Ｓｎ 総ての切換端子
の位置が出力端子Ｉｏｕｔ ｌ側となシ、入力デジタル
・データに対応して重み付けされた電流が出力端子Ｉ。
ｕｔ １に流れる。尚、シフトレジスタ５６からのデジ
タル・データ内のｒＯＪを受けるスイッチの切換端子は
出力端子Ｉ。ｕｔ２側に切シ換シ、対応する電流を出力
端子■。ｕｔ２を介してアースに流す。出力電流Ｉ。ｕ
ｔ １は帰還抵抗器Ｒ４を流れ、演、算増幅器５８は出
力電流Ｉ。ｕｔｌに相当する負電圧を出力する。この出
力電圧は演算増幅器６２によって増幅され、ＴＲ６４の
エミッタに電圧を発生させる。
タル・データ内のｒＯＪを受けるスイッチの切換端子は
出力端子Ｉ。ｕｔ２側に切シ換シ、対応する電流を出力
端子■。ｕｔ２を介してアースに流す。出力電流Ｉ。ｕ
ｔ １は帰還抵抗器Ｒ４を流れ、演、算増幅器５８は出
力電流Ｉ。ｕｔｌに相当する負電圧を出力する。この出
力電圧は演算増幅器６２によって増幅され、ＴＲ６４の
エミッタに電圧を発生させる。
尚、ＴＲ６４のコレクタ電流が出力電流Ｉ。である。
第５Ｂ図に示した電流シンク１ｉの回路構成は第５Ａ図
の電流源１イの回路構成と類似している。
の電流源１イの回路構成と類似している。
第５Ｂ図と第５Ａ図の主な相違点は、ＰＮＰ−ＴＲ６４
（第５Ａ図）の代シにＮＰＮ＠ＴＲ７８を用い、演算増
幅器６２（第５Ａ図）に対応する演算増幅器７６（第５
Ｂ図）は非反転動作を行うことである。第５Ｂ図の電流
シンク１２＃の動作は、第５Ａ図の電流源１０１の動作
と略同様である。このため、電流シンク１ｉに用いた受
動素子の電気的特性は、電流源１０′の対応する受動素
子（第５Ａ図に用いた番号にダッシュを付して示す）の
特性と同様にしである。したがって、ＤＡＣ５２及び５
４に等しいデジタル・データが印加された場合には、電
流源１０＃の端子７０から流出する電流と同量の電流が
電流シンク１２′の端子８０に流入する０ シフトレジスタ５２及び５４は、μＰ５０として８ビツ
トのマイクロプロセッサを用いる場合、例えば、モトロ
ーラ社から市販されているＭ０１４０９４Ｂ等の３段縦
続接続の８ステージ・シフト／記憶レジスタを用いれば
よい。この場合、第１シフトレジスタはデジタル・デー
タを直列的に受け、受は取ったデータを順次筒２及び第
３゛シフトレジスタに転送する。換言すれば、３個の８
ビツト・データが第１シフトレジスタのデータ入力端に
印加されると、必要な全データが入力されたことになる
。第３シフトレジスタの全デジタル・データと第２シフ
トレジスタの最後の２データが、ＤＡＣ５４への１０ビ
ツト・デジタル・データとして用いられる。更に、第２
シフトレジスタの残りの６デジタル・データと第１シフ
トレジスタの最後の４デジタル・データが、ＤＡＣ５２
への１０ビツト・デジタル・データとして利用される。
（第５Ａ図）の代シにＮＰＮ＠ＴＲ７８を用い、演算増
幅器６２（第５Ａ図）に対応する演算増幅器７６（第５
Ｂ図）は非反転動作を行うことである。第５Ｂ図の電流
シンク１２＃の動作は、第５Ａ図の電流源１０１の動作
と略同様である。このため、電流シンク１ｉに用いた受
動素子の電気的特性は、電流源１０′の対応する受動素
子（第５Ａ図に用いた番号にダッシュを付して示す）の
特性と同様にしである。したがって、ＤＡＣ５２及び５
４に等しいデジタル・データが印加された場合には、電
流源１０＃の端子７０から流出する電流と同量の電流が
電流シンク１２′の端子８０に流入する０ シフトレジスタ５２及び５４は、μＰ５０として８ビツ
トのマイクロプロセッサを用いる場合、例えば、モトロ
ーラ社から市販されているＭ０１４０９４Ｂ等の３段縦
続接続の８ステージ・シフト／記憶レジスタを用いれば
よい。この場合、第１シフトレジスタはデジタル・デー
タを直列的に受け、受は取ったデータを順次筒２及び第
３゛シフトレジスタに転送する。換言すれば、３個の８
ビツト・データが第１シフトレジスタのデータ入力端に
印加されると、必要な全データが入力されたことになる
。第３シフトレジスタの全デジタル・データと第２シフ
トレジスタの最後の２データが、ＤＡＣ５４への１０ビ
ツト・デジタル・データとして用いられる。更に、第２
シフトレジスタの残りの６デジタル・データと第１シフ
トレジスタの最後の４デジタル・データが、ＤＡＣ５２
への１０ビツト・デジタル・データとして利用される。
第１シフトレジスタの残りの４デジタル−データは、複
数のタイミング・コンデンサ１６（異なった静電容量を
有する）を選択するスイッチの制御用に用いられる。
数のタイミング・コンデンサ１６（異なった静電容量を
有する）を選択するスイッチの制御用に用いられる。
第３図及び（３）式から明らかなように、波形の対称性
の如何に拘らず、電流Ｘ。及びＩ。間には次の関係が成
立する必要がある０ キーボード５１を介して、所望の周波数及び波形対称性
のデータがμＰ５０に入力されると、適切な基準電圧Ｖ
ｒｅｆが計算されて端子２７に印加される。更に、μＰ
５０は（４）式に基づいて電流ＩＵ及びＩ。の値を計算
する。これらのデータがＤＡＣ５２及び５４に入力され
ると、所望の周波数及び所望の波形対称性を有する三角
波が発生するＯ 出力信号の周波数を変化させないで波形の対称性を制御
する他の方法として、位相同期ループ（ｐＬＬ ）技術
を用いてもよい。即ち、第３図の時点ｔ４ での電圧レ
ベルを期間Ｔ毎にサンプリングし、下限閾値ｖＬ と
比較する。サンプル電圧が閾値ｖＬ よシ高い場合には
、電流■。及びＩ。の何れか一方或いは双方を増加させ
る０逆に、サンプル電圧が閾値ｖＬ より低い場合（
即ち、三角波電圧が時点ｔ４ よりも前の時点でｖＬ
に下る場合）には、電流ＩＵ及びＩ。の何れか一方或
いは両方を減少させる。このように、サンプル電圧を閾
値Ｖ、に等しくなるようにすれば、出力信号の周波数を
一定に維持できる０ 以上の説明から判るように、本発明では、基準電圧を制
御できる１対のＤＡＣを用いて、タイミング・コンデン
サを充放電する電流Ｉ、及びＩ。
の如何に拘らず、電流Ｘ。及びＩ。間には次の関係が成
立する必要がある０ キーボード５１を介して、所望の周波数及び波形対称性
のデータがμＰ５０に入力されると、適切な基準電圧Ｖ
ｒｅｆが計算されて端子２７に印加される。更に、μＰ
５０は（４）式に基づいて電流ＩＵ及びＩ。の値を計算
する。これらのデータがＤＡＣ５２及び５４に入力され
ると、所望の周波数及び所望の波形対称性を有する三角
波が発生するＯ 出力信号の周波数を変化させないで波形の対称性を制御
する他の方法として、位相同期ループ（ｐＬＬ ）技術
を用いてもよい。即ち、第３図の時点ｔ４ での電圧レ
ベルを期間Ｔ毎にサンプリングし、下限閾値ｖＬ と
比較する。サンプル電圧が閾値ｖＬ よシ高い場合には
、電流■。及びＩ。の何れか一方或いは双方を増加させ
る０逆に、サンプル電圧が閾値ｖＬ より低い場合（
即ち、三角波電圧が時点ｔ４ よりも前の時点でｖＬ
に下る場合）には、電流ＩＵ及びＩ。の何れか一方或
いは両方を減少させる。このように、サンプル電圧を閾
値Ｖ、に等しくなるようにすれば、出力信号の周波数を
一定に維持できる０ 以上の説明から判るように、本発明では、基準電圧を制
御できる１対のＤＡＣを用いて、タイミング・コンデン
サを充放電する電流Ｉ、及びＩ。
を制御している。この基準電圧は、周波数を広範囲に変
化させたい場合には、適当なタイミング・コンデンサの
選択と共に出力信号の周波数を決定するのに用いられる
。制御手段によって、２個のＤＡＣに適切なデジタル・
データを入力し、って所望の波形対称性を得ることがで
きる。即ち、出力される三角波の周波数と波形対称性の
双方を、一方の制御が他方の制御に影響を及ぼすことな
く、独立して制御できる。
化させたい場合には、適当なタイミング・コンデンサの
選択と共に出力信号の周波数を決定するのに用いられる
。制御手段によって、２個のＤＡＣに適切なデジタル・
データを入力し、って所望の波形対称性を得ることがで
きる。即ち、出力される三角波の周波数と波形対称性の
双方を、一方の制御が他方の制御に影響を及ぼすことな
く、独立して制御できる。
以上、本発明の好適実施例についてのみ説明したが、本
発明の要旨を逸脱することなく、当業者が本発明の変形
変更を行うことは容易である。
発明の要旨を逸脱することなく、当業者が本発明の変形
変更を行うことは容易である。
第１図は従来の関数発生器のブロック図、第２図は従来
の関数発生器の一具体例を示す回路図、第３図は関数発
生器の動作を説明するための出力三角波形図、第４図は
本発明に係る関数発生器の簡略ブロック図、第５Ａ図〜
第５Ｃ図は夫々本発明に係る関数発生器の重要部分の回
路図である０１０・・・電流源、 １２・・・電流シ
ンク、１６・・・コンデンサ、５０・・・制御手段（μ
Ｐ）、５２．５４・・・デジタル・アナログ変換器（Ｄ
ＡＣ）特許出願人 テクトロニクス・インコーポレイテッド代理人 弁理士
森 崎 俊 明
の関数発生器の一具体例を示す回路図、第３図は関数発
生器の動作を説明するための出力三角波形図、第４図は
本発明に係る関数発生器の簡略ブロック図、第５Ａ図〜
第５Ｃ図は夫々本発明に係る関数発生器の重要部分の回
路図である０１０・・・電流源、 １２・・・電流シ
ンク、１６・・・コンデンサ、５０・・・制御手段（μ
Ｐ）、５２．５４・・・デジタル・アナログ変換器（Ｄ
ＡＣ）特許出願人 テクトロニクス・インコーポレイテッド代理人 弁理士
森 崎 俊 明
Claims (1)
- 電流源と、電流シンクと、該電流源及び電流シンクによ
り交互に充放電されるコ／デン、すとを有する関数発生
器において、上記電流源及び上記電流シンクは、夫々、
デジタル・アナロケ変換器と、上記電流−雷力電流の逆
数及び前記電流シンクの出力電流の逆数の和を一定値に
維持しながら上記デジタル・アナログ変換器に入力する
デジタル信号を制御する制御手段とを具えたことを特徴
とする対称性制御型関数発生器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131424A JPS5834618A (ja) | 1981-08-21 | 1981-08-21 | 対称性制御型関数発生器 |
| GB08220304A GB2105937B (en) | 1981-08-21 | 1982-07-13 | Function generator |
| CA000407809A CA1194936A (en) | 1981-08-21 | 1982-07-22 | Function generator with independently controllable symmetry and frequency |
| DE19823229613 DE3229613A1 (de) | 1981-08-21 | 1982-08-09 | Funktionsgenerator mit unabhaengig steuerbarer symmetrie und frequenz |
| NL8203247A NL8203247A (nl) | 1981-08-21 | 1982-08-19 | Functiegenerator met onafhankelijk instelbare symmetrie en frequentie. |
| FR8214408A FR2511783B1 (fr) | 1981-08-21 | 1982-08-20 | Generateurs de fonction a commande independante de la forme d'ondes et de la frequence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131424A JPS5834618A (ja) | 1981-08-21 | 1981-08-21 | 対称性制御型関数発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5834618A true JPS5834618A (ja) | 1983-03-01 |
| JPS6412407B2 JPS6412407B2 (ja) | 1989-02-28 |
Family
ID=15057632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56131424A Granted JPS5834618A (ja) | 1981-08-21 | 1981-08-21 | 対称性制御型関数発生器 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS5834618A (ja) |
| CA (1) | CA1194936A (ja) |
| DE (1) | DE3229613A1 (ja) |
| FR (1) | FR2511783B1 (ja) |
| GB (1) | GB2105937B (ja) |
| NL (1) | NL8203247A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3334592C2 (de) * | 1983-09-24 | 1985-07-11 | Nukem Gmbh, 6450 Hanau | Funktionsgenerator |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240050A (en) * | 1975-09-25 | 1977-03-28 | Hewlett Packard Yokogawa | Triangular wave generator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1117931A (en) * | 1965-01-19 | 1968-06-26 | Marconi Instruments Ltd | Improvements in or relating to wave form generators |
| DE1921035B2 (de) * | 1969-04-25 | 1971-09-30 | Monolithisch integrierbarer rc impulsoszillator | |
| US3694772A (en) * | 1971-04-12 | 1972-09-26 | Information Storage Systems | Voltage control sawtooth oscillator with flyback time independent of frequency |
| DE2249082C3 (de) * | 1972-10-06 | 1980-11-27 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Dreieckspannungsgenerator |
| DE2951930C2 (de) * | 1979-12-21 | 1982-10-28 | Siemens AG, 1000 Berlin und 8000 München | Impulsformer |
-
1981
- 1981-08-21 JP JP56131424A patent/JPS5834618A/ja active Granted
-
1982
- 1982-07-13 GB GB08220304A patent/GB2105937B/en not_active Expired
- 1982-07-22 CA CA000407809A patent/CA1194936A/en not_active Expired
- 1982-08-09 DE DE19823229613 patent/DE3229613A1/de not_active Ceased
- 1982-08-19 NL NL8203247A patent/NL8203247A/nl not_active Application Discontinuation
- 1982-08-20 FR FR8214408A patent/FR2511783B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240050A (en) * | 1975-09-25 | 1977-03-28 | Hewlett Packard Yokogawa | Triangular wave generator |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2105937A (en) | 1983-03-30 |
| FR2511783B1 (fr) | 1986-03-14 |
| FR2511783A1 (fr) | 1983-02-25 |
| NL8203247A (nl) | 1983-03-16 |
| DE3229613A1 (de) | 1983-03-10 |
| JPS6412407B2 (ja) | 1989-02-28 |
| CA1194936A (en) | 1985-10-08 |
| GB2105937B (en) | 1985-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751497A (en) | Digital to analog converter with high output compliance | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| JPS59148914A (ja) | 電流源装置 | |
| EP0319097A2 (en) | Complementary voltage interpolation circuit with transmission delay compensation | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| JPS5834618A (ja) | 対称性制御型関数発生器 | |
| JPH0123966B2 (ja) | ||
| US4335356A (en) | Programmable two-quadrant transconductance amplifier | |
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| JP2576222B2 (ja) | ディジタルーアナログ変換器 | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JPH0619208Y2 (ja) | 可変利得回路 | |
| JP2841401B2 (ja) | 電流スイッチ回路 | |
| JPS61236222A (ja) | デイジタルアナログ信号変換器 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP3219653B2 (ja) | 信号保持回路 | |
| JPH02301208A (ja) | 利得調整回路 | |
| JP3098531B2 (ja) | パルス幅変換回路 | |
| JPH02137421A (ja) | パルスストレッチャー回路 | |
| JPS6196811A (ja) | 信号変換回路 | |
| JPH0136363Y2 (ja) | ||
| JPS61182332A (ja) | Ａ／ｄ変換回路 | |
| JPS60236328A (ja) | 折り返し回路 | |
| JPS5860825A (ja) | 半導体回路 | |
| JPH0410812A (ja) | デジタル／アナログ変換回路 |