JPS5831465A - プロセツサ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプロセッサ制御方式に関し、詳しくは、％　別
にマルチプロセッサ機能を有しないプロセッサ（例えば
マイクロプロセッサ）を用いてマルチプロセッサシステ
ムを構成し、主制御フロセッサから被制御プロセッサを
制御するプロセッサ制御方式に関するものである。

従来、マルチプロセッサシステムは、プロセッサ相互間
のスタート、ストップ制御やレジスタ間直接転送等の機
能を有するプロセッサやプロセッサ間通信用チャネルを
用いて構成されてきた。しかるに、最近、低価格の小さ
なプロセッサ、すなわちマイクロプロセッサを従来布線
論理で構成していた回路に用い、シグナルプロセッサや
フロントエンドプロセッサとして信号処理や前処理゛を
実行させ、経済性と共にシステムの融通性や主プロセツ
サ負荷の軽減をねらったマルチプロセッサシステムが有
力な方法としてクローズアップされてきた。

しかしマイクロプロセッサがプロセッサ相互間の制御機
能を有しないことから、これらシステムではプロセッサ
個々の結合を疎結合とし、処理に必要な情報をメモリ間
データ転送で引継ぐ構成としている。

ところが交換機システム等、高信頼性が要求されるシス
テムでは、障害発生時に処理の停止、障害処理の実行、
あるいは冗長系への切替え等を速やかに行う必要がある
。そこでマルチプロセッサ制御機能を有しないプロセッ
サやマイクロプロセッサ等においても、プロセッサ間で
スタート、ストップ制御やレジスタ間直接転送等を行え
るようにすることが望ましいが、′通常は回路が固定さ
れているため、使用者が回路を変更することは不可能＋
ある。また、プロセッサ制御機能を有“するプロセッサ
及びチャネル制御によるスタート、ストップ制御方式は
、ハード量を多く必要とし高価であり、複雑な制御を必
要とする欠点がある。

本発明の目的は、このような欠点を解消するため、回路
が固定されているプロセッサにおいても、プロセッサ間
のスタート、ストップ制御を簡単に行えるようにするこ
とであり、また、その具体的な実現方法を経済的に提供
することにある。

以下゛、対象とする一プロセッサ制御の典型的な例とし
て、マイクロプロセッサを主制御プロセッサより制御す
る方法′について説明する。外部からマイクロプロセッ
サ（以下μＰ　と略称する）制御のために使用できる機
能として、一般にμＰ　は割込みとリセットを有してい
る。割込みには、マイクロプロセッサのプログラムで割
込みの可、不可を制御できるマスカブル割込み（以下、
工ＮＴという）ト、フログラムで割込みを禁止できない
メンマスカブル割込み（以下、ＮＭＩという）とを有し
ていることが多い。また、リセットでは、リセット信号
によりμＰの内部レジスタ等をクリアして初期設定した
後に、特定番地（例えば“０”番地）からプログラムを
実行開始する機能となっている。本発明は、これらの機
能を用いてスタート、ストップ制御御を実現するもので
ある。

第１図は本発明の一実施例のブロック図で、ｌは主制御
プロセッサ、２，３は禁止不可能な割込みＮＭＩとリセ
ツ）　ＲＥＳＥＴを備えたμＰ１１１は主制御プロセッ
サｌのプログラムを格納するメモリ、１２゜１３はそれ
ぞれμＰ２，３のプログラムを格納するメモリ、３１は
主制御プロセッサ１１μＰ２，３のそれぞれからアクセ
ス可能な共通メモリ、３２は共通メモリアクセス制御回
路、２１．２２．２３Ｆｉそれぞれ主制御プロセッサ１
１μＰ２，３からの制御情報によりメモリ１１　、１２
．１３へのア・クセス、共通メモリ３１へのアクセスを
分岐制御するメモリアクセス制御回路、３３は主制御プ
ロセッサｌからの制御オーダによりμＰ２，３にそれぞ
れ制御信号を送出するμＰ制御回路である。

共通メモリ３１には、第２図（ａ）に示す如くμＰの内
部情報を設定するだめの特定エリア（以下、システムエ
リアという）をμＰ対応に定める。システムエリアには
、処理を一時中断した後に、再び中断直前の状態に復帰
し、処理を継続するために必要なすべての情報を設定す
る。システムエリアに設定される情報とエリアの割付け
の一例を第２図（ｂ）に示す。

先ず、主制御プロセッサｌからのスタートオーダにより
、μＰ２，３をスタ、−トさせる際の動作に主制御プロ
セッサ１はμ゛ＰＰスタートオーダ出に先立ち、μＰ２
ン３が実行を開始すべ角スタート番地、μＰ２，３の各
種レジスタに設定すべき初期値を共通メモリ３１の各シ
ステムエリアに設定する。

すなわち、主制御プロセッサｌはメモリバス１０１を介
し、メモリアクセス要求としてシステムエリアのアドレ
ス、該システムエリアに設定するデータ（例えばスター
ト番地゛）、および書込み信号をメモリアクセス制御回
路２１に送出する。メモリアクセス制御回路２１はその
アドレス情報から共通メモリ３１へのアクセスであるこ
とを識別し、アクセス要求アドレス、データ、書込み信
号を共通メモリアクセス線１０２を介して共通メモリア
クセス制御回路、３２に送出する。共通メモリアクセス
制御回路３２け該アクセス要求に対して、他のプロセッ
サが共通メモリ３１を使用していなくて、かつ他のプロ
セッサからの共通メモリアクセス要求がない場合、ある
いは他のプロセッサからアクセス要求があるが、競合制
御によって主制御プロセ゛ツサ１からのアクセス要求が
認められた場合、主制御プロセッサｌのアクセス要′求
を受は付ける。なお、上記以外の場合には共通メモリア
クセスは待合せとなり、他プロセツサの共通メモリ使用
が終了した時点に受は付けられる。共通メモリアクセス
制御回路３２はアクセス要求を受付けると、デー、夕、
書込み信号を共通メモリバス１０３を介して共通メモリ
３１に送出する。共通メモリ３１は該アドレスに基いて
該当システムエリアにデータを書込む。主制御プロセッ
サ１は共通メモリアクセスを順次繰返し、μＰスタート
に必要なスタート番地、各種レジスタの初期値を共通メ
モリ３１の該当システムエリアに順次設定する。

主制御プロセッサ１は上記システムエリアへの情報設定
を終了した後に、μＰスタートオーダを入出力バス１０
４を介してμＰ制御回路３３に送出する。

なお、μＰスタートオーダにはスタートさせるべきμＰ
の番号あるいは全μＰスタート指示情報が含まれる。μ
Ｐ制御回路３３は該オーダに基づき、スタートさせるμ
Ｐ２あるいは３にリセット信号を所定のタイミングの間
送出する。例えばμＰ２をスタートさせる場合には、リ
セット信号線１１’２に低レベル（論理“１″）が送出
され、所定のタイミング後に高レベル（論理“０”）と
なる。μＰ２のＲＥＳＢＴ端子に低レベルが゛入力され
たことにより、μＰ２のプログラムカウンタ（ＰＣ）、
Ｉレジスタおよび割込みマスク（ＩＦＦ）がクリアされ
る。さらに所定タイミング後に高レベルが入力されるこ
とにより、μＰ２はメモリ１２の０”番地から実行開始
する。すなわち、メモリ１２の′！Ｏ”番地からはスタ
ート処理プログラムが格納されており、μＰ２は該スタ
ート処理プログラムり実行する。スタート処理プログラ
ムは第３図に示した如くであり、μＰ２は共通メモリ３
１のシステムエリアに格納されている値を各種レジスタ
に設定し、スタックポインタ（ＳＰ）で指示されるスタ
ックエリアにスタート番地を格納し、ＩＦＦエリアの値
に基いて設定した後に、リターン（ＲＥＴ）命令により
、スタックエリアに格納されているスタート番地をＰＣ
に設定し、スタート番地にジャンプする。なお、μＰ２
から共通メモリ３１のシステムエリアへのアクセスは、
゛前述の主制御フロセッサ１のアクセス手順と同一であ
る。ただし、読出しの場合には書込み信号の代わりに読
出し信号を送出する。また、スタート処理プログラムは
メモリ１２の“０”番地か逅連続的に格納されている必
要はなく、メモリの使用上の匣宜を考慮して格納エリア
を決定すればよい。ただし、スタート処理プログラムの
先頭は“０″番地とする。

μＰ３をスタートさせるには、主制御゛プロセッサ１か
らの′μＰスタートオーダでμＰ３’を指定し、該オー
ダに基いてμＰ制御回路あがリセット信号線１２２にリ
セット信−号を送出することにより、上記μＰ２のスタ
ートと全く同一の手順で実現できる。なお１、共通メモ
リ３１のシステムエリアはμＰ３に対応づけられたシス
テムエリアを使用する。

また、μＰ２，３を同時にスタートさせるには、主制御
プロセッサ１からのμＰスタートオーダで１斉スタート
を指定し、μＰ制御回路おが該オーダに基いてリセット
信号１１２　、１２２に同時にリセット信号を送出する
ことにより、同様の手順で実現できる。

ただし、この場合はμＰ２，３から独立に出される共通
メモリ３１に対するアクセス要求の競合を共通メモリア
クセス制御回路３２で制御する必要がある。

次に主制御プロセッサｌからのストップオーダにより、
μＰ２，３をストップさせる際の動作について説明する
。

主制御プロセッサｌは入出力バス１０４を介してμＰ番
号あるいは全μＰ指定情報を含むμＰストップオーダを
μＰ制御回路３３に送出する。μＰ制御回路３３味核オ
ーダに基づき、ストップさせるμＰＫＮＭＩ信号を送出
する。例えばμＰ２ストツプのオーダを受信した場合に
は、ＮＭＩ信号線１１１に低レベル（論理“１″）を送
出する。μＰ２はＮＭＩ端子に低レベルが入力されたこ
とにより、実行中の命令を実行終了した時点でＮＭＩ割
込みを受付け、ＰＣの内容をＳＰで指示されるスタック
エリアに格納した（以下、格納されたＰＣの値をＰＣｏ
と記す）後に、ＰＣに６６Ｈを設定して６６Ｈ番地にジ
ャンプする。メモリ１２の６６Ｈ”番地からにはストッ
プ処理プログラムが格納されており、μＰ２は“６６Ｈ
”番地からストップ処理プログラムを実行する。ストッ
プ処理プログラムは第４図に示す如くであり、μＰ２は
スターツクエリアに格納されているＰＣｏ１各種レジス
タの内容および割込みマスクの状況をシステムエリアに
格納した後に、ホール）　（ＨＡＬＴ）命令を実行して
、ホールト状態に入る。□ μＰ３をストップさせるには、主制御プロセッサｌから
のμＰストップオータゝでμＰ３を指定し、該オーダに
基づいてμＰ制御回路３３がＮＭＩ信号線１２１にＮＭ
Ｉ′信号を送出することにより、上記μＰ２のストップ
と全く同一の手順で実現できる。

また、μＰ２，３を同時にストップさせるには、主制御
プロセッサ１のμＰストップオーダで全μＰストップを
指定し、該オー′ダに基づきμＰ制御回路おはＮＭＩ信
号線１１１．１２１に同時にＮＭＩ信号を送出すること
により、同様の手順で実現できる。

なお、ストップはシステムの障害処理等、緊急時に使用
されるこ七が多いので、ストップ制御にはＮＭＩ割込み
を用いる方法が適切であるが、８Ｍ１割込み機能を有し
ないプロセッサあるいはＮＭＩを他の用途に使用するプ
ロセッサに対しては、ストップ用割込みを常に可能とす
るとの制約のもとに、ＩＮＴ割込みを用いて上記ストッ
プ制御を実現できる。すなわち、主制御プロセッサｌか
らのμＰストップオーダに基づき、μＰ制御回路３３は
μＰ２あるいはμＰ３にストップ用ＩＮＴ割込み信号を
送出し、μＰ２あるいはμＰ３は該ＩＮＴ割込み信号に
より割込みマスクを設定し、ＰＣをスタックエリアに格
納した後に、特定番地にジャンプし、上記ストップ処理
プログラムを実行し、ホールト状態に入る。次に主制御
プロセッサからのスタートオーダに基づき、被制御プロ
セッサはスタート処理プログラムを実行し、該スタート
処理でストップ用割込みマスクを解除、すなわち割込み
可能とした後に、スタート番地にジャンプする。以後、
処理実行中にストップ割込みマスクを設定することは禁
止される。

但し、該禁止は回路によｈ規定されているのではなく、
プロセッサ使、用土の規則である。

次にリセットを用いず、ＩＮＴ割込みを用いるスタート
制御について説明する。リセットスタート機能を有しな
いプロセッサあるいはリセットをノ５ワーオンリセット
等、他の用途に用いる場合に対して、スタート用割込み
を設け、上記ストップ処理プログラムでスタート用割込
みのみを割込み可能とすることにより、■ＮＴ割込みを
用いて上記スタート制御を実現できる。すなわち主制御
プロセッサ１からのμＰストップオーダに基づき、μＰ
２あるいはμＰ３は上記ストップ処理プログラムを実行
し、該処理の中でスタート用割込みマスクを解除（すな
わちスタート用割込みのみを割込み可と）した後に、ホ
ールト状態に入る。次に主制御プロセッサからのスター
トオーダに基づき、μＰ制御回路おはμＰ２あるいはμ
Ｐ３にスタート割込み信号を送出する。μＰ２あるいは
μＰ３は該信号により特定番地にジャンプし、上記スタ
ート処・環プログラムを実行し、スタート番地にジャン
プする。

なおＩＮＴ割込みの拡張については、ストップ制御Ｋ　
ＩＮＴ割込みを用いる場合と同一方法で実現できる。

次に中断点再開について説明する。一般にプロセッサを
用いたシステムでは、障害処理等の緊急制御を要する状
態が発生すると、処理を一時中断し、緊急の処理を実行
した後に、再び中断点から処理を続行する。本方式では
この被制御プロセッサの中断点再開制御を容易に実現で
きや。すなわち、緊急事態が発生すると、主制御プロセ
ッサｌはストップオーダを送出し、μＰ２あるいは３の
被制御プロセッサを停止させる。被制御プロセッサは該
′オーダに基づき内部情報を共通メモリ３１の該当シス
テムエリアに格納した後にホー完ト状態とな乞。

主制御プロセッサｌは被制御プロセッサの停止を確認し
、共通メモリ３１のシステムエリアに格納された内部情
報を退避エリアに移し、緊急処理に必要な情報を該当シ
ステム宛リアに設定した後に、スタートオーダを送出し
て被制御プロセッサをスタートさせる。被制御プｉセッ
サは該オーダに基づき共通メモリ３１の該肖システムエ
リアに格納されている情報を内部に設定し、緊急処理プ
ログラムを実行する。実行終了後、終了を例えば共通メ
モリ３１を介して主制御プロセッサｌに報告し、自律的
にあるいは主制御プロセッサｌからのストン、プオーダ
によりホールト状態に入る。主制御プロセッサｌは被制
御゛プロセッサの実行終了およびホールトを確認した後
に、共通メモリ３１の退避エリアに格納されている被制
御プロセッサの内部情報を該当システムエリアに移し、
スタートオーダ、を送出して被制御プロセッサをスター
トさせる。被制御プロセッサは該オーダに基づき共通メ
モリ３】のシステムエリアから中断時の内部情報を読出
して内部設定し、メタ３−トすることにより中断点再開
を行う。

以上説明したように、本発明によれば、μＰ等のマルチ
プロセッサ機能を有しないプロセッサを用いてマルチプ
ロセッサを構成する場合、使用者が共通メモリと簡単な
回路を付加するのみで、プロセッサのスタート、ストッ
プ制御および中断点再開制御が可能となるため、高信頼
性を要するシステム如おいてもμＰ等を用いて容易にマ
ルチプロセッサを構成できるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図（
ａ）、Φ）は第１図における共通メモリに設定するシス
テムエリアの一例を示す図、第３図はスタート処理プロ
グラムの一例を示す流れ図、第４図はストップ処理プロ
グラムの一例を示す流れ図である。 １・・・主制御プロセッサ、２，３・・・マイクロプロ
セッサ、１１　、１２．１３・・・メモリ、２１，２２
．２３・・・メモリアクセス制御回路、３１・・・共通
メモリ、３２・・・共通メモリアクセス制御回路、３３
・・パマイクロプロセッサ制御回路、ｌＯｌ・・・メモ
リバス、ｌＯ２・・・共通メモリアクセス線、１０３・
・・共通メモリバス、１０４・・・入出力バス、Ｉｌｌ
、１２１・・・リセット信号線。 第１図 ［ ０ ［ ） １ 幻 第２ （の （トン 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 １、特別にマルチプロセッサ制御機能を持たない同種あ
   るいは異種の複数のプロセッサで構成し、その主制御プ
   ロセッサが被制御プロセッサの実行開始（スタート）、
   停止（ストップ）を制御するシステムにおいて、主制御
   プロセッサと被制御プロセッサが共にアクセス可能な共
   通メモリと、主制御プロセッサからの制御オーダをデコ
   ードし、被制御プロセッサに割込み信号あるいはリセッ
   ト信号を与えるプロセッサ制御回路とを設け、主制御プ
   ロセッサがプロセッサ制御回路に被制御プロセッサスタ
   ートオーダを送出すると、該プロセッサ制御回路は該オ
   ーダに基づいて被制御プロセッサにリセット信号を発生
   し、被制御プロセッサは該リセット信号により特１定番
   地からスタート処理プログラムを実行し、停止する際に
   あらかじめ共通メモリの特定エリアに蓄積した内部情報
   あるいは主制御プロセッサがあらかじめ共通メモリの特
   定エリアに設定したスタート情報を共通メモリから読出
   し、該情報をスタート時の内部状態として設定して停と
   状態から実行状態に移り、主制御プロセッサがプロセッ
   サ制御回路に被制御プロセッサストップオーダを送出す
   ると、該プロセッサ制御回路は該オーダに基づいて被制
   御プロセッサに禁止不可能な割込みを発生し、該被制御
   プロセッサは該割込みによりストップ処理プログラムを
   実行し、該割込み時点における内部状態を共通メモリの
   特定エリアに書込み、蓄積した後に、実行状態から停止
   状態に移ることを特徴とするプロセッサ制御方式。 ２、特許請求の範囲第１項記載のプロセッサ制御方式に
   おいて、主制御プロセッサからのストップオーダに基づ
   き実行状態から停止状態に移る際に、被制御プロセッサ
   はスタート割込みのみ□　を受は入れ可能とし、主制御
   プロセッサからのスタートオーダに基づき、プロセッサ
   制御回路は被制御プロセッサにスタート割込みを発生し
   、該被制御プロセッサは該スタート割込みによりスター
   ト処理プログラムを実行することを特徴とするプロセッ
   サ制御方式。