JPS58220508A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPS58220508A JPS58220508A JP57102191A JP10219182A JPS58220508A JP S58220508 A JPS58220508 A JP S58220508A JP 57102191 A JP57102191 A JP 57102191A JP 10219182 A JP10219182 A JP 10219182A JP S58220508 A JPS58220508 A JP S58220508A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- output stage
- voltage
- channel type
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は差動増幅回路と出力回路の一体化を図ることに
よって位相遅れを小さくし、高周波領域においても安定
に動作するＭＯＳ トランジスタ形演算増幅器に関する
ものである。
よって位相遅れを小さくし、高周波領域においても安定
に動作するＭＯＳ トランジスタ形演算増幅器に関する
ものである。
第１図は従来の広帯域増幅に適した演算増幅器の回路図
の一例を示すもので、 ＭＯＳ ）ランジスタ（以下単
にトランジスタという。）１乃至５よりなる差動増幅回
路と、トランジスタ６及び７よりなる位相補償用バッフ
ァのソース・ホロワ回路と、トランジスタ８，９及び１
０よりなる出力段のカスコード回路及び位相補償容量１
１により構成されている。なお、１２は反転入力端子、
１３は非反転入力端子、１４は出力端子、１５及び１６
は電源端子を示し、ＶＢよ及びＶＢ□は各増幅段の動作
点を定めるバイアス電圧でアル。
の一例を示すもので、 ＭＯＳ ）ランジスタ（以下単
にトランジスタという。）１乃至５よりなる差動増幅回
路と、トランジスタ６及び７よりなる位相補償用バッフ
ァのソース・ホロワ回路と、トランジスタ８，９及び１
０よりなる出力段のカスコード回路及び位相補償容量１
１により構成されている。なお、１２は反転入力端子、
１３は非反転入力端子、１４は出力端子、１５及び１６
は電源端子を示し、ＶＢよ及びＶＢ□は各増幅段の動作
点を定めるバイアス電圧でアル。
このように構成された演算増幅器においては、電圧利得
はトランジスタ１乃至５よりなる差動増幅回路とトラン
ジスタ８，９及び１０よりなる出力段とで得ており、こ
の２段の増幅段でそれぞれ位相遅れを生じ、高い周波数
に対する位相遅れは各段で９０°に達し、全体では１８
Ｃ以上になるだめ、この回路を負帰還回路に応用すると
き、高周波領域で発振する等の不安定な動作を引き起す
。高周波領域での安定化のため位相補償回路が必要にな
るが、ここでは差動増幅回路の周波数帯域を制限するこ
とによってそれを実現している。従って、出力段にカス
コード回路を採用し、入力容量低減によって差動増幅回
路の周波数帯域を広げようとしても、位相補償容量１１
の付加により効果が少くなり、広帯域で安定に動作する
演算増幅器を実現することが難しいという欠点があった
。
はトランジスタ１乃至５よりなる差動増幅回路とトラン
ジスタ８，９及び１０よりなる出力段とで得ており、こ
の２段の増幅段でそれぞれ位相遅れを生じ、高い周波数
に対する位相遅れは各段で９０°に達し、全体では１８
Ｃ以上になるだめ、この回路を負帰還回路に応用すると
き、高周波領域で発振する等の不安定な動作を引き起す
。高周波領域での安定化のため位相補償回路が必要にな
るが、ここでは差動増幅回路の周波数帯域を制限するこ
とによってそれを実現している。従って、出力段にカス
コード回路を採用し、入力容量低減によって差動増幅回
路の周波数帯域を広げようとしても、位相補償容量１１
の付加により効果が少くなり、広帯域で安定に動作する
演算増幅器を実現することが難しいという欠点があった
。
また、位相補償回路のソース・ホロワ回路には広帯域で
あるものが必要であるため消費電力が増加する欠点もあ
り、さらに容量素子を必要とするだめ、集積回路に内蔵
する場合に製造プロセスが複雑になり、経済的でないと
いう欠点もあった。
あるものが必要であるため消費電力が増加する欠点もあ
り、さらに容量素子を必要とするだめ、集積回路に内蔵
する場合に製造プロセスが複雑になり、経済的でないと
いう欠点もあった。
本発明はこれらの欠点を解決するために、位相補償回路
を付加しなくても、高周波域において位相遅れが少く安
定に動作することのできる演算増幅器を提供しようとす
るものである。
を付加しなくても、高周波域において位相遅れが少く安
定に動作することのできる演算増幅器を提供しようとす
るものである。
第２図は本発明の一実施例の回路構成を示すもので、１
２は反転入力端子、１３は非反転入力端子、１４は出力
端子、１５及び１６は電源端子を示すことは第１図の場
合と同じであり、２１乃至２８は入力段を構成するトラ
ンジスタ、２９乃至３２は出力段を構成するトランジス
タであり、’８１１ ＶＢ２ ”Ｂ３及びＶＢ４は各部
の動作点を決めるバイアス電圧である。
２は反転入力端子、１３は非反転入力端子、１４は出力
端子、１５及び１６は電源端子を示すことは第１図の場
合と同じであり、２１乃至２８は入力段を構成するトラ
ンジスタ、２９乃至３２は出力段を構成するトランジス
タであり、’８１１ ＶＢ２ ”Ｂ３及びＶＢ４は各部
の動作点を決めるバイアス電圧である。
ここで、Ｐチャネル形及びＮチャネル形のトランジスタ
２５及び、２６は第１及び第２の定電流源の機能を持ち
、Ｎチャネル形のペアトランジスタ２２と２７及びＰチ
ャネル形のペアトランジスタ２３と２８はそれぞれ同一
特性のトランジスタで差動対を形成しているが、トラン
ジスタ２７及び２８は負荷素子を持たず直接電源端子１
５及び１６へ接続される。
２５及び、２６は第１及び第２の定電流源の機能を持ち
、Ｎチャネル形のペアトランジスタ２２と２７及びＰチ
ャネル形のペアトランジスタ２３と２８はそれぞれ同一
特性のトランジスタで差動対を形成しているが、トラン
ジスタ２７及び２８は負荷素子を持たず直接電源端子１
５及び１６へ接続される。
反転入力端子１２と非反転入力端子１３の入力電位差に
応じて、差動対を形成しているペアトランジスタ２２と
２７笈び２３と２８に流れる電流は変化する。
応じて、差動対を形成しているペアトランジスタ２２と
２７笈び２３と２８に流れる電流は変化する。
トランジスタ２２及び２３の電流変化はＰチャネル形及
び−Ｎチャネル形のトランジスタ２１及び２４に伝達さ
れる。
び−Ｎチャネル形のトランジスタ２１及び２４に伝達さ
れる。
Ｐチャネル形のトランジスタ２１と２９及びＮチャネル
形のトランジスタ２４と３２はそれぞれカレントミラー
回路を構成しているので、トランジスタ２１（又は２４
）の電流とトランジスタ２９（又は３２）の電流との比
はトランジスタ寸法比によって決まる一定の比をとり、
従って、トランジスタ２２（又は２３）の電流とトラン
ジスタ２９（又は３２）の電流との比は常に一定である
。
形のトランジスタ２４と３２はそれぞれカレントミラー
回路を構成しているので、トランジスタ２１（又は２４
）の電流とトランジスタ２９（又は３２）の電流との比
はトランジスタ寸法比によって決まる一定の比をとり、
従って、トランジスタ２２（又は２３）の電流とトラン
ジスタ２９（又は３２）の電流との比は常に一定である
。
い捷、非反転入力端子１３の電圧が反転入力端子１２の
電圧より高くなると、トランジスタ２２の電流は増加し
、トランジスタ２９の電流も増加する。またトランジス
タ２３の電流は減少し、−ラ°
トランジスタ３２の電流も減少する。
電圧より高くなると、トランジスタ２２の電流は増加し
、トランジスタ２９の電流も増加する。またトランジス
タ２３の電流は減少し、−ラ°
トランジスタ３２の電流も減少する。
トランジスタ２９及び３２の電流変化は、Ｐチャネル形
及びＮチャネル形のトランジスタ３０及ヒ３１を負荷と
して出力端子１４の端子電圧を共に上昇させ、大きな電
圧変化に変換させ、大きな差動電圧利得を実現できる。
及びＮチャネル形のトランジスタ３０及ヒ３１を負荷と
して出力端子１４の端子電圧を共に上昇させ、大きな電
圧変化に変換させ、大きな差動電圧利得を実現できる。
まだ、反転入力端子１２と非反転入力端子１３に同相の
電圧変化が加えられた場合、トランジスタ２２と２７及
び２３と２８には等しい電流が流れ、トランジスタ２１
及び２４には電流変化は起らず、大きな同相信号除去比
も実現できる。
電圧変化が加えられた場合、トランジスタ２２と２７及
び２３と２８には等しい電流が流れ、トランジスタ２１
及び２４には電流変化は起らず、大きな同相信号除去比
も実現できる。
以上の動作説明から明らかなように本発明の演算増幅器
は、入力部は電圧を電流に変換する動作を行ない、出力
段のみが電圧利得を得るように構成し、しかも出力段は
相補形のカスコード増幅回路を構成しているのでトラン
ジスタ２９及び３２の入力容量は小さく、接続点ａ及び
ａ′の電圧Ｖａ及びｖａ′は高速に変化することができ
、さらに接続点ａ及びａ′のインピーダンスは低いので
、入力部の電流変換によって生じる信号の位相遅れは極
めて小さい。なお出力段では高周波域において位相遅れ
を生じるが、本発明による増幅段は１段で、その位相遅
れは高々９０°であるため、何ら位相補償回路を付加す
ることなく安定に帰還をかけることが可能である。
は、入力部は電圧を電流に変換する動作を行ない、出力
段のみが電圧利得を得るように構成し、しかも出力段は
相補形のカスコード増幅回路を構成しているのでトラン
ジスタ２９及び３２の入力容量は小さく、接続点ａ及び
ａ′の電圧Ｖａ及びｖａ′は高速に変化することができ
、さらに接続点ａ及びａ′のインピーダンスは低いので
、入力部の電流変換によって生じる信号の位相遅れは極
めて小さい。なお出力段では高周波域において位相遅れ
を生じるが、本発明による増幅段は１段で、その位相遅
れは高々９０°であるため、何ら位相補償回路を付加す
ることなく安定に帰還をかけることが可能である。
演算増幅器のオフセット電圧は一般に差動増幅回路のア
ンバランスによって生じる。第２図の例では入力部と出
力段を合せて差動増幅回路の機能を実現している。その
ためオフセント電圧を小さくするには、差動対を形成す
るトランジスタ２２と２７及び２３と２８を同一特性ト
ランジスタとする他に、 但し、Ｉ２５＋ Ｉ２６・・・・・・・・・定電流源の
トランジスタ２５、 ２６の動作点電流 Ｓ２１＋ Ｓ２４＋ Ｓ２９＋ ８３２・・・・・・・
・ トランジッタ２１ 。
ンバランスによって生じる。第２図の例では入力部と出
力段を合せて差動増幅回路の機能を実現している。その
ためオフセント電圧を小さくするには、差動対を形成す
るトランジスタ２２と２７及び２３と２８を同一特性ト
ランジスタとする他に、 但し、Ｉ２５＋ Ｉ２６・・・・・・・・・定電流源の
トランジスタ２５、 ２６の動作点電流 Ｓ２１＋ Ｓ２４＋ Ｓ２９＋ ８３２・・・・・・・
・ トランジッタ２１ 。
２４、 ２９． ３２の寸法比
の条件で設計すればよい。
以上説明したように、本発明演算増幅器の位相遅れは高
周波域においても小さく、位相補償回路なしに安定に動
作するため、広：、帯域の演算増幅器を容易に実現でき
る利点がある。
周波域においても小さく、位相補償回路なしに安定に動
作するため、広：、帯域の演算増幅器を容易に実現でき
る利点がある。
また、位相補償回路が不要なことから、小形化、低電力
化が図れる利点があり、さらに、入力部は電圧利得を有
しないだめ、ミラー効果による入力容量増加がなく、入
力容量が極めて小畑いという利点をも有するものである
。
化が図れる利点があり、さらに、入力部は電圧利得を有
しないだめ、ミラー効果による入力容量増加がなく、入
力容量が極めて小畑いという利点をも有するものである
。
第１図は従来の演算増幅器の回路図の一例を示す図、第
２図は本発明の一実施例の回路構成を示す図である。 １〜５・・・・・・・・差動増幅回路を構成するトラン
ジスタ、６，７ ・・・位相補償用バッファのソース
・ホロワ回路を構成するトランジスタ、 ８，９．１０
・・パ・・出力段のカスコード回路を構成するトランジ
スタ、 １１ ・パ°°・・位相補償容量、 １２・
・・・・・・・・反転入力端子、 １３・・・・・・・
・非反転入力端子、 １４ ・・・・・・出力端子、
１５．１６・・・・・・・・・電源端子、 ２１〜２
８・°゛・・ 入力段を構成するトランジスタ、 ２９
〜３２・・・・・・・・出力段を構成するトランジスタ
、 ＶＤＩ〜ｖＢ４・・・・・・・・・バイアス電圧。 。
２図は本発明の一実施例の回路構成を示す図である。 １〜５・・・・・・・・差動増幅回路を構成するトラン
ジスタ、６，７ ・・・位相補償用バッファのソース
・ホロワ回路を構成するトランジスタ、 ８，９．１０
・・パ・・出力段のカスコード回路を構成するトランジ
スタ、 １１ ・パ°°・・位相補償容量、 １２・
・・・・・・・・反転入力端子、 １３・・・・・・・
・非反転入力端子、 １４ ・・・・・・出力端子、
１５．１６・・・・・・・・・電源端子、 ２１〜２
８・°゛・・ 入力段を構成するトランジスタ、 ２９
〜３２・・・・・・・・出力段を構成するトランジスタ
、 ＶＤＩ〜ｖＢ４・・・・・・・・・バイアス電圧。 。
Claims (1)
- ソース端子を共通とし、それぞれ差動対を形成するＮチ
ャネル形のペアＭＯ８）ランジスタとＰチャネル形のペ
アＭＯ８）ランジスタを有し、それぞれの共通なソース
端子を第１及び第２の定電流源に接続し、上記Ｎ及びＰ
チャネル形のペアＭＯ８トランジスタの一方のゲート端
子を反転入力端子に、他方のゲート端子を非反転入力端
子にそれぞれ接続し、前記Ｎ及びＰチャネル形ペアＭＯ
Ｓトランジスタの電流出力を、カレントミラー回路を用
いてゲート端子をバイアスされたＰ及びＮチャネル形の
出力用ＭＯＳトランジスタのソース端子にそれぞれ入力
し、その出力用ＭＯ８）ランジスタのドレイン端子を共
に出力端子に接続してなることを特徴とする演算増幅器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102191A JPS58220508A (ja) | 1982-06-16 | 1982-06-16 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102191A JPS58220508A (ja) | 1982-06-16 | 1982-06-16 | 演算増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58220508A true JPS58220508A (ja) | 1983-12-22 |
Family
ID=14320768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102191A Pending JPS58220508A (ja) | 1982-06-16 | 1982-06-16 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58220508A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291149A (en) * | 1992-03-30 | 1994-03-01 | Murata Manufacturing Co., Ltd. | Operational amplifier |
| US6316998B1 (en) | 1997-11-12 | 2001-11-13 | Nec Corporation | Differential amplifier and a method of compensation |
| JP2007074670A (ja) * | 2005-09-09 | 2007-03-22 | Nec Electronics Corp | 差動増幅回路および半導体装置 |
| JP2013162483A (ja) * | 2012-02-08 | 2013-08-19 | Asahi Kasei Electronics Co Ltd | 演算増幅器 |
-
1982
- 1982-06-16 JP JP57102191A patent/JPS58220508A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291149A (en) * | 1992-03-30 | 1994-03-01 | Murata Manufacturing Co., Ltd. | Operational amplifier |
| US6316998B1 (en) | 1997-11-12 | 2001-11-13 | Nec Corporation | Differential amplifier and a method of compensation |
| JP2007074670A (ja) * | 2005-09-09 | 2007-03-22 | Nec Electronics Corp | 差動増幅回路および半導体装置 |
| JP4694323B2 (ja) * | 2005-09-09 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 差動増幅回路および半導体装置 |
| JP2013162483A (ja) * | 2012-02-08 | 2013-08-19 | Asahi Kasei Electronics Co Ltd | 演算増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933056A (en) | Single pole current mode common-mode feedback circuit | |
| US20060006942A1 (en) | Balanced amplifier and filter using the same | |
| JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
| US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| JPS62217707A (ja) | 全差動増幅器回路およびその方法 | |
| JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
| EP0996996A2 (en) | A high speed and high gain operational amplifier | |
| JPH01311608A (ja) | 電圧電流変換回路 | |
| US7521994B2 (en) | Three-stage amplifier | |
| US7098736B2 (en) | Amplifier circuit | |
| JPH11500883A (ja) | 増幅器 | |
| JP2725718B2 (ja) | 差動増幅器の同相帰還回路 | |
| US5406220A (en) | Pole/zero compensation in cascode amplifiers | |
| US5337007A (en) | High efficiency class AB transconductance amplifier | |
| US4446444A (en) | CMOS Amplifier | |
| JPS58220508A (ja) | 演算増幅器 | |
| US11658626B2 (en) | Split miller compensation in two-stage differential amplifiers | |
| US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
| JPH0380608A (ja) | プシュプル増幅器 | |
| JPH07142941A (ja) | 増幅器出力段 | |
| JPH0555836A (ja) | 増幅器 | |
| JPS6123403A (ja) | 差動増幅回路 | |
| US11742812B2 (en) | Output pole-compensated operational amplifier | |
| JPS61131606A (ja) | 差動増幅回路 |