JPH0380608A - プシュプル増幅器 - Google Patents
プシュプル増幅器Info
- Publication number
- JPH0380608A JPH0380608A JP1328112A JP32811289A JPH0380608A JP H0380608 A JPH0380608 A JP H0380608A JP 1328112 A JP1328112 A JP 1328112A JP 32811289 A JP32811289 A JP 32811289A JP H0380608 A JPH0380608 A JP H0380608A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- stage
- amplifier stage
- parallel
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
- H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
- H03F3/45381—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、差動増幅器、特に、広帯域多段ブシュプル増
幅器に関する。
幅器に関する。
［従来の技術及び発明が解決しようとする課題］典型的
な従来の単一段増幅器は、利得帯域幅が限定されていた
。よって、利得が増加すると、それに比例して帯域幅を
減少しなければならなかった。数段を互いにカスケード
接続した場合でも、同様に帯域幅が減少すると共に、入
出力間の遅延時間が増加した。
な従来の単一段増幅器は、利得帯域幅が限定されていた
。よって、利得が増加すると、それに比例して帯域幅を
減少しなければならなかった。数段を互いにカスケード
接続した場合でも、同様に帯域幅が減少すると共に、入
出力間の遅延時間が増加した。
したがって、本発明の目的は、単一段の遅延を維持しな
がら利得帯域幅積を改善したブシュプル増幅器の提供に
ある。
がら利得帯域幅積を改善したブシュプル増幅器の提供に
ある。
［課題を解決するための手段及び作用］本発明の広帯域
ブシュプル増幅器は、主増幅器段、及び並列増幅器段を
具えている。これら２つの増幅器段の入力端を並列接続
し、共通の差動霊圧入力信号を受けるようにする。並列
増幅器段は、トランスインピーダンス増幅器及びフォロ
ア回路で構成される。主増幅器段の出力端は、フォロア
回路の入力端に結合し、その出力信号を並列トランスイ
ンピーダンス増幅器段の出力信号と加算して、電圧出力
信号を発生する。この結果、ブシュプル増幅器の利得帯
域幅積は単一段増幅器よりも大きくなるが、遅延は単一
段と同じである。
ブシュプル増幅器は、主増幅器段、及び並列増幅器段を
具えている。これら２つの増幅器段の入力端を並列接続
し、共通の差動霊圧入力信号を受けるようにする。並列
増幅器段は、トランスインピーダンス増幅器及びフォロ
ア回路で構成される。主増幅器段の出力端は、フォロア
回路の入力端に結合し、その出力信号を並列トランスイ
ンピーダンス増幅器段の出力信号と加算して、電圧出力
信号を発生する。この結果、ブシュプル増幅器の利得帯
域幅積は単一段増幅器よりも大きくなるが、遅延は単一
段と同じである。
［実施例］
添付図は、本発明による広帯域ブシュプル増幅器の回路
図である。この広帯域ブシュプル増幅器（１０）は、主
増幅器段（１２）と並列増幅器段（１３）とを具えてお
り、この並列増幅器段は、トランスインピーダンス増幅
器（■４）及びフォロア回路（１６）から構成される。
図である。この広帯域ブシュプル増幅器（１０）は、主
増幅器段（１２）と並列増幅器段（１３）とを具えてお
り、この並列増幅器段は、トランスインピーダンス増幅
器（■４）及びフォロア回路（１６）から構成される。
増幅器（１０）は、個別部品を用いて構成することもで
きるが、典型的には集積回路形式で製造できる点に、先
ず留意されたい。よって、以下の説明は、差動ソース結
合電界効果トランジスタ（ＦＥＴ）ロジ・ツクを用いた
回路を集積化した実施例について説明する。
きるが、典型的には集積回路形式で製造できる点に、先
ず留意されたい。よって、以下の説明は、差動ソース結
合電界効果トランジスタ（ＦＥＴ）ロジ・ツクを用いた
回路を集積化した実施例について説明する。
主増幅器段（１２）は、図示の如く接続された１対のＦ
ＥＴ （１８）、（２０）を含んでおり、差動人力対を
形成する。ＦＥＴ （１８）、（２０）のゲートを入力
端子（２２）、（２４）に夫々接続して、差動入力端子
信号Ｖｌを受けるようにする。従来設計の定電流源（２
６）を、接地（ＧＮＤ）基準端子（２８）と２個のＦＥ
Ｔの相互接続したソース電極との間に接続する。ＦＥＴ
（１Ｂ）（２０）のドレインを負荷インピーダンス（
３０）（３２）に夫々接続し、更にＶＣＣ電源端子（３
３）に接続する。これら負荷インピーダンスは、受動抵
抗素子でもよいし、従来設計の能動電流源でもよい。増
幅器段（１２）からの差動出力電圧信号は、導電路（３
４）、（３６）を介して伝達される。これら導電路は、
ＦＥＴ （１８）、（２０）のドレイン電極及び夫々の
負荷インピーダンスの共通接続点に結合されている。
ＥＴ （１８）、（２０）を含んでおり、差動人力対を
形成する。ＦＥＴ （１８）、（２０）のゲートを入力
端子（２２）、（２４）に夫々接続して、差動入力端子
信号Ｖｌを受けるようにする。従来設計の定電流源（２
６）を、接地（ＧＮＤ）基準端子（２８）と２個のＦＥ
Ｔの相互接続したソース電極との間に接続する。ＦＥＴ
（１Ｂ）（２０）のドレインを負荷インピーダンス（
３０）（３２）に夫々接続し、更にＶＣＣ電源端子（３
３）に接続する。これら負荷インピーダンスは、受動抵
抗素子でもよいし、従来設計の能動電流源でもよい。増
幅器段（１２）からの差動出力電圧信号は、導電路（３
４）、（３６）を介して伝達される。これら導電路は、
ＦＥＴ （１８）、（２０）のドレイン電極及び夫々の
負荷インピーダンスの共通接続点に結合されている。
主増幅器段の利得ＡＶ旧よ、次のようになる。
（１） Ｚ３０＝ Ｚ３２＝ Ｚ 及び（２） ｇ
ｍ１Ｂ＝ ｇ ｍ２０ ＝ ｇ ｍＭならば、（３）Ａ
ＭＶ−Ｚ ｇｍＭ となる。
ｍ１Ｂ＝ ｇ ｍ２０ ＝ ｇ ｍＭならば、（３）Ａ
ＭＶ−Ｚ ｇｍＭ となる。
上述の如く、並列増幅器段（１３）は、トランスインピ
ーダンス増幅器（１４）及びフォロア回路（１６）を具
えている。増幅器（１４）は、■対のＦＥＴ（３Ｂ）、
（４０）を含んでいる。これら２個のＦＥＴのゲートを
回路入力端子（２２）及び（２４）に接続し、ドレイン
を図示の如く出力端子（４２）、（４４）に接続する。
ーダンス増幅器（１４）及びフォロア回路（１６）を具
えている。増幅器（１４）は、■対のＦＥＴ（３Ｂ）、
（４０）を含んでいる。これら２個のＦＥＴのゲートを
回路入力端子（２２）及び（２４）に接続し、ドレイン
を図示の如く出力端子（４２）、（４４）に接続する。
定電流源（４６）は、接地端子（２８）とＦＥＴ（３８
）、（４０）の相互接続されたソース電極との間に接続
する。フォロア回路（１６）は、１対のＦＥＴ（４８）
、（５０）を具えており、これらのゲートは、導電路（
３４）、（３６）によりＦＥＴ（■８）、（２０）のド
レインに夫々接続されてイル。ＦＥＴ（４８）、（５ｏ
）のソース電極は、回路出力端子（４２）、（４４）に
夫々結合しており、これらＦＥＴのドレインは、Ｖｃｃ
端子（３３）に結合している。ＦＥＴ（４８）及び（５
０）はソース・フォロアとして構成されており、各ＦＥ
Ｔのソースの電圧がそのゲート電圧に追従することが理
解できよう。したがって、並列増幅器段の総合利得ＡＶ
Ｐは、主増幅器段と同様の方法で求まり、次のようにな
る。
）、（４０）の相互接続されたソース電極との間に接続
する。フォロア回路（１６）は、１対のＦＥＴ（４８）
、（５０）を具えており、これらのゲートは、導電路（
３４）、（３６）によりＦＥＴ（■８）、（２０）のド
レインに夫々接続されてイル。ＦＥＴ（４８）、（５ｏ
）のソース電極は、回路出力端子（４２）、（４４）に
夫々結合しており、これらＦＥＴのドレインは、Ｖｃｃ
端子（３３）に結合している。ＦＥＴ（４８）及び（５
０）はソース・フォロアとして構成されており、各ＦＥ
Ｔのソースの電圧がそのゲート電圧に追従することが理
解できよう。したがって、並列増幅器段の総合利得ＡＶ
Ｐは、主増幅器段と同様の方法で求まり、次のようにな
る。
（４） ｇ ｍ４８− ｇ ｍ５０＝ ｇ ｍＦ 及
び（５）ｇｍ３８＝ｇｍ４０＝ｇｍＴ ならば、（６
）ＡＶＰ＝ｇｍＴ／ ｇｍＦ となる。
び（５）ｇｍ３８＝ｇｍ４０＝ｇｍＴ ならば、（６
）ＡＶＰ＝ｇｍＴ／ ｇｍＦ となる。
主増幅器段の利得ＡＶＭ及び並列増幅器段の利得ＡＶＰ
が夫々求まると、増幅器（１０）の総合利得ＡＶＣは、
単に２つの利得の和となることに留意されたい。添付図
を考察すると、ＦＥＴ（４８）、（５０）のソースから
の利得成分は、ＦＥＴ（３８）及び（４０）のドレイン
からの利得成分と同相であり、互いに加算されることが
わかる。
が夫々求まると、増幅器（１０）の総合利得ＡＶＣは、
単に２つの利得の和となることに留意されたい。添付図
を考察すると、ＦＥＴ（４８）、（５０）のソースから
の利得成分は、ＦＥＴ（３８）及び（４０）のドレイン
からの利得成分と同相であり、互いに加算されることが
わかる。
よって、総合利得ＡＶＣは、
（７） ＡＶＣ＝ＡＶＭ＋ＡＶＰ
となる。
主増幅器段及び並列増幅器段の１１Ｆ域が等しいと仮定
すると、単一段増幅器に対する利得の改善度Ｇｌは、次
のようになる。
すると、単一段増幅器に対する利得の改善度Ｇｌは、次
のようになる。
（８） ＣＩ ＝ （ＡＭＶ＋ＡＭＰ） ／ＡＶＭＦＥ
Ｔ（３８）、（４０）、（４８）及び（５０）が同じな
らば、即ち、集積形式で同し大きさならば、帯域及び遅
延は単一段増幅器と同じままで、利得の改善度は２とな
る。すなわち、利得帯域幅積の改善の係数は、２である
。しかし、ＦＥＴ（４８）、（５０）の大きさとＦＥＴ
（３８）、（４０）の大きさとの比が変化すると、利得
改善度もそれに応じて変化する。ＦＥＴ（３８）、（４
０）の大きさ（幅）を増やすことにより、並列増幅器の
利得が大幅に増加すると、ＦＥＴの増加した容量が、可
能な利得帯域幅積の改善度を制限する。
Ｔ（３８）、（４０）、（４８）及び（５０）が同じな
らば、即ち、集積形式で同し大きさならば、帯域及び遅
延は単一段増幅器と同じままで、利得の改善度は２とな
る。すなわち、利得帯域幅積の改善の係数は、２である
。しかし、ＦＥＴ（４８）、（５０）の大きさとＦＥＴ
（３８）、（４０）の大きさとの比が変化すると、利得
改善度もそれに応じて変化する。ＦＥＴ（３８）、（４
０）の大きさ（幅）を増やすことにより、並列増幅器の
利得が大幅に増加すると、ＦＥＴの増加した容量が、可
能な利得帯域幅積の改善度を制限する。
本発明の好適な実施例について図示し、詳細に説明した
が、これは単なる例に過ぎない。例えば、差動形式又は
シングルエンド形式であっても、出力インピーダンスが
有限の他の増幅器構成を、主増幅器段及び並列増幅器段
に用いることができる。
が、これは単なる例に過ぎない。例えば、差動形式又は
シングルエンド形式であっても、出力インピーダンスが
有限の他の増幅器構成を、主増幅器段及び並列増幅器段
に用いることができる。
さらに、適切なバイアスを供給できるならば、ｎチャン
ネル、ｐチャンネル又はＧａＡｓ素子の如き任意の形式
のＦＥＴを用いることもできる。
ネル、ｐチャンネル又はＧａＡｓ素子の如き任意の形式
のＦＥＴを用いることもできる。
［発明の効果コ
上述の如く、本発明のブシュプル増幅器によれば、単一
段と同し遅延でありながら、利得帯域幅積を改善できる
。
段と同し遅延でありながら、利得帯域幅積を改善できる
。
添付図は、本発明のブシュプル増幅器の好適な実施例の
回路図である。 （１２）は主増幅器段、 段、（１４）はトランスイ （１６）はフォロア回路、 入力端子、（４２）、（４ （１３）は並列増幅器 ンピーダンス増幅器、 （２２）、（２４）は ４）は出力端子である。
回路図である。 （１２）は主増幅器段、 段、（１４）はトランスイ （１６）はフォロア回路、 入力端子、（４２）、（４ （１３）は並列増幅器 ンピーダンス増幅器、 （２２）、（２４）は ４）は出力端子である。
Claims (1)
- 【特許請求の範囲】 入力端に入力電圧信号を受け、出力端に電圧出力信号を
発生する主増幅器段と、 入力端が上記主増幅器段の出力端に結合されたフォロア
回路、及び入力端が上記主増幅器段の入力端に結合され
ると共に出力端が上記フォロア回路の出力端に結合され
て電圧出力信号を発生するトランスインピーダンス増幅
器を有する並列増幅器段と を具えたプシュプル増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US285993 | 1988-12-19 | ||
| US07/285,993 US4859961A (en) | 1988-12-19 | 1988-12-19 | Wide bandwidth push-pull parallel amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0380608A true JPH0380608A (ja) | 1991-04-05 |
Family
ID=23096582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1328112A Pending JPH0380608A (ja) | 1988-12-19 | 1989-12-18 | プシュプル増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4859961A (ja) |
| EP (1) | EP0374543A3 (ja) |
| JP (1) | JPH0380608A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050096296A (ko) * | 2004-03-30 | 2005-10-06 | 엘지이노텍 주식회사 | 차동 트랜스임피던스 전치증폭기 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5142244A (en) * | 1991-05-06 | 1992-08-25 | Harris Corporation | Full range input/output comparator |
| DE10016445C2 (de) * | 2000-03-29 | 2002-03-28 | Infineon Technologies Ag | Elektronische Ausgangsstufe |
| US6844781B1 (en) | 2003-07-07 | 2005-01-18 | Ami Semiconductor, Inc. | Dual differential-input amplifier having wide input range |
| KR100554850B1 (ko) * | 2004-03-02 | 2006-02-24 | 삼성전자주식회사 | 선형 데시벨 전달 컨덕턴스를 갖는 가변이득 증폭기 |
| US7388436B2 (en) * | 2005-11-02 | 2008-06-17 | Marvell World Trade Ltd | High-bandwidth high-gain amplifier |
| US11177775B2 (en) * | 2019-12-12 | 2021-11-16 | Applied Materials Israel Ltd. | Detection circuit and method for amplifying a photosensor output current |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3619797A (en) * | 1970-01-21 | 1971-11-09 | Globe Universal Sciences | Operational amplifier |
| JPS5533747Y2 (ja) * | 1975-04-14 | 1980-08-11 | ||
| US4070633A (en) * | 1977-03-10 | 1978-01-24 | Motorola Inc. | Remote controlled amplifier |
| US4227256A (en) * | 1978-01-06 | 1980-10-07 | Quadracast Systems, Inc. | AM Broadcast tuner with automatic gain control |
| GB2057803A (en) * | 1979-08-31 | 1981-04-01 | Plessey Co Ltd | Amplifiers |
| US4333058A (en) * | 1980-04-28 | 1982-06-01 | Rca Corporation | Operational amplifier employing complementary field-effect transistors |
| JPS5940712A (ja) * | 1982-08-31 | 1984-03-06 | Toshiba Corp | 切換増幅器 |
| JPS5945706A (ja) * | 1982-09-09 | 1984-03-14 | Nippon Shiguneteitsukusu Kk | 差動増幅回路 |
| FR2562739B1 (fr) * | 1984-04-06 | 1989-05-26 | Efcis | Amplificateur a large bande a double contre-reaction de mode commun |
| US4596958A (en) * | 1984-09-26 | 1986-06-24 | Burr-Brown Corporation | Differential common base amplifier with feed forward circuit |
| EP0206607A3 (en) * | 1985-06-18 | 1987-09-02 | Comlinear Corporation | Wideband feedback amplifier |
| DE3785942T2 (de) * | 1986-01-10 | 1993-11-18 | Hitachi Ltd | Verstärkeranordnung für ein aktives Filter. |
| US4885548A (en) * | 1987-07-24 | 1989-12-05 | Nippon Telegraph And Telephone Corporation | Wideband amplifier |
-
1988
- 1988-12-19 US US07/285,993 patent/US4859961A/en not_active Expired - Lifetime
-
1989
- 1989-11-29 EP EP19890122069 patent/EP0374543A3/en not_active Ceased
- 1989-12-18 JP JP1328112A patent/JPH0380608A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050096296A (ko) * | 2004-03-30 | 2005-10-06 | 엘지이노텍 주식회사 | 차동 트랜스임피던스 전치증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4859961A (en) | 1989-08-22 |
| EP0374543A2 (en) | 1990-06-27 |
| EP0374543A3 (en) | 1990-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187448A (en) | Differential amplifier with common-mode stability enhancement | |
| US5933056A (en) | Single pole current mode common-mode feedback circuit | |
| EP1071205B1 (en) | Rail-to-rail input/output operational amplifier and method | |
| US5124663A (en) | Offset compensation CMOS operational amplifier | |
| US6975171B2 (en) | Balanced amplifier and filter using the same | |
| JP2858584B2 (ja) | 増幅回路 | |
| KR960011407B1 (ko) | 저전압 고속동작의 씨모스 (cmos) 연산증폭기 | |
| US5146179A (en) | Fully differential operational amplifier having frequency dependent impedance division | |
| KR19980064159A (ko) | 필터 회로 | |
| JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
| US5434538A (en) | Gain enhancement for amplifier using a replica amplifier | |
| US6525608B2 (en) | High gain, high bandwidth, fully differential amplifier | |
| EP0286347A2 (en) | Balanced output analog differential amplifier circuit | |
| JPH11500883A (ja) | 増幅器 | |
| JPH0380608A (ja) | プシュプル増幅器 | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| US5406220A (en) | Pole/zero compensation in cascode amplifiers | |
| JPS62176315A (ja) | 電子増幅器 | |
| EP1376860A1 (en) | Asymmetrical differential amplifier | |
| US6985038B2 (en) | Operational amplifier generating desired feedback reference voltage allowing improved output characteristic | |
| JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
| US5424681A (en) | Wide range operational amplifier | |
| US5157349A (en) | Differential operational amplifier | |
| US4333057A (en) | Differential-input complementary field-effect transistor amplifier | |
| EP1271777A1 (en) | A digital technologic attenuate control circuit of current-model step by step |