JPS58204558A - 配線方法 - Google Patents
配線方法Info
- Publication number
- JPS58204558A JPS58204558A JP8822482A JP8822482A JPS58204558A JP S58204558 A JPS58204558 A JP S58204558A JP 8822482 A JP8822482 A JP 8822482A JP 8822482 A JP8822482 A JP 8822482A JP S58204558 A JPS58204558 A JP S58204558A
- Authority
- JP
- Japan
- Prior art keywords
- window
- wiring
- wirings
- aluminum
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路の多層配線の方法に関し、特にＡＩと
の良好な電気的接触を得る方法に関する。
の良好な電気的接触を得る方法に関する。
Ａ１は、Ａｕに次ぐ良′Ｗｔ導体であり、微細加工性も
よく、安価であるために、半導体や集積回路などの配線
金属として用いられている。しかし、Ａｌは空気中の水
分や水を用いた処理などにより表面に数百Ａのアルミナ
層が生じ、アルミナは不導通のため金属をただ接触させ
ただけでは接触抵抗が大きい。そこで集積回路において
、ＡＩ配線上の層間絶縁膜Ｓ１０．にスルーホールをバ
ッファド弗酸液で開口し Ｃ，％Ｔｉ、Ｍｏなどの高融
点金属を介してムｌ配線を形成し、約３００℃以上で熱
処理をすれば、高融点金属がアルミナ層中に拡散し、数
μｍ角と小さいスルーホールでも接触抵抗ｌΩΩトドな
り良好な導通が得られる。
よく、安価であるために、半導体や集積回路などの配線
金属として用いられている。しかし、Ａｌは空気中の水
分や水を用いた処理などにより表面に数百Ａのアルミナ
層が生じ、アルミナは不導通のため金属をただ接触させ
ただけでは接触抵抗が大きい。そこで集積回路において
、ＡＩ配線上の層間絶縁膜Ｓ１０．にスルーホールをバ
ッファド弗酸液で開口し Ｃ，％Ｔｉ、Ｍｏなどの高融
点金属を介してムｌ配線を形成し、約３００℃以上で熱
処理をすれば、高融点金属がアルミナ層中に拡散し、数
μｍ角と小さいスルーホールでも接触抵抗ｌΩΩトドな
り良好な導通が得られる。
・しかしながら、バッファド弗酸液ではナイドエツチン
グ太き（高集積化には適さない。そこで、サイドエツチ
ングを小さく、正確に数μｍ角のスルーホールを開口す
るために、ＣＦ４ガスによるリアクティブスパッタエツ
チングにより開口して前記のように配線したが、同様な
よい導通は得られないことが分った。熱処理をしても接
触抵抗の降下が遅くばらつきが大きい。そして、確実に
開口しようとしてドライエツチング時間を長くするほど
、この傾向は顕著になる。
グ太き（高集積化には適さない。そこで、サイドエツチ
ングを小さく、正確に数μｍ角のスルーホールを開口す
るために、ＣＦ４ガスによるリアクティブスパッタエツ
チングにより開口して前記のように配線したが、同様な
よい導通は得られないことが分った。熱処理をしても接
触抵抗の降下が遅くばらつきが大きい。そして、確実に
開口しようとしてドライエツチング時間を長くするほど
、この傾向は顕著になる。
導通が得にくい原因を調べるために、長時間ドライエツ
チングしたものについでスルーポール下のＡ１表面をオ
ージェ分析などにより調べてみると、Ａ１表面にＦ％Ｃ
，ＯｌＨなどの堆積物があることが分った。ＡｔはＣＦ
、ガスでエツチングされないため、８ｉ０ｔを開口する
ときのマスクであるホトレジストとＣＦ４ガスの反応し
重合化した喀）のがＡｔ上に堆積していることが考えら
れ、これが高融点金属のＡＩへの拡散を妨げているよう
である。
チングしたものについでスルーポール下のＡ１表面をオ
ージェ分析などにより調べてみると、Ａ１表面にＦ％Ｃ
，ＯｌＨなどの堆積物があることが分った。ＡｔはＣＦ
、ガスでエツチングされないため、８ｉ０ｔを開口する
ときのマスクであるホトレジストとＣＦ４ガスの反応し
重合化した喀）のがＡｔ上に堆積していることが考えら
れ、これが高融点金属のＡＩへの拡散を妨げているよう
である。
本発明の目的は、以上のような欠点に鑑み、接触面積が
数μｍ角と小さくてもＡＩとの良好な電気的接触を得る
ことが可能な配線方法を提供することにある。
数μｍ角と小さくてもＡＩとの良好な電気的接触を得る
ことが可能な配線方法を提供することにある。
基板上にＡ１配線を形成し、該ＡＩ配線を含む全面に層
間絶縁膜を形成した後、前記Ａ＋配線上の所定部分の層
間絶縁膜を弗化炭素系ガスを用いたドライエツチングに
より開口し、鹸素プラズマ処理を行い該開口に高融点金
属を被着し、配線を形成し、’、Ｉｌｌ、’、’、ｌ。
間絶縁膜を形成した後、前記Ａ＋配線上の所定部分の層
間絶縁膜を弗化炭素系ガスを用いたドライエツチングに
より開口し、鹸素プラズマ処理を行い該開口に高融点金
属を被着し、配線を形成し、’、Ｉｌｌ、’、’、ｌ。
加熱する工程を有することを蒔徴とする配線方法。
以下、本＠明についての実施例を図面を用いて説明する
。
。
第１図〜第７図は、本発明の一実施例を説明するだめの
図である。第１図のようにＳｉ窒化膜で全面が被覆され
た８ｉ基板１の上にＡＩを０．３μｍ蒸着し、ホトレジ
スト膜マスクをしてＣＣｌ４ ドライエツチングしＡ
１配線２を形成し、ホトレジスト膜を除去し、第２図の
ように全面に層間絶縁膜として１ｆｉｉＯ，３を厚さ０
．４μｍ気相成長し、第３図のように２μｍ角の開ロバ
ターン５のあるホトレジスト膜４を形成し、第４図のよ
うにＣＦ４ガスを用いて平行半板リアクティブスパッタ
エツチングによりガス圧１００ｍｔｏｒｒ、高周波電力
１００Ｗ約５分間で８ｉ０．Ｊ［３に開口５を設け、第
５図のようにエツチングガスを酸素０．に変えてガス圧
２００ ｍｔｏｒｒ 。
図である。第１図のようにＳｉ窒化膜で全面が被覆され
た８ｉ基板１の上にＡＩを０．３μｍ蒸着し、ホトレジ
スト膜マスクをしてＣＣｌ４ ドライエツチングしＡ
１配線２を形成し、ホトレジスト膜を除去し、第２図の
ように全面に層間絶縁膜として１ｆｉｉＯ，３を厚さ０
．４μｍ気相成長し、第３図のように２μｍ角の開ロバ
ターン５のあるホトレジスト膜４を形成し、第４図のよ
うにＣＦ４ガスを用いて平行半板リアクティブスパッタ
エツチングによりガス圧１００ｍｔｏｒｒ、高周波電力
１００Ｗ約５分間で８ｉ０．Ｊ［３に開口５を設け、第
５図のようにエツチングガスを酸素０．に変えてガス圧
２００ ｍｔｏｒｒ 。
高周波電力１００Ｗ、約１０分間でホトレジスト膜４と
開口５のＡｔ上に生じた弗化重合物を灰化して除去し、
第６図のようにＴｉ６とＡｔ ７を厚さ０．２１ μｍと０．５μｍと連続して蒸着し、第７図のように１
）Ｌｚ＆Ｘ、Ｉ［ｙ爲□゛：・ＭｒＣＣｌ、 ’ｆ５イ
エ、ヶングにより配線を形成しホトレジスト膜を除去し
、窒素雰囲気中で３５０℃（９）分間加熱してＴｉをＡ
ｔ中へ熱拡散させることにより配線を導通させることが
できる。
開口５のＡｔ上に生じた弗化重合物を灰化して除去し、
第６図のようにＴｉ６とＡｔ ７を厚さ０．２１ μｍと０．５μｍと連続して蒸着し、第７図のように１
）Ｌｚ＆Ｘ、Ｉ［ｙ爲□゛：・ＭｒＣＣｌ、 ’ｆ５イ
エ、ヶングにより配線を形成しホトレジスト膜を除去し
、窒素雰囲気中で３５０℃（９）分間加熱してＴｉをＡ
ｔ中へ熱拡散させることにより配線を導通させることが
できる。
２μｍμｍシスルーホール抗値は、熱処理前では数十Ω
〜数にΩまでばらついているが、３５０℃で約１５分の
熱処理により１０以下になる。３５０℃で加分熱処理し
たものの一例として、１枚のウェハにつき１００点で（
資）枚のウェハについて測定した抵抗値は０．３２±０
．１２Ｊ］ （９５％分布限界）テアリ、抵抗値とばら
つき共に非常に小さくなる。また、ＣＦ４で開口しホト
レジスト膜をばくり液で除去したものでは、３５０℃加
分の熱処理で数Ω〜数十〇であり、１０以下になるまで
１こは１時間以上の熱処理が必要となり、スルーホール
抵抗の下がり方は遅くなる。
〜数にΩまでばらついているが、３５０℃で約１５分の
熱処理により１０以下になる。３５０℃で加分熱処理し
たものの一例として、１枚のウェハにつき１００点で（
資）枚のウェハについて測定した抵抗値は０．３２±０
．１２Ｊ］ （９５％分布限界）テアリ、抵抗値とばら
つき共に非常に小さくなる。また、ＣＦ４で開口しホト
レジスト膜をばくり液で除去したものでは、３５０℃加
分の熱処理で数Ω〜数十〇であり、１０以下になるまで
１こは１時間以上の熱処理が必要となり、スルーホール
抵抗の下がり方は遅くなる。
このような本発明によれば、スルーホールが２μｍ角と
小さくても、スルーホール抵抗は１０以下になり、抵抗
値とばらつき共に小さく、従来では得られなかった値で
あることからも本発明の効果は明らかである。
小さくても、スルーホール抵抗は１０以下になり、抵抗
値とばらつき共に小さく、従来では得られなかった値で
あることからも本発明の効果は明らかである。
実施例では、弗化炭素ガスとしてＣＦ、を用いたが、Ｃ
ＨＦ、、 ｃ、ｐｓ、Ｃ５Ｆ’ａなどであってもよい。
ＨＦ、、 ｃ、ｐｓ、Ｃ５Ｆ’ａなどであってもよい。
また、実施例では、酸素プラズマ処理を開口を同じリア
クティブスパッタエソチングでおこなったが、一般的な
円筒型プラズマエツチングであってもよい。
クティブスパッタエソチングでおこなったが、一般的な
円筒型プラズマエツチングであってもよい。
第１図〜第７図はＡＩとの電気的接触を得る本発明の詳
細な説明するための図である。図においてｌは、絶縁さ
れた基板、２は第１層ＡＩ配線、３は層間絶縁膜ｓｉｏ
、、４はホトレジスト膜、５は開口（スルーホール）、
６は高融点金属、７は第２層ＡＩ配線である。
細な説明するための図である。図においてｌは、絶縁さ
れた基板、２は第１層ＡＩ配線、３は層間絶縁膜ｓｉｏ
、、４はホトレジスト膜、５は開口（スルーホール）、
６は高融点金属、７は第２層ＡＩ配線である。
Claims (1)
- 基板上にＡＩ配線を形成し、該Ａ１配線を含む全面に層
間絶縁膜を形成した後、前記ＡＩ配線上の所定部分の層
間絶縁膜を弗化炭素糸ガスを用いたドライエツチングに
より開口し、酸素プラズマ処理を行い該開口に高融点金
属を被着し、配線を形成し、加熱する工程を有すること
を％黴とする配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8822482A JPS58204558A (ja) | 1982-05-25 | 1982-05-25 | 配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8822482A JPS58204558A (ja) | 1982-05-25 | 1982-05-25 | 配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58204558A true JPS58204558A (ja) | 1983-11-29 |
Family
ID=13936896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8822482A Pending JPS58204558A (ja) | 1982-05-25 | 1982-05-25 | 配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204558A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152042A (ja) * | 1984-12-20 | 1986-07-10 | エツセ・ジ・エツセ・ミクロエレツトロニーカ・エツセ・ピ・ア | 半導体素子の金属化パターンおよびその方法 |
| JPS6260240A (ja) * | 1985-09-10 | 1987-03-16 | Matsushita Electric Ind Co Ltd | 多層配線 |
| JPS63287019A (ja) * | 1987-05-19 | 1988-11-24 | Nec Corp | 半導体装置の製造方法 |
-
1982
- 1982-05-25 JP JP8822482A patent/JPS58204558A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152042A (ja) * | 1984-12-20 | 1986-07-10 | エツセ・ジ・エツセ・ミクロエレツトロニーカ・エツセ・ピ・ア | 半導体素子の金属化パターンおよびその方法 |
| JPS6260240A (ja) * | 1985-09-10 | 1987-03-16 | Matsushita Electric Ind Co Ltd | 多層配線 |
| JPS63287019A (ja) * | 1987-05-19 | 1988-11-24 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469981A (en) | Electrically blowable fuse structure manufacturing for organic insulators | |
| US3918149A (en) | Al/Si metallization process | |
| JPH02218150A (ja) | 一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体 | |
| JPS6350860B2 (ja) | ||
| US5710460A (en) | Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric | |
| JP2809087B2 (ja) | 配線形成方法 | |
| JPS58204558A (ja) | 配線方法 | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| JPH01150342A (ja) | 多層配線構造体及びその製造方法 | |
| JPS58204557A (ja) | 配線方法 | |
| EP0266522B1 (en) | Polyimide stud transfer process | |
| JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
| US4693780A (en) | Electrical isolation and leveling of patterned surfaces | |
| JPS58204556A (ja) | 配線方法 | |
| KR960002077B1 (ko) | 반도체 소자 제조방법 | |
| JPS5946419B2 (ja) | 半導体装置におけるポリイミド膜の形成方法 | |
| JPS61203654A (ja) | 半導体装置及びその製造方法 | |
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JPH0114701B2 (ja) | ||
| GB2135123A (en) | Multi-level metallizatien structure for semiconductor device and method of making same | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| JPH05283377A (ja) | 有機シリコーン系樹脂膜の形成方法、半導体装置の製造方法及び位相シフトマスクの製造方法 | |
| JPS6259919B2 (ja) | ||
| JPH0945771A (ja) | 半導体集積回路の製造方法 |