JPS58202673A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　　発明の利用分野 本発明は半導体基板上に走査回路および光電変換膜を集
積化した固体撮像素子に関するものである。

（２）従来技術 固体撮像素子を構成する有力な担手としてＣＣＤ（Ｃｈ
ａｒｇｅ　Ｃｏｕｐｌｅｄ　、Ｄｅｖｉｃｅｓ　）およ
びＭＯＳ型（ＭＯＳスイッチのソース接合を光ダイオー
ドとして利用する素子）の２種類が考えられてきた。

これらの素子はいずれも集積度の高いＭＯＳプロセス技
術を用いて製作できるという利点を有している。しかし
乍ら、感光部が電極の下（ＣＯＤの場合）または走査ス
イッチおよび信号出力線と同一平面上（ＭＯＳ型の場合
）にあるため、電極やスイッチ部によシ光の入射がさま
たげられる領域が多く、すなわち光損失が大きいという
欠点がある。さらに、感光部と走査部が前述のように同
一平面上あるため絵素の占有面積が大きくなる、すなわ
ち絵素の集積度を上げることが出来なくて解像度を上げ
ることができないという問題点を有している。

これら問題点（光感度、解像度）を解決する構造として
、考案者らは走査部の上に感光用の光電変換膜を設ける
二階建構造の固体撮像素子を出願した（特願昭４９−７
６３７２．特出願昭４９年７月５日）。この二階建固体
撮像素子をＭＯ８型素子で構成した場合を例にとり、素
子構造の概略を第１図に示す（ＣＣＤ型で構成される場
合もあり、この場合はＭＯ８電界効果トランジスタをＣ
ＯＤで置き換えればよい）。１は第１導伝型の半導体基
板、２は走査回路（図示すず）あるいは走査回路の出力
によって開閉するスイッチを構成するＭＯ８電界効果ト
ランジスタであり、ソース３゜ドレイン４．ゲート５か
ら成る６は１絵素の寸法を決める電極でここではソース
に接続されている。

７は感光材料となる光電変換膜、また８は光電変換膜を
駆動するターゲット電圧印加用の透明電極である。また
、９は絶縁用の酸化膜である。この図から分るように、
半導体基板１と走査回路およびスイッチ２を集積化した
走査ＩＣ基板と７および８から成る光電変換部とが二階
建構造になっている。したがって、面積利用η；高く絵
素当りの寸法１０が小さくなる、すなわち解像度が高い
。

光電変換部が入射光１１に対して上部にあるため光損失
がなく、光感度が高い。さらに、光電変換膜を選択する
ことにより所望の分光感度を得ることができる等、従来
の固体撮像素子に較べて極めて優れた性能を期待するこ
とができるものである。

しかし乍ら、本素子の開発を進める過程で透明電極（例
えば、金属の薄膜、５ｎｏ２膜、■ＴＯ膜）を形成する
際、既に積層した光電変換部（例えば５ｅ−Ａｓ−’Ｉ
’ｅ膜、ＣｄＴｅ膜、ＰｂＯ，、ＣｄＳ。

Ｓｅ　Ｂ　Ａ　Ｓ　２など）が破壊し、点状の欠陥（モ
ニタ上では白点となって現われ、画質を低下させる）が
発生するという極めてやつ介な問題を抱えていることが
判明した。この破壊の原因はスパッタ装置等の装置内で
高電圧が発生し、光電変換膜が耐圧以上の電圧にさらさ
れるためであることが判明した。

（３）本発明の目的 本発明の目的は透明電極を積層する際に下層に□１・て
１ ある光電変換膜が破壊されるのを防止する固体撮像素子
を提供することである。

（４）発明の詳細な説明 本発明は上記目的を達成するため、具体的には透明電極
を外部に取出すために撮像素子内に設ける金属電極に素
子基板とは異なる型の不純物層（接合型ダイオード）を
接触せしめ、本接合のブレークダウンを利用して透明電
極に加わる高電圧を素子基板側に逃がすようにしたもの
である。

（５）実施例 以下、本発明を実施例を参照して詳細に説明する。第２
図は本発明の固体撮像素子の全体的な構造を示す図であ
る。７は光導電性膜（例えば、Ｓ　ｅ　−Ａ　ｓ　−Ｔ
　ｅ　、　Ｃｄ’ｐｅ、水素化非晶質シリコンなど）、
８は透明電極（ＳｎＯｌ、Ｉ’Ｌ”０膜などｋまた１〜
６は第１図の説明の通りである。１２は絵素電極が二次
元状に配列された光電変換領域、１３は走査回路が集積
された領域を示している。

１４は素子チップの周辺に設けられたターゲット電圧を
印加する電極（例えばＡｔ、Ｍｏなど）であり、領域１
５の部分で透明電極８とオーミックな接触をしている。

１６は電極１４とオーミック接触した基板１（例えばＰ
型）と異なる不純物原子からなる拡散層１６（例えばＮ
型）である。また、１７はチップ周辺に設けられる複数
個のポンディングパッド電極（電極１４と同じ材料でよ
い）の１つを示しておシ、１８は本チップを収納するパ
ッケージのピン端子とパッド電極を結ぶボンディングワ
イヤを示している。

先ず、本素子の走査用ＩＣ基板が通常のＭＯＳ・ＬＳＩ
技術により製作され、電極１７，６゜１４の形成まで完
了する。ここで、拡散層１６はＭＯ８スイッチ２のソー
スおよびドレインの形成と同一の工程で作られる。続い
て、光導電性膜がスパッタあるいはグロー放電により蒸
着される（重膜の加工は通常のホトエツチング技術ある
いはマスク蒸着法によって行われる）。最後に、透明電
極８がスパッタ法あるいはグロー放電法によシ蒸着され
る。本電極膜の蒸着の際、前の工程で製作された光導電
性膜にはスパッタ装置内に発生する高電圧に蒸着期間中
さらされる。発生電圧は電極膜製作のためのスパッタバ
イアス条件にもよるが５０Ｖから数百■に及ぶ。光導電
性膜の強度は材料にもよるが膜厚１μｍ当シ５０〜１０
０■であシ、数μｍの膜厚に設定される場合が多く、現
行の光電変換膜は光電変換領域のほぼ全域で破壊する。

きらに、光電変換膜の感度向上のため膜厚は将来薄膜化
する方向に進み、破壊の度合は増増大きくなる。しかし
乍ら、本発明の構造においては、電極１４の下層に拡散
層１６によるｎｐ接合（−！たけｐｎ接合）が設けられ
ているため高電圧は積層状態にある透明電極膜を介して
電極１４、拡散層１６、基板１へと逃がされる。ここで
基板へ逃がす役割を受持つのは高電圧によってブレーク
ダウンする接合（すなわちダイオード）である。

接合の耐圧は基板１の不純１吻濃度にも依存するが、一
般のＩＣ基板として使用される５×１０′４〜ｌＸｌ０
”個／釧８の濃度では２０〜４０Ｖであシ、この結果、
光電変換膜に加わる電圧は高々２０〜４０Ｖにおさえる
ことができる。また、ブレーク′１１ ダウンを起した際に流れる接合ダイオードに電流は無視
できる程僅かであるため接合のブレークダウンは瞬時的
なものであり、電圧の印加から開放されれば全く問題な
く正常な接合に立直り、撮像動作時に印加するターゲッ
ト電圧（一般に５〜１０■）に十分耐えることができる
。

第３図は不発明の固体撮像素子の平面構成を示す図であ
る。同図（ａ）は第２図に示した走査用ＩＣ基板にＭＯ
８型基板を用いた場合の構成を示す図である。１９は撮
像素子チップ、２０は水平走査回路、１３′は垂直走査
回路、７′は光電変換膜が形成される領域、８′は透明
電極が形成される領域、１７’−１は例えば走査回路等
を駆動するための電源を印加するためのポンディングパ
ッド、１８’−１，１８’　−２はボンディング用ワイ
ヤである。ここで、透明電極８′は一部（本例ではチッ
プ下方の一部分）で拡散層１６′を備えたターゲット電
極１４′と接触している。また、１７’−２は電極１４
′の一部に設けたターゲット電圧印加用のポンディング
パッドである。

同図（１）は走査用等・Ｃ基よＫＣＣＤ型基板を用にた
場合の構成を示す図である。２１は水平ＣＣＤシフトレ
ジスタ、７′は光電変換膜領域であシこの下層に垂直Ｃ
ＯＤシフトレジスタのアレーが配置されている。８′は
透明電極領域であシ、一部（本例ではチップ上方の一部
）で拡散層１６′を備えた電極１４′と接触している。

また、１７’−１は例えば垂直ＣＯＤシフトレジスタを
駆動するための電源を印加するためのポンディングパッ
ド、１７’−２は電極１４′の一部に設けたターゲット
電圧印加用のポンディングパッドである。一方、同図（
Ｃ）は同図（ｂ）と同じ＜ＣＣＤ型基板を用いた例であ
るが、透明電極８′につながら電極１４″を光電変換領
域を取シ囲むように形成し、さらに、電極１４“の下層
につながる拡散層１６〃を複数個のブロックに分割して
設けるようにした場合を示している。スパッタ装置内で
発生する高電界により拡散接合１６“がブレークダウン
を起す場合、本拡散層に流れる電流は前述のように極め
て僅かであるから、本拡散層は同図（ａ）、　（ｂ）の
ように面積的に大きな値を取る必要はなく、本例のよう
に分割してその面積を電流容量に応じた必要な値まで減
らしてもよい。

（９） 透明電極形成時に光電変換膜に加わる電圧は電極１４の
構造を第４図の様にすることによシさらに低下させるこ
とができる。１６は第２図に記載した電極１４の下に設
けた基板１と異なる型の不純物層、２２は不純物１−１
６のさらに下層に設けた基板と同型かつ基板よシ濃度の
高い不純物層である。本構造においては不純物層１６と
２２で作る接合のブレークダウン電圧が低くなり、この
ブレークダウン電圧の値は不純物層２２の不純物濃度の
設定により１ｖ〜数十■の範囲で所望の値を得ることが
できる。ただし、本ブレークダウン電圧は撮像時に加え
るターゲット電圧よりは大きく設定しておく必要がある
。この様に不純物層１６のブレークダウン電圧を第２図
の場合より下げることにより光電変換膜の破壊防止効果
はさらに高めることができる。

畢発明者らは本発明の素子構造によって、光電変換膜の
破壊をほぼ１００％防止できることを確認し、製作時に
おける欠陥の発生防止は元よシ、初期には観測されなか
った欠陥（前述の白点）の（１０） 発生も減少し画質および信頼性も著しく向上することを
確認した。したがって、本発明は実用的に極めて高い価
値を有するものである。

なお、前述の実施例では走査用ＩＣ基板の構成素子とし
てＭＯＳ）ランジスタを使用したが、前述のようにＣＣ
Ｄで構成した場合、さらにＣＩＤにおいても、本発明の
構造は全く同じ形で適用できることは自明である。

【図面の簡単な説明】

第１図は従来の固体撮像素子の絵素構造を示す図、第２
図は本発明の固体撮像素子の全体の構造を示す図、第３
図は本発明の固体撮像素子の平面構成を示す図、第４図
は本発明の固体撮像素子の第２図とは別の素子構造を示
す図である。 代理へ弁理士　薄田利幸 （１１） 第　３　回 芽　３　図 （Ｃ） ＶＪ４図

Claims (1)

【特許請求の範囲】
1. １、二次元状に配列した複数個の絵素電極、該絵電極に
   つながるスイッチ、順次これらのスイッチを介して取出
   した光電荷を転送する走査素子を集積化した走査用半導
   体集積回路基板の上部に積層され該光電荷を発生する光
   導電性膜および透明電極膜を有する固体撮像素子におい
   て、該光導電性膜の駆動電界として該透明電極に所定の
   ターゲット電圧を加えるために該透明電極の周辺領域の
   一部分でオーミック接触する該ターゲット電圧入力用の
   金属層が該走査用半導体基板上に形成した異なる型の不
   純物層に接続されたことを特徴とする固体撮像素子。