JPS58202673A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS58202673A JPS58202673A JP57084779A JP8477982A JPS58202673A JP S58202673 A JPS58202673 A JP S58202673A JP 57084779 A JP57084779 A JP 57084779A JP 8477982 A JP8477982 A JP 8477982A JP S58202673 A JPS58202673 A JP S58202673A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- substrate
- transparent electrode
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 238000004544 sputter deposition Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000000284 extract Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 33
- 238000006243 chemical reaction Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 241000519995 Stachys sylvatica Species 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1) 発明の利用分野
本発明は半導体基板上に走査回路および光電変換膜を集
積化した固体撮像素子に関するものである。
積化した固体撮像素子に関するものである。
(2)従来技術
固体撮像素子を構成する有力な担手としてCCD(Ch
arge Coupled 、Devices )およ
びMOS型(MOSスイッチのソース接合を光ダイオー
ドとして利用する素子)の2種類が考えられてきた。
arge Coupled 、Devices )およ
びMOS型(MOSスイッチのソース接合を光ダイオー
ドとして利用する素子)の2種類が考えられてきた。
これらの素子はいずれも集積度の高いMOSプロセス技
術を用いて製作できるという利点を有している。しかし
乍ら、感光部が電極の下(CODの場合)または走査ス
イッチおよび信号出力線と同一平面上(MOS型の場合
)にあるため、電極やスイッチ部によシ光の入射がさま
たげられる領域が多く、すなわち光損失が大きいという
欠点がある。さらに、感光部と走査部が前述のように同
一平面上あるため絵素の占有面積が大きくなる、すなわ
ち絵素の集積度を上げることが出来なくて解像度を上げ
ることができないという問題点を有している。
術を用いて製作できるという利点を有している。しかし
乍ら、感光部が電極の下(CODの場合)または走査ス
イッチおよび信号出力線と同一平面上(MOS型の場合
)にあるため、電極やスイッチ部によシ光の入射がさま
たげられる領域が多く、すなわち光損失が大きいという
欠点がある。さらに、感光部と走査部が前述のように同
一平面上あるため絵素の占有面積が大きくなる、すなわ
ち絵素の集積度を上げることが出来なくて解像度を上げ
ることができないという問題点を有している。
これら問題点(光感度、解像度)を解決する構造として
、考案者らは走査部の上に感光用の光電変換膜を設ける
二階建構造の固体撮像素子を出願した(特願昭49−7
6372.特出願昭49年7月5日)。この二階建固体
撮像素子をMO8型素子で構成した場合を例にとり、素
子構造の概略を第1図に示す(CCD型で構成される場
合もあり、この場合はMO8電界効果トランジスタをC
ODで置き換えればよい)。1は第1導伝型の半導体基
板、2は走査回路(図示すず)あるいは走査回路の出力
によって開閉するスイッチを構成するMO8電界効果ト
ランジスタであり、ソース3゜ドレイン4.ゲート5か
ら成る6は1絵素の寸法を決める電極でここではソース
に接続されている。
、考案者らは走査部の上に感光用の光電変換膜を設ける
二階建構造の固体撮像素子を出願した(特願昭49−7
6372.特出願昭49年7月5日)。この二階建固体
撮像素子をMO8型素子で構成した場合を例にとり、素
子構造の概略を第1図に示す(CCD型で構成される場
合もあり、この場合はMO8電界効果トランジスタをC
ODで置き換えればよい)。1は第1導伝型の半導体基
板、2は走査回路(図示すず)あるいは走査回路の出力
によって開閉するスイッチを構成するMO8電界効果ト
ランジスタであり、ソース3゜ドレイン4.ゲート5か
ら成る6は1絵素の寸法を決める電極でここではソース
に接続されている。
7は感光材料となる光電変換膜、また8は光電変換膜を
駆動するターゲット電圧印加用の透明電極である。また
、9は絶縁用の酸化膜である。この図から分るように、
半導体基板1と走査回路およびスイッチ2を集積化した
走査IC基板と7および8から成る光電変換部とが二階
建構造になっている。したがって、面積利用η;高く絵
素当りの寸法10が小さくなる、すなわち解像度が高い
。
駆動するターゲット電圧印加用の透明電極である。また
、9は絶縁用の酸化膜である。この図から分るように、
半導体基板1と走査回路およびスイッチ2を集積化した
走査IC基板と7および8から成る光電変換部とが二階
建構造になっている。したがって、面積利用η;高く絵
素当りの寸法10が小さくなる、すなわち解像度が高い
。
光電変換部が入射光11に対して上部にあるため光損失
がなく、光感度が高い。さらに、光電変換膜を選択する
ことにより所望の分光感度を得ることができる等、従来
の固体撮像素子に較べて極めて優れた性能を期待するこ
とができるものである。
がなく、光感度が高い。さらに、光電変換膜を選択する
ことにより所望の分光感度を得ることができる等、従来
の固体撮像素子に較べて極めて優れた性能を期待するこ
とができるものである。
しかし乍ら、本素子の開発を進める過程で透明電極(例
えば、金属の薄膜、5no2膜、■TO膜)を形成する
際、既に積層した光電変換部(例えば5e−As−’I
’e膜、CdTe膜、PbO,、CdS。
えば、金属の薄膜、5no2膜、■TO膜)を形成する
際、既に積層した光電変換部(例えば5e−As−’I
’e膜、CdTe膜、PbO,、CdS。
Se B A S 2など)が破壊し、点状の欠陥(モ
ニタ上では白点となって現われ、画質を低下させる)が
発生するという極めてやつ介な問題を抱えていることが
判明した。この破壊の原因はスパッタ装置等の装置内で
高電圧が発生し、光電変換膜が耐圧以上の電圧にさらさ
れるためであることが判明した。
ニタ上では白点となって現われ、画質を低下させる)が
発生するという極めてやつ介な問題を抱えていることが
判明した。この破壊の原因はスパッタ装置等の装置内で
高電圧が発生し、光電変換膜が耐圧以上の電圧にさらさ
れるためであることが判明した。
(3)本発明の目的
本発明の目的は透明電極を積層する際に下層に□1・て
1 ある光電変換膜が破壊されるのを防止する固体撮像素子
を提供することである。
1 ある光電変換膜が破壊されるのを防止する固体撮像素子
を提供することである。
(4)発明の詳細な説明
本発明は上記目的を達成するため、具体的には透明電極
を外部に取出すために撮像素子内に設ける金属電極に素
子基板とは異なる型の不純物層(接合型ダイオード)を
接触せしめ、本接合のブレークダウンを利用して透明電
極に加わる高電圧を素子基板側に逃がすようにしたもの
である。
を外部に取出すために撮像素子内に設ける金属電極に素
子基板とは異なる型の不純物層(接合型ダイオード)を
接触せしめ、本接合のブレークダウンを利用して透明電
極に加わる高電圧を素子基板側に逃がすようにしたもの
である。
(5)実施例
以下、本発明を実施例を参照して詳細に説明する。第2
図は本発明の固体撮像素子の全体的な構造を示す図であ
る。7は光導電性膜(例えば、S e −A s −T
e 、 Cd’pe、水素化非晶質シリコンなど)、
8は透明電極(SnOl、I’L”0膜などkまた1〜
6は第1図の説明の通りである。12は絵素電極が二次
元状に配列された光電変換領域、13は走査回路が集積
された領域を示している。
図は本発明の固体撮像素子の全体的な構造を示す図であ
る。7は光導電性膜(例えば、S e −A s −T
e 、 Cd’pe、水素化非晶質シリコンなど)、
8は透明電極(SnOl、I’L”0膜などkまた1〜
6は第1図の説明の通りである。12は絵素電極が二次
元状に配列された光電変換領域、13は走査回路が集積
された領域を示している。
14は素子チップの周辺に設けられたターゲット電圧を
印加する電極(例えばAt、Moなど)であり、領域1
5の部分で透明電極8とオーミックな接触をしている。
印加する電極(例えばAt、Moなど)であり、領域1
5の部分で透明電極8とオーミックな接触をしている。
16は電極14とオーミック接触した基板1(例えばP
型)と異なる不純物原子からなる拡散層16(例えばN
型)である。また、17はチップ周辺に設けられる複数
個のポンディングパッド電極(電極14と同じ材料でよ
い)の1つを示しておシ、18は本チップを収納するパ
ッケージのピン端子とパッド電極を結ぶボンディングワ
イヤを示している。
型)と異なる不純物原子からなる拡散層16(例えばN
型)である。また、17はチップ周辺に設けられる複数
個のポンディングパッド電極(電極14と同じ材料でよ
い)の1つを示しておシ、18は本チップを収納するパ
ッケージのピン端子とパッド電極を結ぶボンディングワ
イヤを示している。
先ず、本素子の走査用IC基板が通常のMOS・LSI
技術により製作され、電極17,6゜14の形成まで完
了する。ここで、拡散層16はMO8スイッチ2のソー
スおよびドレインの形成と同一の工程で作られる。続い
て、光導電性膜がスパッタあるいはグロー放電により蒸
着される(重膜の加工は通常のホトエツチング技術ある
いはマスク蒸着法によって行われる)。最後に、透明電
極8がスパッタ法あるいはグロー放電法によシ蒸着され
る。本電極膜の蒸着の際、前の工程で製作された光導電
性膜にはスパッタ装置内に発生する高電圧に蒸着期間中
さらされる。発生電圧は電極膜製作のためのスパッタバ
イアス条件にもよるが50Vから数百■に及ぶ。光導電
性膜の強度は材料にもよるが膜厚1μm当シ50〜10
0■であシ、数μmの膜厚に設定される場合が多く、現
行の光電変換膜は光電変換領域のほぼ全域で破壊する。
技術により製作され、電極17,6゜14の形成まで完
了する。ここで、拡散層16はMO8スイッチ2のソー
スおよびドレインの形成と同一の工程で作られる。続い
て、光導電性膜がスパッタあるいはグロー放電により蒸
着される(重膜の加工は通常のホトエツチング技術ある
いはマスク蒸着法によって行われる)。最後に、透明電
極8がスパッタ法あるいはグロー放電法によシ蒸着され
る。本電極膜の蒸着の際、前の工程で製作された光導電
性膜にはスパッタ装置内に発生する高電圧に蒸着期間中
さらされる。発生電圧は電極膜製作のためのスパッタバ
イアス条件にもよるが50Vから数百■に及ぶ。光導電
性膜の強度は材料にもよるが膜厚1μm当シ50〜10
0■であシ、数μmの膜厚に設定される場合が多く、現
行の光電変換膜は光電変換領域のほぼ全域で破壊する。
きらに、光電変換膜の感度向上のため膜厚は将来薄膜化
する方向に進み、破壊の度合は増増大きくなる。しかし
乍ら、本発明の構造においては、電極14の下層に拡散
層16によるnp接合(−!たけpn接合)が設けられ
ているため高電圧は積層状態にある透明電極膜を介して
電極14、拡散層16、基板1へと逃がされる。ここで
基板へ逃がす役割を受持つのは高電圧によってブレーク
ダウンする接合(すなわちダイオード)である。
する方向に進み、破壊の度合は増増大きくなる。しかし
乍ら、本発明の構造においては、電極14の下層に拡散
層16によるnp接合(−!たけpn接合)が設けられ
ているため高電圧は積層状態にある透明電極膜を介して
電極14、拡散層16、基板1へと逃がされる。ここで
基板へ逃がす役割を受持つのは高電圧によってブレーク
ダウンする接合(すなわちダイオード)である。
接合の耐圧は基板1の不純1吻濃度にも依存するが、一
般のIC基板として使用される5×10′4〜lXl0
”個/釧8の濃度では20〜40Vであシ、この結果、
光電変換膜に加わる電圧は高々20〜40Vにおさえる
ことができる。また、ブレーク′11 ダウンを起した際に流れる接合ダイオードに電流は無視
できる程僅かであるため接合のブレークダウンは瞬時的
なものであり、電圧の印加から開放されれば全く問題な
く正常な接合に立直り、撮像動作時に印加するターゲッ
ト電圧(一般に5〜10■)に十分耐えることができる
。
般のIC基板として使用される5×10′4〜lXl0
”個/釧8の濃度では20〜40Vであシ、この結果、
光電変換膜に加わる電圧は高々20〜40Vにおさえる
ことができる。また、ブレーク′11 ダウンを起した際に流れる接合ダイオードに電流は無視
できる程僅かであるため接合のブレークダウンは瞬時的
なものであり、電圧の印加から開放されれば全く問題な
く正常な接合に立直り、撮像動作時に印加するターゲッ
ト電圧(一般に5〜10■)に十分耐えることができる
。
第3図は不発明の固体撮像素子の平面構成を示す図であ
る。同図(a)は第2図に示した走査用IC基板にMO
8型基板を用いた場合の構成を示す図である。19は撮
像素子チップ、20は水平走査回路、13′は垂直走査
回路、7′は光電変換膜が形成される領域、8′は透明
電極が形成される領域、17’−1は例えば走査回路等
を駆動するための電源を印加するためのポンディングパ
ッド、18’−1,18’ −2はボンディング用ワイ
ヤである。ここで、透明電極8′は一部(本例ではチッ
プ下方の一部分)で拡散層16′を備えたターゲット電
極14′と接触している。また、17’−2は電極14
′の一部に設けたターゲット電圧印加用のポンディング
パッドである。
る。同図(a)は第2図に示した走査用IC基板にMO
8型基板を用いた場合の構成を示す図である。19は撮
像素子チップ、20は水平走査回路、13′は垂直走査
回路、7′は光電変換膜が形成される領域、8′は透明
電極が形成される領域、17’−1は例えば走査回路等
を駆動するための電源を印加するためのポンディングパ
ッド、18’−1,18’ −2はボンディング用ワイ
ヤである。ここで、透明電極8′は一部(本例ではチッ
プ下方の一部分)で拡散層16′を備えたターゲット電
極14′と接触している。また、17’−2は電極14
′の一部に設けたターゲット電圧印加用のポンディング
パッドである。
同図(1)は走査用等・C基よKCCD型基板を用にた
場合の構成を示す図である。21は水平CCDシフトレ
ジスタ、7′は光電変換膜領域であシこの下層に垂直C
ODシフトレジスタのアレーが配置されている。8′は
透明電極領域であシ、一部(本例ではチップ上方の一部
)で拡散層16′を備えた電極14′と接触している。
場合の構成を示す図である。21は水平CCDシフトレ
ジスタ、7′は光電変換膜領域であシこの下層に垂直C
ODシフトレジスタのアレーが配置されている。8′は
透明電極領域であシ、一部(本例ではチップ上方の一部
)で拡散層16′を備えた電極14′と接触している。
また、17’−1は例えば垂直CODシフトレジスタを
駆動するための電源を印加するためのポンディングパッ
ド、17’−2は電極14′の一部に設けたターゲット
電圧印加用のポンディングパッドである。一方、同図(
C)は同図(b)と同じ<CCD型基板を用いた例であ
るが、透明電極8′につながら電極14″を光電変換領
域を取シ囲むように形成し、さらに、電極14“の下層
につながる拡散層16〃を複数個のブロックに分割して
設けるようにした場合を示している。スパッタ装置内で
発生する高電界により拡散接合16“がブレークダウン
を起す場合、本拡散層に流れる電流は前述のように極め
て僅かであるから、本拡散層は同図(a)、 (b)の
ように面積的に大きな値を取る必要はなく、本例のよう
に分割してその面積を電流容量に応じた必要な値まで減
らしてもよい。
駆動するための電源を印加するためのポンディングパッ
ド、17’−2は電極14′の一部に設けたターゲット
電圧印加用のポンディングパッドである。一方、同図(
C)は同図(b)と同じ<CCD型基板を用いた例であ
るが、透明電極8′につながら電極14″を光電変換領
域を取シ囲むように形成し、さらに、電極14“の下層
につながる拡散層16〃を複数個のブロックに分割して
設けるようにした場合を示している。スパッタ装置内で
発生する高電界により拡散接合16“がブレークダウン
を起す場合、本拡散層に流れる電流は前述のように極め
て僅かであるから、本拡散層は同図(a)、 (b)の
ように面積的に大きな値を取る必要はなく、本例のよう
に分割してその面積を電流容量に応じた必要な値まで減
らしてもよい。
(9)
透明電極形成時に光電変換膜に加わる電圧は電極14の
構造を第4図の様にすることによシさらに低下させるこ
とができる。16は第2図に記載した電極14の下に設
けた基板1と異なる型の不純物層、22は不純物1−1
6のさらに下層に設けた基板と同型かつ基板よシ濃度の
高い不純物層である。本構造においては不純物層16と
22で作る接合のブレークダウン電圧が低くなり、この
ブレークダウン電圧の値は不純物層22の不純物濃度の
設定により1v〜数十■の範囲で所望の値を得ることが
できる。ただし、本ブレークダウン電圧は撮像時に加え
るターゲット電圧よりは大きく設定しておく必要がある
。この様に不純物層16のブレークダウン電圧を第2図
の場合より下げることにより光電変換膜の破壊防止効果
はさらに高めることができる。
構造を第4図の様にすることによシさらに低下させるこ
とができる。16は第2図に記載した電極14の下に設
けた基板1と異なる型の不純物層、22は不純物1−1
6のさらに下層に設けた基板と同型かつ基板よシ濃度の
高い不純物層である。本構造においては不純物層16と
22で作る接合のブレークダウン電圧が低くなり、この
ブレークダウン電圧の値は不純物層22の不純物濃度の
設定により1v〜数十■の範囲で所望の値を得ることが
できる。ただし、本ブレークダウン電圧は撮像時に加え
るターゲット電圧よりは大きく設定しておく必要がある
。この様に不純物層16のブレークダウン電圧を第2図
の場合より下げることにより光電変換膜の破壊防止効果
はさらに高めることができる。
畢発明者らは本発明の素子構造によって、光電変換膜の
破壊をほぼ100%防止できることを確認し、製作時に
おける欠陥の発生防止は元よシ、初期には観測されなか
った欠陥(前述の白点)の(10) 発生も減少し画質および信頼性も著しく向上することを
確認した。したがって、本発明は実用的に極めて高い価
値を有するものである。
破壊をほぼ100%防止できることを確認し、製作時に
おける欠陥の発生防止は元よシ、初期には観測されなか
った欠陥(前述の白点)の(10) 発生も減少し画質および信頼性も著しく向上することを
確認した。したがって、本発明は実用的に極めて高い価
値を有するものである。
なお、前述の実施例では走査用IC基板の構成素子とし
てMOS)ランジスタを使用したが、前述のようにCC
Dで構成した場合、さらにCIDにおいても、本発明の
構造は全く同じ形で適用できることは自明である。
てMOS)ランジスタを使用したが、前述のようにCC
Dで構成した場合、さらにCIDにおいても、本発明の
構造は全く同じ形で適用できることは自明である。
第1図は従来の固体撮像素子の絵素構造を示す図、第2
図は本発明の固体撮像素子の全体の構造を示す図、第3
図は本発明の固体撮像素子の平面構成を示す図、第4図
は本発明の固体撮像素子の第2図とは別の素子構造を示
す図である。 代理へ弁理士 薄田利幸 (11) 第 3 回 芽 3 図 (C) VJ4図
図は本発明の固体撮像素子の全体の構造を示す図、第3
図は本発明の固体撮像素子の平面構成を示す図、第4図
は本発明の固体撮像素子の第2図とは別の素子構造を示
す図である。 代理へ弁理士 薄田利幸 (11) 第 3 回 芽 3 図 (C) VJ4図
Claims (1)
- 1、二次元状に配列した複数個の絵素電極、該絵電極に
つながるスイッチ、順次これらのスイッチを介して取出
した光電荷を転送する走査素子を集積化した走査用半導
体集積回路基板の上部に積層され該光電荷を発生する光
導電性膜および透明電極膜を有する固体撮像素子におい
て、該光導電性膜の駆動電界として該透明電極に所定の
ターゲット電圧を加えるために該透明電極の周辺領域の
一部分でオーミック接触する該ターゲット電圧入力用の
金属層が該走査用半導体基板上に形成した異なる型の不
純物層に接続されたことを特徴とする固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57084779A JPS58202673A (ja) | 1982-05-21 | 1982-05-21 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57084779A JPS58202673A (ja) | 1982-05-21 | 1982-05-21 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58202673A true JPS58202673A (ja) | 1983-11-25 |
Family
ID=13840169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57084779A Pending JPS58202673A (ja) | 1982-05-21 | 1982-05-21 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58202673A (ja) |
-
1982
- 1982-05-21 JP JP57084779A patent/JPS58202673A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10158817B2 (en) | Solid-state imaging apparatus and imaging system | |
TWI517375B (zh) | 半導體裝置及其製作方法 | |
US6169319B1 (en) | Backside illuminated image sensor | |
US9525000B2 (en) | Solid-state imaging device, solid-state imaging device manufacturing method, electronic device, and lens array | |
KR102651181B1 (ko) | 촬상 소자 및 촬상 장치 | |
JP2755176B2 (ja) | 固体撮像素子 | |
US7172922B2 (en) | CMOS image sensor array with black pixel using negative-tone resist support layer | |
WO2013111637A1 (ja) | 固体撮像装置、及び、固体撮像装置の製造方法、電子機器 | |
USRE43948E1 (en) | Formation of contacts on semiconductor substrates | |
JP2006080480A (ja) | Cmosイメージセンサ及びその製造方法 | |
JPH05167056A (ja) | 積層型固体撮像装置 | |
JPH08204166A (ja) | 積層型固体撮像装置 | |
JPS5817784A (ja) | 固体撮像装置 | |
JPS5928065B2 (ja) | 固体撮像素子の製造方法 | |
KR100549324B1 (ko) | 패드 오픈용 포토레지스트를 이용한 이미지센서의 제조방법 | |
JPS58202673A (ja) | 固体撮像素子 | |
KR100757653B1 (ko) | 광감지소자의 제조방법 | |
JPH0269978A (ja) | 積層型固体撮像装置 | |
US7135362B2 (en) | Isolation layer for CMOS image sensor and fabrication method thereof | |
JP3360928B2 (ja) | 固体撮像素子の作製方法 | |
KR20010087036A (ko) | 엑스레이 디텍터 | |
JPH07161952A (ja) | 固体撮像装置及びその製造方法 | |
JPS60171A (ja) | 固体撮像素子 | |
TW480644B (en) | Method to increase the yield rate of testing the bonding pad | |
KR100835115B1 (ko) | 이미지 센서 및 그의 제조방법 |