JPS58197870A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58197870A JPS58197870A JP57079973A JP7997382A JPS58197870A JP S58197870 A JPS58197870 A JP S58197870A JP 57079973 A JP57079973 A JP 57079973A JP 7997382 A JP7997382 A JP 7997382A JP S58197870 A JPS58197870 A JP S58197870A
- Authority
- JP
- Japan
- Prior art keywords
- diodes
- schottky
- diode
- latch
- providing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は相補型ＭＯ８電界効果トランジスタ（以下ＣＭ
Ｏ８と称する）を有する半導体集積回路装置（以下ＩＣ
と称する）に関する。
Ｏ８と称する）を有する半導体集積回路装置（以下ＩＣ
と称する）に関する。
ＣＭＯ８ｔ−用いたロジックＩＣにおいては隣り合う半
導体領域間の寄生トランジスタによるラッチアップ現象
が問題となっている。
導体領域間の寄生トランジスタによるラッチアップ現象
が問題となっている。
例えば餉１図に示されるこれまでのＣＭＯ８ＩＣにおい
ては、Ｎｉ１８ｉ基板ｌの表面ＫＰ＋拡散層３゜４をソ
ース・ドレインとするＰチャンネルＭＯ８ＦｇＴＱ、
ｔｌ−形成り、Ｐａｌ［ウェル２１Ｆ）表１１ＫＮ＋拡
散層５．６ｔソース・ドレインとするＮチャネルＭＯ８
ＦＥＴＱ、ｌ−形成してこれらを相補的に接続した構成
な有する。この場合１例えばＱ、の１層４．Ｎ基板１．
Ｐウェル２の間に寄生ラテラル（横形）トランジスタ（
Ｑ、）がオンジ、あるいはＱ、のＮ 層６．Ｐウェル、
Ｎ基板１０間に寄生バーチカル（縦形）トランジスタ（
Ｑ４ ）がオンし、このためＱ、側のｖＤＤからＱ！側
の■ｓｓに電流が大量に流れるいわゆるランチアップ現
象な生じている。このラッチアンプの防止の一つの手段
として寄生ラテラルＰＮＰ）ランジスタやバーチカルＮ
ＰＮ トランジスタのｈＦＥｆ：小さくすることが試み
られているが、このことはＣＭＯ８の特性に影響な与え
ることになり間−がある。
ては、Ｎｉ１８ｉ基板ｌの表面ＫＰ＋拡散層３゜４をソ
ース・ドレインとするＰチャンネルＭＯ８ＦｇＴＱ、
ｔｌ−形成り、Ｐａｌ［ウェル２１Ｆ）表１１ＫＮ＋拡
散層５．６ｔソース・ドレインとするＮチャネルＭＯ８
ＦＥＴＱ、ｌ−形成してこれらを相補的に接続した構成
な有する。この場合１例えばＱ、の１層４．Ｎ基板１．
Ｐウェル２の間に寄生ラテラル（横形）トランジスタ（
Ｑ、）がオンジ、あるいはＱ、のＮ 層６．Ｐウェル、
Ｎ基板１０間に寄生バーチカル（縦形）トランジスタ（
Ｑ４ ）がオンし、このためＱ、側のｖＤＤからＱ！側
の■ｓｓに電流が大量に流れるいわゆるランチアップ現
象な生じている。このラッチアンプの防止の一つの手段
として寄生ラテラルＰＮＰ）ランジスタやバーチカルＮ
ＰＮ トランジスタのｈＦＥｆ：小さくすることが試み
られているが、このことはＣＭＯ８の特性に影響な与え
ることになり間−がある。
ラッチアップ現象の他の防止手段として、第２図に示す
ように＊ Ｑｔ ＃Ｑ＊の周囲にチャネルストッパと
してり／グ状のＮ＋拡散層７．Ｐ＋拡軟層８な設け、こ
れなＶ。Ｄ ” ８８に接続している。
ように＊ Ｑｔ ＃Ｑ＊の周囲にチャネルストッパと
してり／グ状のＮ＋拡散層７．Ｐ＋拡軟層８な設け、こ
れなＶ。Ｄ ” ８８に接続している。
しかしこのような構造としても出力端子−ｖＤＤ間にＰ
−ＮダイオードＤＩ 、出力端子−７８８間にＮ−Ｐダ
イオードＤ、が存在することでこれで出力端子なりＤＤ
、■８８にクランプしているが、この場合第３図で回路
図で示すようにここを流れる電流が寄生、トランジスタ
をトリガすることになり。
−ＮダイオードＤＩ 、出力端子−７８８間にＮ−Ｐダ
イオードＤ、が存在することでこれで出力端子なりＤＤ
、■８８にクランプしているが、この場合第３図で回路
図で示すようにここを流れる電流が寄生、トランジスタ
をトリガすることになり。
本質的にラッチアップを防止することは不可能であるこ
とがわかった。
とがわかった。
本発明は上述した問題を解決するべくなされたものであ
り、その目的は耐ラツチアツプのレベルを向上し、それ
によりＩＣの信頼性な向上することにある。
り、その目的は耐ラツチアツプのレベルを向上し、それ
によりＩＣの信頼性な向上することにある。
第４図は本発明による一実総形ＩＩｉす示すものである
。同図のように本発明では各ＭＯ８Ｆ Ｅ Ｔの出力端
子Ｖ：Ｐ−Ｎダイオード、Ｎ−ＰダイオードでｖＤＤ、
■８８にクランプする代りにシｌットキー１１Ｅ ｔ−
トＳＤ、 、 ８ Ｄ、 テＶＤＩ）、Ｖ８ｓ［り５
７プするものである。これらシ冒ットキーダイオード８
Ｄ、、８Ｄ、はＮ基板、Ｐウェルの表面の一部ＫＡＡ電
極な設けることでシ璽ットキーバリアダイオードを構成
するもので、これらＡ）車底をＶｏＵＴＫＪｉ！続する
。この場合、シロットキーダイオードＳＤ、、８Ｄ、の
順方向電圧ｔＶｆＢＤ、Ｐ−Ｎ、Ｎ−Ｐダイオードの順
方向電圧ｔ”ｆｐとして。
。同図のように本発明では各ＭＯ８Ｆ Ｅ Ｔの出力端
子Ｖ：Ｐ−Ｎダイオード、Ｎ−ＰダイオードでｖＤＤ、
■８８にクランプする代りにシｌットキー１１Ｅ ｔ−
トＳＤ、 、 ８ Ｄ、 テＶＤＩ）、Ｖ８ｓ［り５
７プするものである。これらシ冒ットキーダイオード８
Ｄ、、８Ｄ、はＮ基板、Ｐウェルの表面の一部ＫＡＡ電
極な設けることでシ璽ットキーバリアダイオードを構成
するもので、これらＡ）車底をＶｏＵＴＫＪｉ！続する
。この場合、シロットキーダイオードＳＤ、、８Ｄ、の
順方向電圧ｔＶｆＢＤ、Ｐ−Ｎ、Ｎ−Ｐダイオードの順
方向電圧ｔ”ｆｐとして。
１Ｖｆｓｏ ｌ＜ＩＶｆｏ １
となるようにシ嘗ットキーダイオードの断面積を充分圧
大きくとるようにし、Ｐ−Ｎ、Ｎ−ＰダイオードＤ、、
Ｄ、に順方向電流が流れないようにする。（第５図参照
） このように出力端子をｖＤＤ、■８８に対しシ曹ットキ
ーダイオードでクランプすることにより、ラッチアップ
現象のトリガとなるＰＮＰラテラルトランジスタやＮＰ
Ｎバーチカルトランジスタの動作を阻止することになり
、ラッチアップ現象な防止することができる。
大きくとるようにし、Ｐ−Ｎ、Ｎ−ＰダイオードＤ、、
Ｄ、に順方向電流が流れないようにする。（第５図参照
） このように出力端子をｖＤＤ、■８８に対しシ曹ットキ
ーダイオードでクランプすることにより、ラッチアップ
現象のトリガとなるＰＮＰラテラルトランジスタやＮＰ
Ｎバーチカルトランジスタの動作を阻止することになり
、ラッチアップ現象な防止することができる。
これまでのＣＭＱＩ９１Ｃでは出力端子Ｖ。ＵＴに入る
サージ電圧に対し耐ラツチアツプ電圧は２００〜３００
ｖであるが１本発明のようにシ璽ットキ ｉ−ク
ランプダイオードを設けることで理論的にはほとんど無
限大に耐ラツチアツプ・レベルを向上することができ、
これによりＩＣ全体の信頼性向上に寄与するＥころは大
である。
サージ電圧に対し耐ラツチアツプ電圧は２００〜３００
ｖであるが１本発明のようにシ璽ットキ ｉ−ク
ランプダイオードを設けることで理論的にはほとんど無
限大に耐ラツチアツプ・レベルを向上することができ、
これによりＩＣ全体の信頼性向上に寄与するＥころは大
である。
本発明はＣＭＯ８を用いたロジックＩｃ、ＬＳＩの全て
に適用し５るものである。
に適用し５るものである。
第１図及び第２図はこれまでのＣＭ ＯＳ Ｆ Ｅ Ｔ
の構造を示す縦断面図、 ある。 １・・・ＮＭ板、２・・・Ｐウェル、、！、４・・ソー
ス・トレイ／Ｐ”、Ｍ、５８６・・・ソース・ドレイン
Ｎ＋層、７・・・チャネルストッパＮ＋層、訃・・チャ
ネルストッパＰ十ｌ、 ＳＤ、 、 ８Ｄ’、・・・
シ璽ットキーダイオード。 第 １ 図 第 ３ 図 第４図 第 ５ｎ Ｖ′Ｄｒ）
の構造を示す縦断面図、 ある。 １・・・ＮＭ板、２・・・Ｐウェル、、！、４・・ソー
ス・トレイ／Ｐ”、Ｍ、５８６・・・ソース・ドレイン
Ｎ＋層、７・・・チャネルストッパＮ＋層、訃・・チャ
ネルストッパＰ十ｌ、 ＳＤ、 、 ８Ｄ’、・・・
シ璽ットキーダイオード。 第 １ 図 第 ３ 図 第４図 第 ５ｎ Ｖ′Ｄｒ）
Claims (1)
- １、一つの半導体基板表面の一部に興なる導電蓋ウェル
を形成し、基板側とウェル＠Ｋ１４なるチャネルのＭＯ
８ＦＦｉＴ１に設けて相補的に接続した半導体装置にお
いて、各ＭＯ８ＦＢＴの出力端子をドレイン端子及びソ
ース端子に対しそれぞれクランプするようにシ曹ットキ
ーダイオードな設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079973A JPS58197870A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079973A JPS58197870A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197870A true JPS58197870A (ja) | 1983-11-17 |
Family
ID=13705263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079973A Pending JPS58197870A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197870A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191371A (ja) * | 1983-04-14 | 1984-10-30 | Nec Corp | 相補型ｍｏｓ電界効果装置 |
| EP0166386A2 (de) * | 1984-06-29 | 1986-01-02 | Siemens Aktiengesellschaft | Integrierte Schaltung in komplementärer Schaltungstechnik |
| JPH03501792A (ja) * | 1987-12-23 | 1991-04-18 | シーメンス、アクチエンゲゼルシヤフト | 相補性ｍｏｓ回路技術による“ラツチアツプ”保護回路を有する集積回路 |
| EP0838857A2 (en) * | 1996-10-22 | 1998-04-29 | International Business Machines Corporation | Electrostatic discharge protection device |
| JP2002016254A (ja) * | 2000-06-29 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002373943A (ja) * | 2001-06-14 | 2002-12-26 | Fuji Electric Co Ltd | 平面表示装置駆動用集積回路装置 |
| CN111192548A (zh) * | 2018-11-14 | 2020-05-22 | 罗姆股份有限公司 | 驱动电路 |
-
1982
- 1982-05-14 JP JP57079973A patent/JPS58197870A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191371A (ja) * | 1983-04-14 | 1984-10-30 | Nec Corp | 相補型ｍｏｓ電界効果装置 |
| JPH0313754B2 (ja) * | 1983-04-14 | 1991-02-25 | Nippon Electric Co | |
| EP0166386A2 (de) * | 1984-06-29 | 1986-01-02 | Siemens Aktiengesellschaft | Integrierte Schaltung in komplementärer Schaltungstechnik |
| JPH03501792A (ja) * | 1987-12-23 | 1991-04-18 | シーメンス、アクチエンゲゼルシヤフト | 相補性ｍｏｓ回路技術による“ラツチアツプ”保護回路を有する集積回路 |
| EP0838857A2 (en) * | 1996-10-22 | 1998-04-29 | International Business Machines Corporation | Electrostatic discharge protection device |
| EP0838857A3 (en) * | 1996-10-22 | 2000-08-02 | International Business Machines Corporation | Electrostatic discharge protection device |
| JP2002016254A (ja) * | 2000-06-29 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP4607291B2 (ja) * | 2000-06-29 | 2011-01-05 | 三菱電機株式会社 | 半導体装置 |
| JP2002373943A (ja) * | 2001-06-14 | 2002-12-26 | Fuji Electric Co Ltd | 平面表示装置駆動用集積回路装置 |
| CN111192548A (zh) * | 2018-11-14 | 2020-05-22 | 罗姆股份有限公司 | 驱动电路 |
| JP2020080500A (ja) * | 2018-11-14 | 2020-05-28 | ローム株式会社 | ドライバ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2633746B2 (ja) | 半導体装置 | |
| US4607274A (en) | Complementary MOS field effect transistor integrated circuit with protection function | |
| JP2710113B2 (ja) | 相補性回路技術による集積回路 | |
| JPS58197870A (ja) | 半導体装置 | |
| JPS5848960A (ja) | 半導体装置 | |
| US5504361A (en) | Polarity-reversal protection for integrated electronic circuits in CMOS technology | |
| JPH0691200B2 (ja) | 両方向入出力セル | |
| US6218881B1 (en) | Semiconductor integrated circuit device | |
| JP3499578B2 (ja) | 半導体集積回路 | |
| JPH0590520A (ja) | 半導体保護装置 | |
| JPS5852869A (ja) | 半導体装置 | |
| JPS6233752B2 (ja) | ||
| JPS63252464A (ja) | 半導体装置 | |
| JPH0444262A (ja) | Ｍｏｓ型集積回路の入力回路 | |
| JPS63301558A (ja) | 半導体集積回路装置 | |
| JP2870923B2 (ja) | 半導体集積回路の保護回路 | |
| JPS61285751A (ja) | Ｃｍｏｓ型半導体装置 | |
| JP3266257B2 (ja) | Ｐチャネルトランジスタ | |
| JPH04105357A (ja) | 半導体集積回路 | |
| JPS6031266A (ja) | 半導体装置 | |
| JPH04359561A (ja) | Ｃｍｏｓ集積回路 | |
| JPH09306999A (ja) | 半導体装置 | |
| JPS61208863A (ja) | Ｃｍｏｓ半導体装置 | |
| KR100240274B1 (ko) | 반도체 메모리소자의 입력보호회로 | |
| JPH02116157A (ja) | 半導体集積回路装置 |