JPS58197868A - 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム - Google Patents
半導体装置の製造方法およびそれに用いるリ−ドフレ−ムInfo
- Publication number
- JPS58197868A JPS58197868A JP57079982A JP7998282A JPS58197868A JP S58197868 A JPS58197868 A JP S58197868A JP 57079982 A JP57079982 A JP 57079982A JP 7998282 A JP7998282 A JP 7998282A JP S58197868 A JPS58197868 A JP S58197868A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- lead frame
- tab
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法およ′びそれに用するリ
ードフレームに関する。
ードフレームに関する。
レジンパッケージ型の半導体装置の組立にあっては、金
槁薄敏ｔパターニングしたリードフレームを用いている
。また、材料を有効に使用するために、第１図で示す工
うに、単一のリードパターンが部分的に喰い込む工うな
りわゆる合掌タイプのリードフレームが使用嘔れている
。丁なわち、リードパターンに半導体素子（ベレット）
ｌ’ｆｒ固定する矩形のタブ２．このタブ２忙支愕する
タブリード３．前記タブ２０周辺に内３ｍｋ臨ま丁多数
のり一ド４．各リード４ｒａＭするとともにレジンモー
ルド時のレジンの流出を防止する役割ｒ来丁ダム片５．
タブリード３やダム片５に支持してリードパターン？形
作る枠６．とからなっている。
槁薄敏ｔパターニングしたリードフレームを用いている
。また、材料を有効に使用するために、第１図で示す工
うに、単一のリードパターンが部分的に喰い込む工うな
りわゆる合掌タイプのリードフレームが使用嘔れている
。丁なわち、リードパターンに半導体素子（ベレット）
ｌ’ｆｒ固定する矩形のタブ２．このタブ２忙支愕する
タブリード３．前記タブ２０周辺に内３ｍｋ臨ま丁多数
のり一ド４．各リード４ｒａＭするとともにレジンモー
ルド時のレジンの流出を防止する役割ｒ来丁ダム片５．
タブリード３やダム片５に支持してリードパターン？形
作る枠６．とからなっている。
そして、この合掌タイプのリードフレームでに１リード
−の外ｍｔｉ相互に隣接するダム片５の外側に連接さｎ
てｂる。この次め、合掌タイプのり一ドフレー五に従来
のリードフレームにおける場合よｐも、ダム片５の外側
に延在する外部リード７と称する兼さ部分が相互に喰い
込む形状となるため、外部リード７の略２倍の長で分だ
け材料寸法か小さくなり、材料使用効率が鳥い。
−の外ｍｔｉ相互に隣接するダム片５の外側に連接さｎ
てｂる。この次め、合掌タイプのり一ドフレー五に従来
のリードフレームにおける場合よｐも、ダム片５の外側
に延在する外部リード７と称する兼さ部分が相互に喰い
込む形状となるため、外部リード７の略２倍の長で分だ
け材料寸法か小さくなり、材料使用効率が鳥い。
ところで、半導体装置の組立にあっては、各リードパタ
ーンにおける各タブ２上にベレット１ｒ固定し友後、こ
のベレン）１の１ｌｌＬ＆トダム片５の内側に延在する
内部リード８の内端とｔワイヤ９で接続し、その後にレ
ジンモールド１行なってレジンパッケージ１０で枠６お
１びダム片５で取ｐ囲筐れる領、域を漬込、芒らに、ダ
ム片５．枠６等の不貴す−ドフレーム部分ＯｆＪ＃除去
、外部り−ド７の成杉等髪行なうことによって半導体装
置ｒ製造する。
ーンにおける各タブ２上にベレット１ｒ固定し友後、こ
のベレン）１の１ｌｌＬ＆トダム片５の内側に延在する
内部リード８の内端とｔワイヤ９で接続し、その後にレ
ジンモールド１行なってレジンパッケージ１０で枠６お
１びダム片５で取ｐ囲筐れる領、域を漬込、芒らに、ダ
ム片５．枠６等の不貴す−ドフレーム部分ＯｆＪ＃除去
、外部り−ド７の成杉等髪行なうことによって半導体装
置ｒ製造する。
しかし、このような方法でに隣りのリードの外端がダム
片５に連接した形状となっていることから、レジンモー
ルド時ダム片５の衆Ｊ１面に＃み出したレジンが隣りの
リード外Ｊｉｉｆ［ｆＫまで付着してしまう欠点がある
。リード外ｙａ部に半導体装置の実装時には半田が付け
られ、配線板と接続さする重ｌＮ！な部分であるが、レ
ジンが付着すると半田の滴れ性（ソルダビリティ）が悪
くなｐ１良好な実装ができなくなる。
片５に連接した形状となっていることから、レジンモー
ルド時ダム片５の衆Ｊ１面に＃み出したレジンが隣りの
リード外Ｊｉｉｆ［ｆＫまで付着してしまう欠点がある
。リード外ｙａ部に半導体装置の実装時には半田が付け
られ、配線板と接続さする重ｌＮ！な部分であるが、レ
ジンが付着すると半田の滴れ性（ソルダビリティ）が悪
くなｐ１良好な実装ができなくなる。
この友め、レジンモールド後に付着しｔレジンを除去し
たりする作業も必要となり、生殖コストが烏くなる弊害
もある。
たりする作業も必要となり、生殖コストが烏くなる弊害
もある。
したがって、本発明の目的はリード外端部のソルダビリ
ティを劣化させることのなり合掌タイプのり一ドフレー
ムによる半導体装置の製造方法お工びリードフレームｒ
提供することにある。
ティを劣化させることのなり合掌タイプのり一ドフレー
ムによる半導体装置の製造方法お工びリードフレームｒ
提供することにある。
。。、、□的、！、４エア、えゎよ。発、７１、
ｉレットを１足するタブ、タブの絢辺に内端を臨ま丁
債数のリード、各リードを連結するダム片等。
ｉレットを１足するタブ、タブの絢辺に内端を臨ま丁
債数のリード、各リードを連結するダム片等。
からなる単一リードパターンｔｉｉｉ＊配置形成してな
るとともに、各リードの外端ｒ隣接するリードパターン
のダム片に連接してなるリードフレームにおりて、削配
リードパターンのダム片の付は根におけるリード外Ｊｍ
ｓ分の＊ａ面の少なくとも一面に幅全域に亘って縁が盛
り上かつ＾溝を設けておき、このリードフレーＪ−ｊ用
いて半導体装Ｉｆｒ製造するものである。また、この際
、リードに碑の内側で切断する。
るとともに、各リードの外端ｒ隣接するリードパターン
のダム片に連接してなるリードフレームにおりて、削配
リードパターンのダム片の付は根におけるリード外Ｊｍ
ｓ分の＊ａ面の少なくとも一面に幅全域に亘って縁が盛
り上かつ＾溝を設けておき、このリードフレーＪ−ｊ用
いて半導体装Ｉｆｒ製造するものである。また、この際
、リードに碑の内側で切断する。
以下、実ｍ例により本発明ｒ説明する。
第２図に本発明の一実ｍｆｌｌＫよるリードフレームの
平面図、第３図は同じく半導体装置の製造帥倉示す１１
Ｔ面図である。
平面図、第３図は同じく半導体装置の製造帥倉示す１１
Ｔ面図である。
この実施ガにおけるリードフレームは第２図に示すよう
なリードパターンｔ’ｆしている。このリードフレーム
ｌＩＨｍ１図で示す従来のリードフレーム１１において
、リード４の外１２！！部ｒ細くし、この細沃部１２の
ダム片５の付は根部分の六畳面にそれぞれ一万同全域亘
ってｖＬｉ−状の＃１１３に設けた形状となって−る点
以外に他の各部に同一となって込る。一般に、リードフ
レーム１１に鉄−ニッケル合金系めるｂ框鋼合金糸の薄
い金属、たとえｉｊｏ、１５〜０．２５−の厚さで、リ
ード４の輻はリードフレーム１１の仮匈と同一あるいに
わずかに広％／ｋ１ｍとよって込る。そこで、この爽［
４４１におりて設けるｍ配線挟部１２０幅にζらに細く
なってｂる。また、細長ｓ１２に設ける溝１３０そｎ−
ｔ’ｎ表ｓ面でその位置ｔずらしてコイニングによって
形成するとともに、その深さは仮埋の略６０嶌となって
いる。この結果、コイニング時の変形に工って、＄１１
１３のｋはＷ、３図に示すように、盛り土が９、細艮部
１２の全〜に亘って突条１４に形作ってｂる。
なリードパターンｔ’ｆしている。このリードフレーム
ｌＩＨｍ１図で示す従来のリードフレーム１１において
、リード４の外１２！！部ｒ細くし、この細沃部１２の
ダム片５の付は根部分の六畳面にそれぞれ一万同全域亘
ってｖＬｉ−状の＃１１３に設けた形状となって−る点
以外に他の各部に同一となって込る。一般に、リードフ
レーム１１に鉄−ニッケル合金系めるｂ框鋼合金糸の薄
い金属、たとえｉｊｏ、１５〜０．２５−の厚さで、リ
ード４の輻はリードフレーム１１の仮匈と同一あるいに
わずかに広％／ｋ１ｍとよって込る。そこで、この爽［
４４１におりて設けるｍ配線挟部１２０幅にζらに細く
なってｂる。また、細長ｓ１２に設ける溝１３０そｎ−
ｔ’ｎ表ｓ面でその位置ｔずらしてコイニングによって
形成するとともに、その深さは仮埋の略６０嶌となって
いる。この結果、コイニング時の変形に工って、＄１１
１３のｋはＷ、３図に示すように、盛り土が９、細艮部
１２の全〜に亘って突条１４に形作ってｂる。
この１うなリードフレーム１１ｔ用いて半専体装ｔＩｔ
ｋ製遺するにａ１第４図１１１にも示す工うに、リード
フレーム１１のタブ２上にベレット１１１−固２した後
、このベレット１の＃ＩＬ１ｆＩＡとこｎに対応する各
リード４の内５ｌｆｉｉｋワイヤ９で１続し、嘔らに、
レジンモールドｔｈない、タブ２．ベレット１゜ワイヤ
９．リード内喝ｓｔレジンパッケージ１０で［５゜この
レジンモールドの際、リード４の細長部１２の我裏面に
に突条１４がそれぞｎ設けられていることから、モール
ド型の上型および下型にこれら突条１４部分は密着する
。このため、レジンモールド時の注入レジン圧に１って
、ダム片５’＆−乗９越えて参み出したレジンも、突＋
１４が上−下型に密着していることから、そｎ以上の浸
入は防止できる。しかし、実際にＵＩＪ−ドフレームの
板場の部分的バラツキ、うねｐ等に１って必ずしも突条
１４の全域が完全に上Ｑ下型に密着することになηか１
１０ｆｔな−。この場合に、＃ｌｌ１３の一縁の突条１
４會部分的に乗り越えて進むレジンに溝１３内に溜る。
ｋ製遺するにａ１第４図１１１にも示す工うに、リード
フレーム１１のタブ２上にベレット１１１−固２した後
、このベレット１の＃ＩＬ１ｆＩＡとこｎに対応する各
リード４の内５ｌｆｉｉｋワイヤ９で１続し、嘔らに、
レジンモールドｔｈない、タブ２．ベレット１゜ワイヤ
９．リード内喝ｓｔレジンパッケージ１０で［５゜この
レジンモールドの際、リード４の細長部１２の我裏面に
に突条１４がそれぞｎ設けられていることから、モール
ド型の上型および下型にこれら突条１４部分は密着する
。このため、レジンモールド時の注入レジン圧に１って
、ダム片５’＆−乗９越えて参み出したレジンも、突＋
１４が上−下型に密着していることから、そｎ以上の浸
入は防止できる。しかし、実際にＵＩＪ−ドフレームの
板場の部分的バラツキ、うねｐ等に１って必ずしも突条
１４の全域が完全に上Ｑ下型に密着することになηか１
１０ｆｔな−。この場合に、＃ｌｌ１３の一縁の突条１
４會部分的に乗り越えて進むレジンに溝１３内に溜る。
そして、＃１３０両端から流れ出丁ことになる。リード
外ｙＩＡ部は細く形成きれてｈることから、その我裏面
會伝わって参み出丁レジンの雪に少ない。さらに、ダム
片５の外−にはリードフレーム１１の仮犀分のｇ！隙が
存在丁□ る。これらのことから、溝１３内に人つ友レジンが溝１
３の地縁の突条１４１１−乗９越えること框はとんど生
じない。し九がって、ダム片５とリード外端部との分断
時にａ１内餉の溝１３の自制の位置（總３図におけるム
ーム一部分）で切断丁ｎば、−１外部リード７には全く
レジンは付着しないことになる。
外ｙＩＡ部は細く形成きれてｈることから、その我裏面
會伝わって参み出丁レジンの雪に少ない。さらに、ダム
片５の外−にはリードフレーム１１の仮犀分のｇ！隙が
存在丁□ る。これらのことから、溝１３内に人つ友レジンが溝１
３の地縁の突条１４１１−乗９越えること框はとんど生
じない。し九がって、ダム片５とリード外端部との分断
時にａ１内餉の溝１３の自制の位置（總３図におけるム
ーム一部分）で切断丁ｎば、−１外部リード７には全く
レジンは付着しないことになる。
つぎに、第４図１−１に示すように、ダム片５．枠６等
の不要リードフレーム部分を切断除去するとともに、レ
ジンパッケージ１０から突出するり一部（外部リード７
）４に成形してデュアルインライン形の半導体装置に製
造する。なお、この際、ダム片５とリード４との切断は
前述のように、第３−のムーム一部分で切断することは
勿論である。
の不要リードフレーム部分を切断除去するとともに、レ
ジンパッケージ１０から突出するり一部（外部リード７
）４に成形してデュアルインライン形の半導体装置に製
造する。なお、この際、ダム片５とリード４との切断は
前述のように、第３−のムーム一部分で切断することは
勿論である。
このような実施ｆｌＫよれば、合掌タイプのり−ドフレ
ームｒ＃Ｊｂて半導体装置ｒ製造した場合にあっても、
鰍が盛り上かった＄１３Ｑダム片５との連接部であるリ
ード外端部の一全域に亘って設けて込ることから、レジ
ンか５ｔａｔ越えて付着することにない。１友、ダム片
５からのリード４の分−１時、内−の＃１１３のさらに
内典で切断か行 （なわｎることから、製
品となった際のり一部４の外端部にレジンか何層ｍＷす
ることになし。したかって、ソルダビリティを損うこと
もなくなり、従来のようなレジン除去作業も不要となる
。
ームｒ＃Ｊｂて半導体装置ｒ製造した場合にあっても、
鰍が盛り上かった＄１３Ｑダム片５との連接部であるリ
ード外端部の一全域に亘って設けて込ることから、レジ
ンか５ｔａｔ越えて付着することにない。１友、ダム片
５からのリード４の分−１時、内−の＃１１３のさらに
内典で切断か行 （なわｎることから、製
品となった際のり一部４の外端部にレジンか何層ｍＷす
ることになし。したかって、ソルダビリティを損うこと
もなくなり、従来のようなレジン除去作業も不要となる
。
なお、本発明にＨ記実施ガに限定されない。丁なわち、
リード外端ｉａ’ｉｍ長部としなくとも、光分圧レジン
の浸入が抑えられることも判明した。
リード外端ｉａ’ｉｍ長部としなくとも、光分圧レジン
の浸入が抑えられることも判明した。
前記溝はリードフレームの上面にのみ設けた礪曾でもレ
ジン浸入防止に充分図れる。
ジン浸入防止に充分図れる。
以上の１うに、本発明に１ｎば、リード外端−のソルダ
ビリティを劣化させることのなり合掌タイプのリードフ
レームによる半導体装置の製造方法お工びリードフレー
ムを提供することかできる。
ビリティを劣化させることのなり合掌タイプのリードフ
レームによる半導体装置の製造方法お工びリードフレー
ムを提供することかできる。
第１図は従来のリードフレームを示す平面図、馬２図は
本発明の一実施例にょろり一部フレームの平面図、 第３図は同じく一部拡大斜視図、 ｗ４４図１ｍｌ 、 ｔｌｓｌに同じく半導体装置の飯
遣ガｒ不ＴＩｆｒ面図である。 ｌ・・・ベレット、２・・・タブ、４・・・リード、５
・・・ダム”片、７・・・外部リード、８・・・内ＩＩ
ＩＪ−ド、 ｌＯ・・・レジンパッケージ、１１・・
・リードフレーム、１２・・・細長部、１３・・・溝、
１４・・・突条。
本発明の一実施例にょろり一部フレームの平面図、 第３図は同じく一部拡大斜視図、 ｗ４４図１ｍｌ 、 ｔｌｓｌに同じく半導体装置の飯
遣ガｒ不ＴＩｆｒ面図である。 ｌ・・・ベレット、２・・・タブ、４・・・リード、５
・・・ダム”片、７・・・外部リード、８・・・内ＩＩ
ＩＪ−ド、 ｌＯ・・・レジンパッケージ、１１・・
・リードフレーム、１２・・・細長部、１３・・・溝、
１４・・・突条。
Claims (1)
- 【特許請求の範囲】 ｌ、ベレットを固定するタブ、タブの周辺に内端ｔｗＡ
ま丁儂数のリード、各リード會連結するダム片等、から
なる拳−リードパターンｔＳ接配置杉成してなるととも
に、各リードの外ｊｌｌｋｌｉ髪丁ゐリードパターンの
ダム片に連接してなるリードフレームを用−て半導体装
置の組立を行なう半導体装置の製造方法において、前記
リードパターンのダム片の付は根におけるリード外端部
分の懺皇向の少なくとも一面に幅全域に亘って溝を設け
１Ｐくとと−に、リード切断時には溝の内−で切断する
こと′ｇｒ脣徴とする半導体Ｖｔｌｌｌ１の製造方法。 ２、ベレットｙ固定するタブ、タフの崗辺に内端ｔ−臨
ま丁−数のリード、各リードを連耐するダム片等ｔ ７
Ｄａらなる単一リードパターンｒｌＩｍ配直杉戚してな
るとともに、各リードの外ｍ’ｒｍｍするリードパター
ンのダム片に連接してなるリードフレームにおりて、前
記リードパターンのダム片の付は根におけるリード外端
部分の表裏面の少なくとも一面に一全域に亘って溝に設
けておくことを％ａとするリードフレーム。 ３、 ’ＫｔＪｋ、ｍｕコイニングによって形成する
ことを特徴とする特許請求の範曲第２項記載のリードフ
レーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079982A JPS58197868A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079982A JPS58197868A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197868A true JPS58197868A (ja) | 1983-11-17 |
Family
ID=13705523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079982A Pending JPS58197868A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197868A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123448A (ja) * | 1987-11-06 | 1989-05-16 | Hitachi Ltd | 半導体装置の製造方法 |
| EP1079427A3 (en) * | 1999-08-20 | 2001-06-27 | Rohm Co., Ltd. | Encapsulated electronic part and method of fabricating thereof |
-
1982
- 1982-05-14 JP JP57079982A patent/JPS58197868A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123448A (ja) * | 1987-11-06 | 1989-05-16 | Hitachi Ltd | 半導体装置の製造方法 |
| EP1079427A3 (en) * | 1999-08-20 | 2001-06-27 | Rohm Co., Ltd. | Encapsulated electronic part and method of fabricating thereof |
| US6410980B1 (en) | 1999-08-20 | 2002-06-25 | Rohm Co., Ltd. | Electronic part with groove in lead |
| US6599773B2 (en) | 1999-08-20 | 2003-07-29 | Rohm Co., Ltd. | Electronic part and method of fabricating thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977613A (en) | Electronic component, method for making the same, and lead frame and mold assembly for use therein | |
| JPH04290257A (ja) | プリント回路板上に搭載するための半導体装置 | |
| JPH03222350A (ja) | 樹脂封止形半導体装置及びその実装構造 | |
| JPS58197868A (ja) | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム | |
| JPH05291467A (ja) | リードフレームおよび半導体装置 | |
| JPH0715918B2 (ja) | 半導体チップ実装用リード構造体 | |
| JPS6342416B2 (ja) | ||
| JP3136029B2 (ja) | 半導体装置 | |
| JP3159555B2 (ja) | 電力半導体装置の製造方法 | |
| EP0711104B1 (en) | Semiconductor device and method for making same | |
| JPS6217381B2 (ja) | ||
| JP2751896B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0222850A (ja) | 半導体装置用のリードフレーム | |
| JPS6123352A (ja) | リ−ドフレ−ムおよび半導体装置 | |
| JP2620243B2 (ja) | 樹脂封止半導体装置 | |
| JPS58161349A (ja) | 半導体装置およびその製造方法 | |
| JPS6024047A (ja) | ダイオ−ド | |
| JPH021862Y2 (ja) | ||
| JP2617211B2 (ja) | 半導体装置の製造方法 | |
| JPS6244531Y2 (ja) | ||
| JP2757489B2 (ja) | リードフレーム用ｃａｄによる組立チェック方法 | |
| JPH03190270A (ja) | 半導体装置 | |
| JPH081941B2 (ja) | 半導体装置用リードフレーム | |
| JPS60121747A (ja) | 半導体装置 | |
| JPS6018849Y2 (ja) | リ−ドフレ−ム |