JPS58196022A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58196022A
JPS58196022A JP7967182A JP7967182A JPS58196022A JP S58196022 A JPS58196022 A JP S58196022A JP 7967182 A JP7967182 A JP 7967182A JP 7967182 A JP7967182 A JP 7967182A JP S58196022 A JPS58196022 A JP S58196022A
Authority
JP
Japan
Prior art keywords
film
laser light
irradiated
wafer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7967182A
Other languages
English (en)
Inventor
Yoshiki Sugimoto
杉本 良樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP7967182A priority Critical patent/JPS58196022A/ja
Publication of JPS58196022A publication Critical patent/JPS58196022A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0041Photosensitive materials providing an etching agent upon exposure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に関し、特に半導体ウ
エーノ1上のパターン形成方法に関する。
半導体装置の製造においては、半導体ウエーノ・主表面
上に形成された5102 * ”13N4 Hkl等の
各種の薄膜の所望の部分のみを選択的に除去する、し)
わゆるパターン形成が何回とな〈実施される。従来、こ
のパターン形成のため広く実用化されてI/Xるものに
写真蝕刻法(フォトエツチング法)がある。写真蝕刻法
は、パターン化しようとする薄膜上にフォトレジスト膜
を形成し、このフオトレジス)l上にエマルジョンまた
は酸化クロム等により所望パターンの不透明膜を形成し
たガラスマスクを重ね合わせ、このガラスマスクの上方
より平行紫外線を照射して、ガラスマスクの透明部分を
透過した紫外線によりその直下部分のフオトレジス)(
11を選択的に露光して、露光部分のフォトレジスト膜
のみに光重合反応を起させて変質せしめ、次いで有機溶
剤によってフォトレジスト膜の未露光部分(ネガタイプ
)または露光部分(ポジタイプ)を選択的に除去する現
像工程を経て、フォトレジスト膜の所望部分に所望パタ
ーンの蝕刻用窓孔を形成し、残存しているフォトレジス
ト膜を耐蝕刻マスクとして窓孔から露出している薄膜を
選択的に蝕刻し、最後に残存しているフォトレジスト膜
を除去するものである。またがって、写真蝕刻法け、そ
の工程内に、フォトレジスト膜の形成。
露光、現像、フォトレジスト膜の除去といっな−連のフ
ォトレジストプロセスを含み、そのために工程が非常に
繁雑であり、実施に当ってFi極度の清浄度が要求され
、また原版となるガラスマスクを使用しなければならず
、このガラスマスクは傷や異物付着が有ってはならない
ので、使用開始前に厳重なチェックが必要でチェックコ
ストのために比較的高価であり、しかも使用回数の増大
に伴って傷、異物付着が起るので、半導体装置の歩留り
2品質がガラスマスクの品質に左右されるという欠点が
あり、ガラスマスクも消耗品となるため資材費が嵩むと
いう問題点があった。
それゆえ、この発明の主たる目的は、写真蝕刻法の上記
欠点を除去した新規なパターン形成方法を提供すること
にある。
この発明は要約すると、半導体ウェー八主表面上にパタ
ーンを形成すべき薄膜を形成したのち、活性化すれば薄
膜のエッチャントとして機能する成分を含んだガス雰囲
気中に半導体ウェー八を晒し、この雰囲気中で半導体ウ
ェーへの主表面にレーザー光を照射することにより、照
射スポット近傍のガス雰囲気を局所的に活性化し、レー
ザー光が照射されたスポット近傍のみを選択的にエツチ
ングすることにより、薄膜に所望パターン形成を行なう
ことを特徴とするものである。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
まず、もつとも典型的な実施例としてSi上の8102
膜のパターン形成方法について説明する。第1図に示す
ように、81ウエーノ11の主面上に、水蒸夜雰囲気中
で熱処理を施す周知の酸化膜形成方法により、厚さ50
0Aの5102膜2を形成する。次に、このウェー八を
、第2図に示すように、02を数%含んだOF4雰囲気
3中に置き、5in2膜2上に垂直にビーム径を絞った
レーザー光4を照射する。レーザー光4は、あらかじめ
プログラムされたパターン図形に従って8102膜2上
の特定の領域をスキャニングされる。このレーザー光4
のエネルギーは典型的には0 、05 ’/caであり
、そのビーム径は典型的には2p−である。このように
してレーザー光4が照射されたビームスポット部は、局
所的に表面の温度が上昇して、周囲のOF4を励起させ
、局所的にFを発生する。このアがレーザー光4の照射
された高温部の8102膜2と優先的に反応して揮発性
物質となり、エツチングが進行して窓孔5が形成される
。(第2図は窓孔5が完全に形成されるまでの途中工程
の状態を示している。)S10□膜2のエツチング速度
は、OF、雰囲気3の圧力。
レーザー光4のエネルギーおよびスキャン速度、スキャ
ニング領域の面積を制御することによって変化するが、
これらのパラメータの管理により、自在に制御可能であ
る。なお、レーザー光4が照射°されない部分は、雰囲
気中に拡散したFによりエツチングされるが、レーザー
光4の照射部分に比較して格段に温度が低いことおよび
レーザー光4の照射によって発生するアがほとんどこの
照射部分で局所的に反応しきってしまうようにレーザー
光4のエネルギーを制御することによって、実用上問題
のないレベルにおさえられる。このようにして形成され
た5102膜2の窓孔5け、第3図に示すように、5i
02膜2の側面が若干傾斜面2aとなるが、厚さt(−
500A)に対して傾斜面2aの底辺寸法jは1μ以下
であり、実用上全く問題にならない。
なお、上記実施例はSiミラニーへ上の5102膜2の
パターン形成九ついて説明したが、任意のつニーへ上の
任意の薄膜のパターン形成にも同様に適用できるもので
ある。この場合、対象となる被エツチング表面の材質に
より、雰囲気ガスを選択しなければならない。また、上
記5102膜2のパターン形成の場合でも、OIF、十
〇z雰囲気の外に用い得る雰囲気がある。次に、主な被
エツチング材料と雰囲気ガスの代表例を示す。
Si、 polysi・・・・・・ 0IF4.OF4
+02 、0014.0F4S102    ・・・・
・・ ay4 、 oIP4+ 02. ap4十H2
S i3 N4    ・・・・・・ OF4 、0I
F4+02. OF4+H2AI     ・・・・・
・ 0014.0014+ 02 、 BOI3Qr 
    ・++・+・0014 + 0014 + 0
2この発明は以上のように、選択されたガス雰囲気中で
レーザー光を選択的に照射することKよりパターン形成
が行なえ、繁雑なフォトレジストプロセスを必要としな
いので、パターン形成が著しく容易になり、半導体装置
の歩留り向上および原価低減が図れるという効果を奏す
る。
【図面の簡単な説明】
第1回ないし第3図はこの発明を8102膜のパターン
形成に実施した場合の各段階のウエーノ1の断面図を示
し、特に第3図は要部の拡大断面Vを示す。 l…9・−ウェー八、 2・・・・・・パターン形成しようとする薄膜(5in
2膜)3・・・・・・ガス雰囲気、 4・・・・・・レーザー光、 5・・・・・・窓孔。 第1図 第2図 第6図

Claims (1)

    【特許請求の範囲】
  1. 半導体ウエーノ1を、その表面の材質と反応し揮発性物
    質を生成する元素を含んだ物質を主成分とするガス雰囲
    気中にてレーザー光を照射して、その表面を選択的に除
    去する工程を含むことを特徴とする半導体装置の製造方
    法。
JP7967182A 1982-05-11 1982-05-11 半導体装置の製造方法 Pending JPS58196022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7967182A JPS58196022A (ja) 1982-05-11 1982-05-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7967182A JPS58196022A (ja) 1982-05-11 1982-05-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58196022A true JPS58196022A (ja) 1983-11-15

Family

ID=13696644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7967182A Pending JPS58196022A (ja) 1982-05-11 1982-05-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58196022A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162717A2 (en) * 1984-05-23 1985-11-27 Kabushiki Kaisha Toshiba Method of forming mask pattern
US5912186A (en) * 1995-11-21 1999-06-15 Daido Hoxan, Inc. Method for processing semiconductor material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162717A2 (en) * 1984-05-23 1985-11-27 Kabushiki Kaisha Toshiba Method of forming mask pattern
US5912186A (en) * 1995-11-21 1999-06-15 Daido Hoxan, Inc. Method for processing semiconductor material

Similar Documents

Publication Publication Date Title
US4403151A (en) Method of forming patterns
JP2994501B2 (ja) パターン形成方法
JPS58196022A (ja) 半導体装置の製造方法
JPH04348030A (ja) 傾斜エッチング法
JPH04176123A (ja) 半導体装置の製造方法
JPS5953842A (ja) 写真処理法
JP3179068B2 (ja) パターン形成方法
JPS63304250A (ja) 微細レジストパタ−ンの形成方法
JPH0239086B2 (ja)
JP2616820B2 (ja) レジストパターンの形成方法
JPH0414235A (ja) レジスト膜欠陥の検出方法
JPH05343313A (ja) 半導体装置の製造方法
JPS6327848B2 (ja)
JP2000347406A (ja) レジストパターン形成方法及び半導体装置の製造方法
JPS60110124A (ja) 微細パタ−ン加工方法
JPH03154330A (ja) 半導体装置の製造方法
JPH05183050A (ja) 半導体装置の製造方法
JPH04217258A (ja) レジストパターンの作製方法及びその装置
JPS6127639A (ja) 半導体素子の酸化膜パタ−ン形成方法
JPS60216555A (ja) 半導体装置の製造方法
KR100239433B1 (ko) 감광막 패터닝 방법
JPH0620937A (ja) レジストパターンの形成方法
JPH0325011B2 (ja)
JPH01157531A (ja) 半導体装置の製造方法
JPH0313583B2 (ja)