JPS58195307A - Current mirror circuit - Google Patents

Abstract

PURPOSE:To attain a current mirror circuit in which the phase compensation is performed easily and the stable operation is obtained, by reconstituting the circuit in which transistors (TR) being the current mirror circuit components are changed into common base constitution with collector resistors of the TRs selected as low as possible. CONSTITUTION:A minimized input bias current is attained by the constitution of input circuit MOS TRs of a differential amplifying circuit OP. Since an input current to an inverting input is brought to <=0.1pA by using the differential amplifying circuit OP, the current is regarded as almost zero. Thus, a current Ii inputted from an input terminal 1 is regarded as a collector current Ic of a TRQ1. Further, since a power supply EA is connected to a noninverting input of the differential amplifying circuit OP, the collector potential of the TRQ1 is set freely with a voltage of the power supply EA with a negative feedback operation. That is, the current error due to the base width modulation effect of the TRQ1 and TRs the output accuracy of which are desired high, is neglected.

Description

【発明の詳細な説明】 半導体果横回ｗ！１に用いられるカレントミラー回路に
関する。[Detailed Description of the Invention] Semiconductor fruit side lol! The present invention relates to a current mirror circuit used in 1.

従来のカレントミラー回路の代表例を第１図に示し、説
明する。ここで、トランジスタ”　’　ｖ　Ｑ　ｍ　ｔ
・・・＋　Ｑｎは、１−−チップ上に構成することによ
り、はぼ同一の特性を持几せることができるので、ここ
では説明の都合上、完全に同一特性とみなす。A typical example of a conventional current mirror circuit is shown in FIG. 1 and will be described. Here, the transistor "' v Q m t
... + Qn can have almost the same characteristics by configuring it on a 1--chip, so for convenience of explanation, it is assumed here that they have completely the same characteristics.

ま九、これらトランジスタのベース・エミッタ接合面積
をそれぞれ度えることにょ夛、それぞれ所望の１ｋｆｉ
比を得る方法や、これらトランジスタのエミッタにそれ
ぞれ抵抗を接続し、抵抗の値をそ、れぞれ変えることに
ょシ、それぞれ所望の電流比を得る方法があるが、ここ
では説明の都合上、同一のベース・エミッタ接合面積、
同一の抵抗値として説明する。9. By increasing the base-emitter junction area of each of these transistors, the desired 1kfi is obtained.
There are ways to obtain the desired current ratio by connecting a resistor to each of the emitters of these transistors and changing the value of each resistor, but for the sake of explanation here, Same base-emitter junction area,
The explanation will be made assuming that the resistance values are the same.

トランジスタＱｌ　＋Ｇ１ｍ　ｇ　＝・ｓ　Ｑｎのベー
スは、相互に接続され、トランジスタ。ムのエミッタに
接続されている。才た抵抗％Ｒ１，Ｒ２，・・・、Ｒｎ
は同一の抵抗値とし、それぞれ電源ＶＣＣに接続されて
いる。Transistor Ql + G1m g =・s The bases of Qn are connected to each other to form a transistor. connected to the emitter of the system. Excellent resistance %R1, R2,..., Rn
have the same resistance value, and are connected to the power supply VCC.

ここで、トランジスタＱｌのコレクタは、トランジスタ
ＱＡのベースに接続されると共に人力端子１として使用
される。この人力端子１から吐き出される方向ＫＩＩＥ
Ｉ！ｉｌｅを外部から吸い出してやると、この電流がト
ランジスタＱｌのコレクタ電光とトランジスタＱＡのベ
ース電流として流れ、次式が成立する。Here, the collector of the transistor Ql is connected to the base of the transistor QA and is used as the human power terminal 1. Direction KIIE discharged from this human power terminal 1
I! When ile is drawn from the outside, this current flows as the collector current of the transistor Ql and the base current of the transistor QA, and the following equation holds true.

工１−ＩＣ（Ｑｚ）十より（−）　　　　　　　　　・
・■工１　：入力端子か←い出す方向ｌが す４ｆｉ、す１わち、入力電流を表 わす。Engineering 1-IC (Qz) From 10 (-) ・
・■Work 1: The direction in which the input terminal protrudes ← is 4fi, that is, it represents the input current.

ＩＣ（Ｑｌ）　；　）ランジスタＱｌのコレクタ電流工
ｍ（ＱＡ）；）ランジスタＱムのベースＩＩＥａここで
トランジスタＱｉのベース・エミッタ間電圧ｖｘｉ：（
Ｑｘ）に着目すると次式が成立する。IC(Ql);) Collector current m(QA) of transistor Ql;) Base IIEa of transistor Qm where voltage between base and emitter of transistor Qi vxi:(
Qx), the following equation holds true.

ｋ；ボルツマン定数 Ｔ；絶対一度 ｑ；電子の電荷 工日；逆方向飽和電流 この式で■６は、谷トランジスタＱ’１ｌＱ２１　°ｌ
　Ｑｎは、集積回路で同一チップ上に製造されるから、
前述したと同様、各トランジスタのＩｉは、はｙ等しい
と考えられる。従って、トランジスタＱｌによって発生
し九ペース・エミッタ間咀圧ＶＢＩＤ（Ｑｌ）と抵抗で
の屯圧神下、工Ｃ（Ｑｌ）・Ｒ１を加算“して発生した
電圧が、他のトランジスタＱ２Ａ３１−・・、Ｑｎのベ
ースにも同様に印加されることになる。k; Boltzmann constant T; absolute q; electron charge; reverse saturation current In this formula, ■6 is the valley transistor Q'1lQ21 °l
Since Qn is an integrated circuit and manufactured on the same chip,
As described above, Ii of each transistor is considered to be equal to y. Therefore, the voltage generated by adding the voltage C(Ql)·R1 under the 9-pitch-to-emitter mass pressure VBID(Ql) generated by the transistor Ql and the pressure applied by the resistor is the voltage generated by adding the voltage VBID(Ql) generated by the transistor Ql to the other transistor Q2A31-· , Qn will be similarly applied.

弓 Ｖｉｉｇ（Ｑｌ）＋’ｌ；ｃ（Ｑｘ）°Ｒよ′１ｌ −Ｖｎｉ：（Ｑｓ）土工Ｃ（Ｑ２）ｏＲｌ　　　　　　
　　　　％−Ｖｎｇ（Ｑｓ）土工（！（Ｑｎ）・Ｒ２”
　ｖＢＥ　（Ｑｎ　）　＋　Ｉｃ　（Ｑｎ　）・Ｒｎ　
　　　　　　　−・■従って 工（！（ＧＬＩ）−工Ｃ（ＧＬｌｌ）−工Ｃ（Ｑｎ）−
−−ＩＣ（Ｑｎ）　　　−■となる。つまり、出力電流
は０式に示す入力電流■１からトランジスタｑムのベー
ス電流分だけ減少し丸形で取シ出されることになり、そ
の分だけ誤差となっている。Bow Viig(Ql)+'l;c(Qx)°Ryo'1l -Vni:(Qs)Earthwork C(Q2)oRl
%-Vng (Qs) Earthwork (! (Qn)・R2”
vBE (Qn) + Ic (Qn)・Rn
-・■Therefore, engineering (! (GLI) - engineering C (GLll) - engineering C (Qn) -
--IC(Qn) -■. In other words, the output current is reduced by the base current of the transistor qm from the input current 1 shown in equation 0, and is drawn out in a round shape, resulting in an error corresponding to that amount.

このことから、トランジスタｑムのベース電流より（Ｑ
Ａ）を少な（すれば、それだけ積、ｌＩＬよく出力に電
流を得ることができることがわかる。From this, from the base current of transistor qm, (Q
It can be seen that if A) is reduced, a correspondingly large amount of current can be obtained at the output.

そこで、譲２図の回路が考えられる。この回路はａｌ１
図の回路でトランジスタＱＡのかわりに差動増巾回路（
ま友は差動増巾回路を入力回路にもつ演算増中器）　ｏ
ｐを入れて、さらにこの差動増巾回路の入力電流を減少
δせる几め、入力回ｗ１１部にＭＯＳ　ｌ”ランジスタ
等の素子を使用し、入力ｉ１ｍを極少にすることでカレ
ントンク−４！！ｌ＠の＃［を向上ざ−せようとし九も
のである。Therefore, the circuit shown in Figure 2 can be considered. This circuit is al1
In the circuit shown in the figure, a differential amplifier circuit (
Mayu is an arithmetic intensifier with a differential amplification circuit as an input circuit) o
In order to further reduce the input current of this differential amplification circuit by δ, we use elements such as MOS l'' transistors in the input circuit w11 to minimize the input i1m, resulting in a current output of -4! This is an attempt to improve the #[ of !l@.

このような回路にて実験してみると次のようｔ間Ｉ＠Ｌ
ｉＣ１Ｍ向する。入力電流をｌｏｐム以下にまで下げ九
Ｉ１１流頑域では、トランジスタＱｚでの位相廻りが大
きくなり！！働増巾回路を含めた位相補償が非常ＶＣ困
ｍ！になる傾向が強くなる。その原因は、カレントミラ
ー回路を司るトランジスタＧＬＩのコレクタ抵抗が非Ｉ
ＫＡｉ＜なって動作していることに起因すると考えられ
る。When I experimented with this kind of circuit, I found the following between t and I@L.
Head towards iC1M. When the input current is lowered to below LOPM and in the 9I11 style robust range, the phase rotation in transistor Qz becomes large! ! Phase compensation including the working width circuit is extremely difficult for VC! There is a strong tendency to become The cause of this is that the collector resistance of the transistor GLI that controls the current mirror circuit is non-I.
This is thought to be due to the fact that KAi<.

こ、の発明、は、上記の点に鑑みトランジスタＱｌのコ
レクタ抵抗をできるだけ低くする沈め、カレントミラー
回路を司るトランジスタＱｉ　、Ｑｍ　ｔＱａ　＋・・
・。In view of the above-mentioned points, this invention provides a sinking method for reducing the collector resistance of the transistor Ql as much as possible, and transistors Qi, Qm tQa + . . . that govern the current mirror circuit.
・.

Ｑｎをベース接瑞に変え九回路に構成しＺおすことによ
シ、前記位相補償を容易にできると共に、安定な動作を
させ得るカレントミラー回路を提供するものである。By changing Qn to a base connection and configuring nine circuits and connecting Z, a current mirror circuit that can easily perform the phase compensation and operate stably is provided.

第３図は本発明の一実施例を示す基本回路図である。第
３図の回路において、人力端子１から入力電流工１の電
流が吸い出されたとすると、この４流はトランジスタＱ
ｘのコレクタ１１１ｉｆＩ／を工Ｃ（Ｑｌ）と差勅増巾
回＠ＯＰの反転入力端子のへ力噸ｆｉＫなる。ご仁で、
差動増巾回路ＯＰの入力回ｗ＆ＭＯ８ト、ランジスク等
の構成により極度に少ない入カバイアス電流とすること
ができる。このような差勅壇巾回′ｗｌ！ｏｐを用いる
ことにより、反転入力喝子の入力電流を０．１ｐム以下
にできるから、はとんど零と考えられる。シ友がって、
へ力亀子ｌから入力された４ｆｉ１１はすべてトランジ
スタｑ１のコレクターｌｌ流ＩＣ（Ｑｌ）とすることが
できる、一方、差動増巾回路ｏｐの非反転入力端子には
、電Ｉｓｉ兄ムが接ａされているから、トランジスタＱ
ｌのコレクタ電位は、負帰還作用により電源ｌムの電圧
で自由に設定することができる。このことは、トランジ
スタＱｓ＋Ｑａ＋・・・、　Ｑｎのうち特に出力電流積
Ｉｉｒ、を筒め友いトランジスタのコレクタ電位とトラ
ンジスタＱ１のコレクタ電位を＋ｆｆ−＆ｔ−ｊること
ができることを意味している。　　　　　・ ′τ すなわち、トランジスタＱｚと、特に出力精度を薦め危
いトランジスタのベース巾変調効果によ！’＊ｆｉｆｉ
！’＆ｍＫＦ。６２μ弘６＊ｃ！６ＩＣ１゜レクタとベ
ース間ｔＬａ生するトランジスタ固有のリークＩ４１流
を相殺できることも意味している。FIG. 3 is a basic circuit diagram showing an embodiment of the present invention. In the circuit shown in Fig. 3, if the current of the input current generator 1 is sucked out from the human power terminal 1, these four currents are transferred to the transistor Q
The difference between the collector 111ifI/ of x and the inverting input terminal of the width increase circuit @OP becomes the force fiK. With your kindness,
The input bias current can be extremely small due to the configuration of the input circuit w&MO8t, run disk, etc. of the differential amplifier circuit OP. Such a difference in the width of the imperial platform 'wl! By using OP, the input current of the inverting input gate can be reduced to 0.1 pm or less, so it can be considered that the input current is almost zero. Be friends,
The 4fi11 input from the power source 1 can all be made into the collector 1 flow IC (Ql) of the transistor q1.On the other hand, the electric current Isi brother is connected to the non-inverting input terminal of the differential amplification circuit OP. Since transistor Q
The collector potential of 1 can be freely set by the voltage of the power supply 1 due to the negative feedback effect. This means that among the transistors Qs+Qa+ .・ ′τ In other words, due to the transistor Qz and the base width modulation effect of the transistor, which particularly impairs the output accuracy! '*fifi
! '&mKF. 62μ Hiro6*c! This also means that the transistor-specific leakage current I41 generated between the 6IC1° collector and the base can be offset.

このように、本発明の回路では極ＩＩＬｖｃ小さな電源
ｌ　ｐＡ　８度のカレントミラーをも構成できるのであ
る。なお、４＃ｌｌＢはトランジスタＱ１．Ｑ黛１　”
’　ｌＱｎをベース接地動作させるためのものである。In this way, the circuit of the present invention can also constitute a current mirror with an extremely small IILvc power supply l pA of 8 degrees. Note that 4#llB is the transistor Q1. Q Mayuzumi 1”
' This is for base-grounding operation of lQn.

第４図は本発明の他の実施例を示す応用回路例である。FIG. 4 is an example of an applied circuit showing another embodiment of the present invention.

第４図の回路において、抵抗Ｒ１、Ｒ２＋・・・。In the circuit of FIG. 4, resistors R1, R2+...

Ｒｎは、各トランジスタの製造上発生するベース・エミ
ッタ関鴫圧のばらつきを補償させる丸めのものＣある。Rn is a rounded value C that compensates for variations in base-emitter barrier pressure that occur during manufacturing of each transistor.

ま几、トランジスタｑ１と抵抗Ｒｉ＋鴎トランジスタＱ
ｉ＋Ｑ”ｔ’−・ｅ　ＱｎのＭ鳶を等価的に低下させて
位相補償を容易にするための回路である。Well, transistor q1 and resistor Ri + seaweed transistor Q
i+Q"t'-.e This is a circuit for equivalently lowering the M value of Qn to facilitate phase compensation.

４５図は本発明’）ＮＰＭ）ランジスクで構成し九他の
実施例を示す応用回路例である。FIG. 45 is an example of an applied circuit illustrating another embodiment of the present invention.

第６図は入力回路部をＭＯ８）　２ンジスタで構成し几
差＠壇中回ｗＩＩｄｐの一例を示すもので、バイポーラ
、　ＭＯ８トランジスタを同一チップ内に作り込んだ集
積回路の一合には容易に構成できるものである。　　　
　　・ ・１：。Figure 6 shows an example of an input circuit consisting of two MO8 transistors, which can be easily integrated into an integrated circuit in which bipolar and MO8 transistors are built into the same chip. It is configurable.
・・1:.

以上のように本発明によれば、１ｏｐＡ以下の微少量流
偵域でも高精度の出力を得られる、集積回８略に好ｊ１
なカレント建２−回路を容易に実現することができる。As described above, according to the present invention, a highly accurate output can be obtained even in a micro-flow area of 1 opA or less, and the integration circuit 8 is preferably used.
A current-based 2-circuit can be easily realized.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来のカレントミラー同語の一例をボす回路図
、第２図は入出力１１１ｔｆｌＬの精度を向上させるよ
うにする友め、差動増巾回路をカレントミラー回路に通
用した例をボす回路図、１４３図は本発明の一実施例を
示す基本回路図、Ｉ１４図は本発明の他の実施例を示す
回路図、４５図はＮＰＭ　トランジスタを用いた本発明
の３らに他の実施例を示す回路図、第６図は本発明に使
用する差動増巾回路の一例を示す回路図である。 図において、１は入力趨子、２，３，４．・・・。 ｎは出力端子、Ｑｌ　、Ｑ露、−・ｒ　Ｑｎはトランジ
スタ、ＯＦは差＠１巾回路を入力回路に持つ増巾器、Ｒ
１゜ＲＩ＋、−、Ｒｎは抵抗、Ｑｉはダイオード接４ｔ
Ａ８れ几ト之ンジスタ、ＲＢは抵抗である。 なお、図中、同一符号は１４−ま几は相当部分を示す。 代理人　葛　＃　　１ｉｉ　　− 第１図 第２図 第３図Figure 1 is a circuit diagram of an example of a conventional current mirror tautology, and Figure 2 is an example of a differential amplification circuit used as a current mirror circuit to improve the accuracy of input/output 111tflL. Figure 143 is a basic circuit diagram showing one embodiment of the present invention, Figure I14 is a circuit diagram showing another embodiment of the present invention, and Figure 45 is a circuit diagram showing another embodiment of the present invention using an NPM transistor. FIG. 6 is a circuit diagram showing an example of a differential amplification circuit used in the present invention. In the figure, 1 is the input trend, 2, 3, 4 . .... n is an output terminal, Ql, Q dew, -・r, Qn is a transistor, OF is an amplifier with a difference @1 width circuit as an input circuit, and R
1゜RI+, -, Rn are resistors, Qi is diode connection 4t
A8 resistor, RB is a resistor. In addition, in the figure, the same reference numerals 14 and 14 indicate corresponding parts. Agent Kuzu #1ii - Figure 1 Figure 2 Figure 3

Claims (3)

【特許請求の範囲】[Claims] （１）　　はソ同−特性をＭするｇｌ−ｉｇｎのトラン
ジスタＱｌ−Ｑ”−Ｑ’−”・ｓ　Ｑｎ　０４ペース８
ｆｔ１互に接続し、これらトランジスタをベース接地形
の動作で機能させると共に、上記トランジスタＱ”＋Ｑ
”ｓＱｌ、・・・ＩＱｎの薔エンツクを相互に接続して
、左励壇巾回路の出力に接続し、上記第１のトランジス
タＱｚ　、／）コレクタを前記差動増巾回路の反転入力
端子に接続し、この接ａ点を入力端子とすると共に、他
のトランジスタＱ＋ａ＊Ｑａｔ　”’　＊　Ｑｎの各コ
レクタを出力爛子とし、史ｖｃｌＩ′ｔＩ紀差−壇巾回
路の非反転入力爛子に上記入力端子の電圧を設定する丸
めの嘔諏を接桐したことを特徴とするカレントミラー回
路。(1) is a gl-ign transistor Ql-Q"-Q'-"・s Qn 04 pace 8 which has the same characteristic as
ft1 are connected to each other, and these transistors function with grounded base operation, and the transistors Q"+Q
``sQl, . This contact a is used as an input terminal, and the collectors of the other transistors Q+a*Qat''*Qn are used as output terminals, and are connected to the non-inverting input terminal of the circuit. A current mirror circuit characterized in that a rounded hole is connected to set the voltage of the input terminal. （２）前記ｍｌ　〜５ｇｎのトランジスタＱｌ　ＩＱｎ
　、Ｑａ　ｌ・・・ｅ　Ｑｎの谷エミツクと削記差＠増
巾回路の出力との間にそれぞれ抵抗を押入したことを特
徴とする特許請求の範囲第１項記載のカレントミラー回
路。(2) Transistor Ql IQn of the above ml to 5gn
, Qa l . （３）前記＃１１のトランジスタＩのベースとエミッタ
の間に１ダイオードを挿入して、アノードをベース１１
１１に、カソードをエミッタ側に接続したことを特徴と
する特許請求の範囲第１項記載のカレントミラー回路。(3) Insert one diode between the base and emitter of the #11 transistor I, and connect the anode to the base #11.
11. The current mirror circuit according to claim 1, wherein the cathode is connected to the emitter side.