JP2005062837A - Organic el drive circuit and organic el display device using the same - Google Patents
Organic el drive circuit and organic el display device using the same Download PDFInfo
- Publication number
- JP2005062837A JP2005062837A JP2004204107A JP2004204107A JP2005062837A JP 2005062837 A JP2005062837 A JP 2005062837A JP 2004204107 A JP2004204107 A JP 2004204107A JP 2004204107 A JP2004204107 A JP 2004204107A JP 2005062837 A JP2005062837 A JP 2005062837A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 11
- 238000011144 upstream manufacturing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
この発明は、有機EL駆動回路およびこれを用いる有機EL表示装置に関し、詳しくは、携帯電話機等で使用される有機ELパネルにおいて、有機ELパネルを電流駆動するドライバICにおける駆動電流のばらつきを低減でき、ドライバIC間での特性の相違による有機EL表示装置の画面上での輝度むらを低減でき、特に、高輝度カラー表示に適した有機EL駆動回路および有機EL表示装置に関する。 The present invention relates to an organic EL drive circuit and an organic EL display device using the same, and more specifically, in an organic EL panel used in a mobile phone or the like, variation in drive current in a driver IC that drives the organic EL panel with current can be reduced. The present invention relates to an organic EL drive circuit and an organic EL display device that can reduce luminance unevenness on the screen of an organic EL display device due to a difference in characteristics between driver ICs, and are particularly suitable for high-luminance color display.
有機EL表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、DVDプレーヤ、PDA(携帯端末装置)等に搭載される次世代表示装置として現在注目されている。この有機EL表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、R(赤),G(緑),B(青)に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機EL表示装置が提案されている。例えば、特開平10−112391号(特許文献1)などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
携帯電話機用のパッシブ型の有機EL表示装置の有機EL表示パネルでは、カラムライン(有機EL素子の陽極側駆動ライン)の数が396個(132×3)の端子ピン、ローラインが162個のピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
Organic EL display devices are capable of high-luminance display by self-light emission, and are therefore suitable for small-screen display and are currently being used as next-generation display devices mounted on mobile phones, DVD players, PDAs (portable terminal devices), etc. Attention has been paid. When this organic EL display device is driven by voltage like a liquid crystal display device, the luminance variation increases, and there is a difference in sensitivity between R (red), G (green), and B (blue). There is a problem that becomes difficult.
Therefore, recently, an organic EL display device using a current-driven driver has been proposed. For example, Japanese Patent Laid-Open No. 10-112391 (Patent Document 1) describes a technique for solving the problem of luminance variation by current driving.
In an organic EL display panel of a passive organic EL display device for a mobile phone, the number of column lines (the anode side drive line of the organic EL element) is 396 (132 × 3) terminal pins and 162 low lines. Those with pins have been proposed, and column line and row line terminal pins tend to increase further.
このような端子ピン数の増加により、特に、カラムライン側では複数のカラムドライバICは、QVGAのフルカラーではR,G,B各120ピンの360ピンとなるので、現在ところ3ドライバは必要とされている。そのためカラムドライバIC相互間の特性の相違、特に、その駆動電流のばらつきにより、有機EL表示装置の画面上に輝度むらが発生する問題がある。
この種の問題を解決する技術として特開2001−42827号「ディスプレイ装置及びディスプレイパネルの駆動回路」を挙げることができる(特許文献2)。
図3は、その実施例の回路であって、21は、初段のカラムドライバIC(マスターチップの陽極線ドライブ回路)であり、基準電流制御回路RC、制御電流出力回路CO、スイッチS1〜SmからなるスイッチブロックSB、m個の電流駆動源としてトランジスタQ1〜Qm及びバイアス抵抗R1〜Rmからなる端子ピンに対応して設けられた回路とを有している。22は、次段のカラムドライバIC(スレーブチップの第2の陽極線ドライブ回路)であり、駆動電流出力回路CC、スイッチS1〜SmからなるスイッチブロックSB、m個の電流駆動源としてトランジスタQ1〜Qm及びバイアス抵抗R1〜Rmからなる回路とを有している。各ドライバのトランジスタQ1〜Qmの出力がカラム側の端子ピンに対する駆動電流とされてスイッチS1〜Sm,出力端子X1〜Xmを介して駆動電流iがそれぞれの端子ピンに出力される。
With such an increase in the number of terminal pins, in particular, a plurality of column driver ICs on the column line side are 360 pins of 120 pins each of R, G, and B in the full color of QVGA, so three drivers are currently required. Yes. For this reason, there is a problem that unevenness in luminance occurs on the screen of the organic EL display device due to a difference in characteristics between column driver ICs, in particular, a variation in driving current.
Japanese Patent Application Laid-Open No. 2001-42827 “Display Device and Display Panel Drive Circuit” can be cited as a technique for solving this type of problem (Patent Document 2).
FIG. 3 shows a circuit of the embodiment.
基準電流制御回路RCは、基準電圧VREFを外部から受けるオペアンプOPと、このオペアンプOPの出力をベースに受けて駆動されるトランジスタQa、このトランジスタQaのエミッタとグランドGND間に設けられた抵抗Rp、トランジスタQaの上流でこのトランジスタのコレクタにそのコレクタが接続されたトランジスタQbからなる。この回路は、抵抗Rpにより発生する電圧がオペアンプOPの入力に帰還されて定電流源を構成する。そして、トランジスタQbのエミッタが抵抗をRrを介して電源ラインVBE(デバイスの電源ラインVDDに相当する)に接続されている。
ここで、トランジスタQbは、トランジスタQ1〜Qmおよび制御電流出力回路COのトランジスタQoとカレントミラー接続され、これらトランジスタの入力側カレントミラー接続のトランジスタとなっていて、基準電流制御回路RCで発生する基準電流IREFにより駆動される。
カラムドライバIC22の駆動電流出力回路CCは、基準電流制御回路RCに対応している。その構成は、トランジスタQc、Qdのカレントミラー回路と、カレントミラー接続の出力側トランジスタQdで駆動されるトランジスタQeとからなる。入力側トランジスタQcが制御電流出力回路COからの電流Iout=icの電流を受けてトランジスタQeを駆動する。このトランジスタQeは、トランジスタQ1〜Qmとカレントミラー接続された入力側トランジスタとなっている。なお、抵抗Ro、抵抗Rrの抵抗値は等しく、抵抗Rsの抵抗値は抵抗R1〜Rmと等しい。また、GA1〜GAm、GB1〜GBmは、スイッチブロックSBの各スイッチS1〜SmのON/OFFを制御する制御信号である。
The reference current control circuit RC includes an operational amplifier OP that receives the reference voltage VREF from the outside, a transistor Qa that is driven based on the output of the operational amplifier OP, a resistor Rp that is provided between the emitter of the transistor Qa and the ground GND, It consists of a transistor Qb having its collector connected to the collector of this transistor upstream of the transistor Qa. In this circuit, the voltage generated by the resistor Rp is fed back to the input of the operational amplifier OP to constitute a constant current source. The emitter of the transistor Qb is connected to the power supply line VBE (corresponding to the power supply line VDD of the device) via a resistor Rr.
Here, the transistor Qb is current-mirror connected to the transistors Q1 to Qm and the transistor Qo of the control current output circuit CO, and is an input-side current mirror-connected transistor of these transistors, and is a reference generated by the reference current control circuit RC. Driven by current IREF.
The drive current output circuit CC of the
このような構成において、さらに、スイッチブロックSBの位置には、端子ピン対応に入力側トランジスタを設け、出力側トランジスタを端子ピンに接続した一対のカレントミラー電流出力回路を設け、GA1〜GAmに応じてこの回路をスイッチング制御する構成の電流駆動回路がある。
さらに、前記のカレントミラー電流出力回路の前段にD/A変換回路を設けて、このD/A変換回路がカラム側の端子ピン対応に表示データを受けてこの表示データを端子ピン対応にD/A変換して各端子ピン対応に駆動電流を生成する回路もある。このような回路は、例えば、出願人による特願2003−28086号(特願2002−33937号の国内優先出願),特願2003−28087号(特願2002−36236号の国内優先出願)等に示されている。
Further, a D / A conversion circuit is provided in front of the current mirror current output circuit, and the D / A conversion circuit receives display data corresponding to the terminal pin on the column side, and converts the display data to D / A corresponding to the terminal pin. There is also a circuit that performs A conversion and generates a drive current corresponding to each terminal pin. Such a circuit is disclosed in, for example, Japanese Patent Application No. 2003-28086 (National priority application of Japanese Patent Application No. 2002-33937), Japanese Patent Application No. 2003-28087 (National priority application of Japanese Patent Application No. 2002-36236), etc. It is shown.
ここで、複数の出力側トランジスタをパラレルに駆動するカレントミラー回路をドライブ段あるいは出力段に用いる電流駆動回路の問題点について、前記の図3に示すカラムドライバIC回路21,22を例に採って説明する。
図3の電流駆動回路は、前段のカラムドライバIC回路21のトランジスタQoの出力電流Iout=icがトランジスタQc、Qdのカレントミラーを介してトランジスタQeに伝送されてこれの駆動電流が理論的には基準電流IREFと等しい電流iとなるずである。しかし、このように基準電流をチップ間で一致させていても、各ドライバICにおいて基準電流を発生させる制御回路が基準電流制御回路RC、駆動電流出力回路CCと異なる上に、D/A変換回路、出力回路のトランジスタの特性(hfe,アーリ電圧等)がチップ間で異なることから、実際の出力電流をチップ間で精度よく一致させることは困難である。そのため、次段のカラムドライバIC22の基準電流iとカラムドライバIC21の基準電流IREFとの差が大きくなって、ドライバの境目での輝度むらが十分に解消できない。
Here, the column
In the current driving circuit of FIG. 3, the output current Iout = ic of the transistor Qo of the column
このような問題を解決するために、出願人は、さらに、特開2003−288045(特願2002−87951号「有機EL駆動回路およびこれを用いる有機EL表示装置」を出願している。
これは、カラムドライバICの内部にペア抵抗を設けて、出力段電流源の電流をペア抵抗の一方に加え、ペア抵抗の他方に前段のカラムドライバICの出力段電流源の電流を受ける。そして、オペアンプOPでペア抵抗の電圧を比較してこれら電圧が等しくなるように自己の出力段電流源の電流をフィードバックすることでそれぞれのカラムドライバICの出力段電流源の電流が等しくなるように制御するものである。
一方、端子ピン数の増加は、端子ピン間の駆動電流のばらつきを大きくするので、より精度の高い駆動電流の確保が要求される。このような点からみて、ペア抵抗を利用する駆動電流の制御技術は、ペア抵抗の抵抗値のばらつきが駆動電流に影響を与える点で問題がある。
特に、駆動電流が小さくなると、ペア抵抗の抵抗値の集積面積を大きくせざるを得なくなり、その分、ドライバの占有面積が増加する欠点もある。より高精度な駆動電流を発生する場合に、このペア抵抗の特性のばらつきに加えてさらにこれら抵抗によるノイズ発生も問題になる。
In order to solve such a problem, the applicant further applied for Japanese Patent Application No. 2003-288045 (Japanese Patent Application No. 2002-87951 “Organic EL Drive Circuit and Organic EL Display Device Using the Same”).
This is because a pair resistor is provided inside the column driver IC, the current of the output stage current source is added to one of the pair resistors, and the current of the output stage current source of the preceding column driver IC is received by the other of the pair resistors. Then, the operational amplifier OP compares the voltages of the pair resistors and feeds back the current of the output stage current source so that these voltages are equal, so that the current of the output stage current source of each column driver IC becomes equal. It is something to control.
On the other hand, since the increase in the number of terminal pins increases the variation in drive current between the terminal pins, it is required to secure a more accurate drive current. From this point of view, there is a problem in the drive current control technology using the pair resistance in that the variation in the resistance value of the pair resistance affects the drive current.
In particular, when the drive current is reduced, there is a disadvantage that the integrated area of the resistance values of the pair resistors must be increased, and the occupied area of the driver is increased accordingly. When a more accurate drive current is generated, in addition to the variation in the characteristics of the pair resistors, noise generation due to these resistors also becomes a problem.
アクディブマトリックス型の電流駆動回路では、通常、数百pFのピクセル回路のコンデンサを0.1μA〜10μA程度の電流で充電することにより有機EL素子に対する駆動電流を生成するので、S/N比や電流精度に対する要求が単純マトリックス型(パッシブマトリックス型)の電流駆動回路よりも高い。そのため、前記した問題の解決が必要になる。
この発明の目的は、このような従来技術の問題点を解決するものであって、有機ELパネルを電流駆動するドライバICにおける駆動電流のばらつきを低減できる有機EL駆動回路を提供することにある。
この発明の他の目的は、有機ELパネルを電流駆動するドライバIC間での特性の相違による有機EL表示装置の画面上での輝度むらを低減できる有機EL駆動回路を提供することにある。
この発明のさらに他の目的は、有機ELパネルを電流駆動するドライバIC間での特性の相違による有機EL表示装置の画面上での輝度むらを低減できる有機EL表示装置を提供することにある。
In an active matrix type current drive circuit, a drive current for an organic EL element is usually generated by charging a capacitor of a pixel circuit of several hundred pF with a current of about 0.1 μA to 10 μA. The demand for accuracy is higher than that of a current drive circuit of a simple matrix type (passive matrix type). Therefore, it is necessary to solve the problem described above.
SUMMARY OF THE INVENTION An object of the present invention is to solve such problems of the prior art, and to provide an organic EL driving circuit capable of reducing variations in driving current in a driver IC for driving an organic EL panel with current.
Another object of the present invention is to provide an organic EL driving circuit capable of reducing luminance unevenness on the screen of an organic EL display device due to a difference in characteristics between driver ICs for driving an organic EL panel with current.
Still another object of the present invention is to provide an organic EL display device capable of reducing luminance unevenness on the screen of the organic EL display device due to a difference in characteristics between driver ICs for current-driving the organic EL panel.
このような目的を達成するためのこの発明の有機EL駆動回路あるいはこれを用いる有機EL表示装置の特徴は、入力側トランジスタに所定の駆動電流が供給されて複数の出力側トランジスタに有機ELパネルの端子ピン対応に分配する電流を発生する第1のカレントミラー回路を有する有機EL駆動回路において、
前記入力側トランジスタにカレントミラー接続されることであるいは前記出力側トランジスタの電流を受けることで前記出力側トランジスタの出力電流に対応する第1の電流を発生する第1のトランジスタ(出力側トランジスタの出力電流値検出用のトランジスタ)と、前記第1の電流とある基準電流とにより電流駆動される入力段と、これら電流の電流値の差に応じた電流を前記所定の駆動電流として発生する出力段とを有し、前記出力段により前記入力側トランジスタを駆動して前記第1の電流の電流値を前記ある基準電流の電流値に実質的に等しくなるように制御する制御回路とを備えるものである。
In order to achieve such an object, the organic EL drive circuit of the present invention or the organic EL display device using the same is characterized in that a predetermined drive current is supplied to the input side transistor and the organic EL panel is connected to the plurality of output side transistors. In an organic EL driving circuit having a first current mirror circuit that generates a current distributed in correspondence with terminal pins,
A first transistor that generates a first current corresponding to an output current of the output-side transistor by being current-mirror connected to the input-side transistor or receiving a current of the output-side transistor (output of the output-side transistor) Current value detection transistor), an input stage that is current-driven by the first current and a reference current, and an output stage that generates a current corresponding to the difference between the current values of these currents as the predetermined drive current. And a control circuit that controls the current value of the first current to be substantially equal to the current value of the certain reference current by driving the input-side transistor by the output stage. is there.
このように、この発明にあっては、端子ピン対応に分配する電流を発生する第1のカレントミラー回路の出力側トランジスタに対して、その出力電流の出力電流値を検出する検出用のトランジスタ(第1のトランジスタ)を設ける。さらに電流で駆動される入力段と第1のカレントミラー回路の入力側トランジスタを駆動するための出力段とからなる制御回路を設け、入力段が第1の電流(検出電流)とある基準電流とを受け、出力段がこれら入力された電流の電流値との差に応じた電流(駆動電流)を発生して、第1のカレントミラー回路(端子ピン対応に電流を分配する基準電流分配回路)の入力側トランジスタを電流駆動する。これにより、制御回路は、第1の電流(検出電流)の電流値が基準電流の電流値になるように制御し、その結果として端子ピン対応に分配する電流の電流値を基準電流の電流あるいはこれに対応する電流値になるように制御する。 Thus, according to the present invention, a detection transistor (for detecting the output current value of the output current of the output transistor of the first current mirror circuit that generates a current distributed in correspondence with the terminal pin) ( A first transistor) is provided. Further, a control circuit comprising an input stage driven by current and an output stage for driving the input side transistor of the first current mirror circuit is provided, and the input stage has a first current (detection current) and a reference current, In response, the output stage generates a current (drive current) according to the difference between the input current values and a first current mirror circuit (a reference current distribution circuit that distributes the current corresponding to the terminal pins) The input side transistor is driven by current. Thereby, the control circuit controls the current value of the first current (detection current) to be the current value of the reference current, and as a result, the current value of the current distributed corresponding to the terminal pin is changed to the current of the reference current or Control is performed so as to obtain a current value corresponding to this.
これにより、制御回路の入力側に抵抗を用いることなく、その抵抗値のばらつきに影響されることなく、各出力側トランジスタの出力電流を基準電流の電流値あるいはこれに対応する電流値に精度よく合わせることができる。
さらに、この精度の高い電流値の出力側トランジスタの出力電流あるいはこれに対応する電流をIC外部に出力し、スレーブとなる次段のドライバICへ基準電流として入力とし、この次段のICも前段のドライバICと同様な回路構成であれば、次段のドライバICにあっても、その各出力側トランジスタの出力電流を基準電流の電流値あるいはこれに対応する電流値に精度よく合わせることができる。これにより、各端子ピンへ出力する駆動電流の電流値もばらつきが少なくなり、全体として精度の高い駆動電流を端子ピン対応に発生することができる。
その結果、携帯電話機等において、端子ピン数が増加した場合でも、有機ELパネルを電流駆動するドライバICにおける駆動電流のばらつきを低減できる。また、携帯電話機等において、有機ELパネルを電流駆動するドライバIC間での特性の相違による画面上での輝度むらも低減できる。
As a result, the output current of each output-side transistor can be accurately set to the current value of the reference current or the current value corresponding to this without using a resistor on the input side of the control circuit and without being affected by variations in the resistance value. Can be matched.
Further, the output current of the output-side transistor with a high accuracy current value or a current corresponding thereto is output to the outside of the IC, and is input as a reference current to the next driver IC serving as a slave. If the circuit configuration is the same as that of the driver IC, the output current of each output-side transistor can be accurately matched to the current value of the reference current or the current value corresponding thereto even in the driver IC of the next stage. . As a result, the current value of the drive current output to each terminal pin is less varied, and a highly accurate drive current can be generated corresponding to the terminal pin as a whole.
As a result, even when the number of terminal pins is increased in a mobile phone or the like, it is possible to reduce variations in driving current in a driver IC that drives the organic EL panel with current. In addition, in a mobile phone or the like, luminance unevenness on a screen due to a difference in characteristics between driver ICs that current-drive the organic EL panel can be reduced.
図1は、この発明の有機EL駆動回路を適用した一実施例の単純マトリックス型の有機ELパネルのカラムドライバを中心とするブロック図、そして図2は、入力電流で電流駆動される差動アンプ4の具体的な回路例の説明図である。
図1において、10は、有機ELパネル駆動回路であって、11、12は、その有機EL駆動回路のカラムドライバIC(以下ドライバ)である。
それぞれのドライバ11、12は、基準電流発生回路1をそれぞれ有し、さらに次段電流出力回路2をそれぞれ備えている。
ドライバ11は、マスターチップのカラムドライバであり、ドライバ12は、スレーブチップのドライバであって、それぞれは同じ回路構成になっている。
異なる点は、マスターチップのドライバ11とスレーブチップのドライバ12の入力端子Iinに接続されたアナログスイッチ(トランスミッションゲート)のON/OFFが逆になっていることと、マスターチップのドライバ11が内部で発生した基準電流Irefの電流値に相当する電流値の基準電流Irをスレーブチップのドライバ12に送出すること、そしてスレーブチップのドライバ12がマスターチップのドライバ11から基準電流Irに相当する電流を受けて動作することである。
なお、ドライバ12の次にスレーブチップのドライバがあるときには、このドライバは、ドライバ12から基準電流Irに相当する電流を受けるスレーブチップになる。図では、このドライバはないか、このドライバがある場合にはそれが省略されている。
以下、ドライバ11とドライバ12との関係を中心に説明し、3個以上のドライバを従属接続した場合は、3個目以降のドライバは、ドライバ12と同様な関係になるのでその説明を割愛する。
FIG. 1 is a block diagram centering on a column driver of a simple matrix type organic EL panel according to an embodiment to which the organic EL drive circuit of the present invention is applied, and FIG. 2 is a differential amplifier driven by an input current. 4 is an explanatory diagram of a specific circuit example of FIG.
In FIG. 1, 10 is an organic EL panel drive circuit, and 11 and 12 are column driver ICs (hereinafter referred to as drivers) of the organic EL drive circuit.
Each
The
The difference is that the ON / OFF of the analog switch (transmission gate) connected to the input terminal Iin of the
When there is a slave chip driver next to the
Hereinafter, the description will focus on the relationship between the
マスターチップのドライバ11とスレーブチップのドライバ12とは、それぞれ入力端子Iinとバイアスライン+Vbとの間に、アナログスイッチ(トランスミッションゲート)SW1,SW2、基準電流源3aがこの順で接続された直列回路3が設けられている。基準電流源3aは、バイアスライン+Vbから電力供給を受けて基準電流Irefを発生する。
マスターチップのドライバ11は、上流側のアナログスイッチSW1(以下スイッチSW1)がOFFで、下流側のアナログスイッチSW2(以下スイッチSW2)がONになっている。一方、スレーブチップのドライバ12は、上流側のアナログスイッチSW1がONで、下流側のスイッチSW2がOFFになっている。これらスイッチSW1,SW2は、非反転側と反転側の制御端子(ゲート入力端子)が直接あるいはインバータ3bを介して制御信号入力端子Sinに接続されている。その接続は、スイッチSW1とスイッチ回路SW2とのON/OFFが相互に逆になるように非反転側と反転側の制御端子(ゲート入力端子)への接続が相互に逆になっている。そこで、スイッチSW1,SW2は、相補動作で駆動されて逆にON/OFFされる。
The
In the
制御信号入力端子Sinを介して供給される設定信号Sが“H”のときには、スイッチSW1がOFF、スイッチSW2がONとなり、ドライバ11,12は、マスターチップのドライバとなり、“L”のときにはスレーブチップとなる。図では、ドライバ11は、制御信号入力端子Sinに“H”が入力されマスターチップとなり、ドライバ12は、制御信号入力端子Sinに“L”が入力されスレーブチップとなっている。
ここで、スイッチSW1,SW2、インバータ3bとは、入力端子Iinからの電流と基準電流源3aが発生する基準電流Irefとのいずれかの電流を選択する選択回路を構成している。
設定信号Sは、コントローラ7から出力される。コントローラ7には不揮発性メモリ7aが設けられ、これに記憶された1ビットが設定信号Sに割当られる。そこで、それぞれのドライバチップに対応して不揮発性メモリ7aには、設定信号Sを発生する。そのために、カラムドライバとして使用されるドライバICの個数分のビットエリアが不揮発性メモリ7aに設けられている。このエリアに書込まれるデータは、ROMとして製造工程で前記のビットデータが書込まれるか、あるいはMPU等により後から書込まれる。なお、不揮発性メモリ7aは、揮発性メモリとして、他の不揮発性メモリから前記のビットデータが書込まれてもよい。
When the setting signal S supplied via the control signal input terminal Sin is “H”, the switch SW1 is turned off and the switch SW2 is turned on, and the
Here, the switches SW1 and SW2 and the
The setting signal S is output from the
以下では、マスターチップであるドライバ11を代表として、具体的な回路を説明し、ドライバ12については、動作上で相違する点について説明し、それ以外は割愛する。 ドライバ11の制御回路1は、(+)入力と(-)入力にそれぞれ入力された電流で直接電流駆動される入力段を有する差動アンプ4と、NチャネルMOSFETTrpと抵抗Rpとからなる出力段とを有する。トランジスタTrpは、差動アンプ4の出力端子4cに出力される電圧出力をゲートに受けて駆動される。抵抗Rpは、このトランジスタTrpのソースとグランドGND間に設けられている。トランジスタTrpの上流には、カレントミラー回路13のPチャネルの入力側MOSFETトランジスタTraが設けられていて、出力段のトランジスタTrpは、トランジスタTraのドレインにそのドレインが接続されて、トランジスタTraを基準電流Irefの電流で駆動する。
差動アンプ4は、図3のオペアンプOPとは異なり、入力段が入力電流で電流駆動されるアンプであり、図2に示すように、カレントミラー回路を多段に積み上げた入力段を有する。その構成と動作については後述する。
Hereinafter, a specific circuit will be described with the
Unlike the operational amplifier OP of FIG. 3, the
カレントミラー回路13は、端子ピン対応に基準電流を分配する基準電流分配回路である。これは、入力側トランジスタをトランジスタTraとして、これとカレントミラー接続される出力側Trq,Trb〜Trnとを有している。PチャネルMOSFETトランジスタTrqは、入力側MOSFETトランジスタTraに対して出力側トランジスタTrb〜Trnよりより近い位置に配置されている。トランジスタTrq,Trb〜Trnのソース側は、+3Vの電源ライン+VDD(アクティブ型では+5.5Vの電源ライン+Vcc)に接続されている。
入力側トランジスタTraと出力側トランジスタTrq,Trb〜Trnとのゲート幅比(チャネル幅比)は1:1である。そして、トランジスタTrb〜Trn-1が各端子ピン対応に分配する基準電流Irを出力し、トランジスタTrnの出力電流がIC外部へ出力される。
ここで、各トランジスタTrb〜Trnのドレインから出力される出力電流は、トランジスタTrqのドレインから出力される出力電流に実質的に等しい電流値Ir(ただし、Irは、基準電流Irの電流値とする)になる。
The
The gate width ratio (channel width ratio) between the input side transistor Tra and the output side transistors Trq, Trb to Trn is 1: 1. Then, the transistors Trb to Trn-1 output the reference current Ir distributed to each terminal pin, and the output current of the transistor Trn is output to the outside of the IC.
Here, the output current output from the drains of the transistors Trb to Trn is substantially equal to the output current output from the drain of the transistor Trq (where Ir is the current value of the reference current Ir). )become.
差動アンプ4の(+)入力端子4aは、スイッチSW1とスイッチSW2の接続点N1に接続されている。そこで、スイッチSW2がONとなっているマスターチップでは、(+)入力端子4aに、基準電流源3aから基準電流IrefをスイッチSW2を介して受ける。差動アンプ4の(−)入力端子4bは、トランジスタTrqのドレインに接続されている。このトランジスタTrqは、各トランジスタTrb〜Trnから出力される出力電流Irのモニタするカレントミラー回路を構成している。すなわち、トランジスタTrqは、これのドレインから検出電流として出力電流Irを発生する出力電流検出用のトランジスタとなっている。
トランジスタTrb〜Trnのドレイン側は、D/A変換回路5,5…に接続され、基準電流Irは、このD/A変換回路5の基準駆動電流とされ、D/A変換回路5が表示データを受けてこの基準駆動電流Irに応じてそのときどきの表示輝度に応じた駆動電流を生成してそれぞれに出力段電流源6を駆動する。各出力段電流源6は、一対のトランジスタからなるカレントミラー回路で構成され、出力端子X1〜Xmを介して出力段電流源6が出力する駆動電流iが有機ELパネルの端子ピンにそれぞれ出力される。
最後の位置にあるトランジスタTrnのドレイン側は、ICの外部出力端子OUTに接続され、この外部出力端子IOUTからICの外部(スレーブチップの入力端子Iin)へと出力電流が送出される。ここでは、これらトランジスタTrnが次段への電流出力回路となっている。
The (+)
The drain sides of the transistors Trb to Trn are connected to the D / A conversion circuits 5, 5,..., The reference current Ir is used as a reference drive current for the D / A conversion circuit 5, and the D / A conversion circuit 5 displays the display data. In response to this reference drive current Ir, a drive current corresponding to the display luminance at that time is generated and the output stage
The drain side of the transistor Trn at the last position is connected to the external output terminal OUT of the IC, and an output current is sent from the external output terminal IOUT to the outside of the IC (slave chip input terminal Iin). Here, these transistors Trn form a current output circuit to the next stage.
トランジスタTrqの出力電流は、差動アンプ4の(−)入力端子4bに帰還され、差動アンプ4は、基準電流源Irefと同じ電流値になる出力電流(その電流値Ir)がトランジスタTrqに発生するように、出力電圧を発生してトランジスタTrpのゲートを駆動する。その結果、トランジスタTrqの電流値は、差動アンプ4の(+)入力端子4a側に入力される電流値と実質的に等しくなって、電流値Irは、基準電流Irefの電流値になる。
これにより、ドライバ11において、差動アンプ4,トランジスタTrp、トランジスタTra,トランジスタTrq,トランジスタTrb〜Trnのチップ内のペア性がとれていれば、出力側トランジスタTrq,Trb〜Trnの出力電流(その電流値Ir)が基準電流源3aの基準電流Irefの電流値になるように制御され、それが各D/A変換回路5,5…に駆動電流として出力され、さらに出力端子Ioutを介してドライバ11の外部へと出力される。
The output current of the transistor Trq is fed back to the (−)
As a result, in the
さて、スレーブチップのドライバ12の入力端子Iinは、ドライバ11の外部出力端子Ioutに接続されている。ドライバ11の次段への電流出力回路2のトランジスタTrnからの電流値Ir(=Iref)の電流を受ける。そこで、ドライバ12は、出力電流値Irの電流を入力端子Iinに受けてカレントミラー回路13で分配される基準電流を端子ピン対応に生成する。
ドライバ12は、“L”の設定信号Sを入力端子Iinに受けて上流側のスイッチSW1がONで、下流側のスイッチSW2がOFFとなっている。そこで、ドライバ11の出力電流値Irの電流を差動アンプ4の(+)入力端子4aに受けて差動アンプ4が動作してドライバ12のトランジスタTrpを駆動する。これにより、カレントミラー回路13は、その入力側トランジスタTraが駆動されて出力側トランジスタTrb〜Trnに電流値Irの出力電流を発生する。そして、各D/A変換回路5が駆動されて各出力段電流源6は、出力端子X1〜Xmに駆動電流iを発生する。
ドライバ12の最後に位置するトランジスタTrnのドレイン側は、外部出力端子Ioutに接続され、この外部出力端子IoutからIC外部へ出力電流値Irの電流を出力する。
Now, the input terminal Iin of the
When the
The drain side of the transistor Trn located at the end of the
ドライバ12の各トランジスタTrb〜Trnのドレインから出力される出力電流の電流値Irは、前記したように、ドライバ11と同様な回路であるので、差動アンプ4の(+)入力端子4a側の電流値Irefと実質的に等しくなる。その電流値Irは、ドライバ11の最後の位置にある出力側トランジスタTrnの出力電流値であり、ドライバ11の基準電流源3aの電流Irefの電流値に制御されている。その結果、ドライバ12において各トランジスタTrb〜Trnの出力電流もドライバ11の基準電流源3aの電流値Iref(ただし、Irefは基準電流源3aの電流Irefの電流値とする)に実質的に等しい値になるように制御されている。
すなわち、ドライバ12においても、差動アンプ4,トランジスタTrp、トランジスタTra,トランジスタTrq,トランジスタTrb〜Trnのチップ内のペア性がとれていれば、ドライバ11のこれらに対応するトランジスタの特性と相違していても、各D/A変換回路5,5…に出力されるトランジスタTrb〜Trnの駆動電流は、実質的に等しく、ドライバ11の基準電流源3aの電流値Irefになるように制御される。
Since the current value Ir of the output current output from the drains of the transistors Trb to Trn of the
That is, in the
図2は、入力電流で直接駆動される入力段を有する差動アンプ4の具体的な回路例である。
図2において、差動アンプ4は、入力段として設けられた積上げ型カスケード接続のカレントミラー回路41と出力段アンプ47とからなる。
カレントミラー回路41は、グランドGNDと電源ライン+VDDとの間にカレントミラー回路42、43がこの順で積み上げられ、その上に定電流源44,45が積上げられた回路である。
カレントミラー回路42は、NチャネルMOSトランジスタTN1,TN2からなる。カレントミラー回路43は、NチャネルMOSトランジスタTN3,TN4からなる。そして、電流源44は、PチャネルMOSトランジスタTP1と定電流源44aとからなり、電流源45は、PチャネルMOSトランジスタTP2と定電流源45aとからなる。
カスケード接続された電流源44のトランジスタTP1は、定電流源44aを介して電源ライン+VDDに接続され、定電流源44aから電流値Ioのバイアス電流を受けて動作する。カスケード接続された電流源45のトランジスタTP2は、定電流源44aを介して電源ラインVDDに接続され、定電流源45aから同じ電流値Ioのバイアス電流を受けて動作する。そして、これらトランジスタTP1,TP2のゲートは、共通に接続されてバイアス回路46aからバイアス電圧Vb1を受ける。
FIG. 2 is a specific circuit example of the
In FIG. 2, the
The current mirror circuit 41 is a circuit in which
The
The transistor TP1 of the cascaded
これらトランジスタの下流に設けられたカレントミラー回路43のトランジスタTN3,TN4は、それぞれに対応する上流のトランジスタTP1,TP2からバイアス電流を受けてそれぞれに対応する下流のトランジスタTN1,TN2へ流すためにその電流をシンクさせる。これらトランジスタTN3,TN4のゲートは、共通に接続されてそのゲートがバイアス回路46bからバイアス電圧Vb2が与えられている。
また、カレントミラー回路42のトランジスタTN1,TN2のゲートは、共通に接続されてそのゲートがトランジスタTN3のドレイン側に接続され、さらにそれぞれのトランジスタTN1,TN2のドレインが差動アンプ4の(+)入力端子4aと(−)入力端子4bとにそれぞれ接続されている。
このカレントミラー回路41は、電流値Ioのバイアス電流がカレントミラー接続トランジスタTN1,TN2に流れているときを定常状態として、それぞれのバイアス電流値Ioを基準として入力側トランジスタTN1に入力された電流値と出力側トランジスタTN2に入力された電流値との差に応じた電流値の電流を出力する入力段電流駆動−電流出力形の差動アンプである。
カレントミラー回路41の出力は、トランジスタTP2のドレインとトランジスタTN4のドレインとの接続点N2から取出され、出力段アンプ47に入力される。出力段アンプ47は、電源ライン+VDDとグランドGNDとの間に直列に接続されたPチャネルMOSトランジスタTP3とNチャネルMOSトランジスタTN5とからなり、これらトランジスタのドレイン同士の接続点N3が出力端子4cに接続されている。
トランジスタTP3のソースは、定電流源48を介して電源ライン+VDDに接続され、そのゲートは、バイアス回路46aに接続されてバイアス電圧Vb1を受ける。これにより、トランジスタTP3も定電流源になる。この定電流源の電流をトランジスタTN5がドレインに受けて、接続点N2からこれのゲートに入力信号された電圧信号を増幅して出力端子4cに出力する。
The transistors TN3 and TN4 of the
The gates of the transistors TN1 and TN2 of the
The current mirror circuit 41 assumes that the bias current having the current value Io flows through the current mirror connection transistors TN1 and TN2, and sets the current value input to the input-side transistor TN1 with reference to each bias current value Io. And a current output type differential amplifier that outputs a current having a current value corresponding to a difference between the current value input to the output side transistor TN2.
The output of the current mirror circuit 41 is taken out from the connection point N2 between the drain of the transistor TP2 and the drain of the transistor TN4, and input to the
The source of the transistor TP3 is connected to the power supply line + VDD through the constant
トランジスタTN5のソースはグランドGNDに接続され、そのゲートは、接続点N2に接続され、カレントミラー回路41の出力電圧を受ける。
これにより、トランジスタTN5は、そのゲート電圧に応じて、位相が反転した電圧出力を出力端子4cに発生する。一方、(+)入力端子4aに入力された電流は、カレントミラー回路41の出力端子である接続点N2に逆相の電流出力を発生させるが、接続点N2の先がトランジスタTN5のゲートとなっているので、電流が発生することなく、接続点N2には、(+)入力端子4aの入力電流に対して逆相の出力電圧が発生することになる。この逆相の出力電圧がトランジスタTN5のゲートに入力されて出力端子4cに(+)入力端子4aの入力電流と同相の出力電圧を発生する。
このような構成の入力電流で駆動される差動アンプ4において、その(−)入力端子4bに、出力端子4cの出力電圧と同相の電流を帰還すると、差動アンプ4は、接続点N2に逆相の電流出力を発生する関係で負帰還動作となり、かつ、トランジスタTN1,TN2のカレントミラー接続により入力側と出力側の動作電流が定常状態でバランスする回路となっている。そこで、入力側のトランジスタTN1と出力側トランジスタTN2との間に電流差が発生したときに、その差に応じた電流が負帰還動作で出力側トランジスタTN2に流れ、出力側トランジスタTN2に流れる電流が入力側トランジスタTN1と等しくなるように接続点N2の電圧が設定されて、帰還した電流で(−)入力端子4bの電流が(+)入力端子4aの電流と等しくなるように制御される。
The source of the transistor TN5 is connected to the ground GND, and the gate thereof is connected to the connection point N2, and receives the output voltage of the current mirror circuit 41.
Thereby, the transistor TN5 generates a voltage output whose phase is inverted at the
In the
ところで、差動アンプ4は、その入力段が電流駆動となっているので、電流を抵抗を介して一旦電圧に変換して入力することなく、(+)入力端子4aの電流と(−)入力端子4bの電流の電流同士を直接比較して、これら電流の差の電流を接続点N2に発生することができる。これにより電圧変換するための抵抗の抵抗値によるばらつきに影響されずに、カレントミラー回路13の入力側トランジスタTraを駆動することができる。その結果、端子ピンに出力する駆動電流を高精度に発生することができる。
また、この実施例では、入力側トランジスタTraと、出力電流を検出する検出トランジスタTrq,出力側トランジスタTrb〜Trnとのゲート幅比(チャネル幅比)を1:1としているので、差動アンプ4により得られる基準電流値Irefと検出トランジスタTrqの出力電流、さらに出力側トランジスタの出力電流とが同じレベルの電流値になる。そこで、出力側トランジスタの出力電流についての電流検出精度が高くなる。
しかも、外部に出力される出力側トランジスタTrnの電流は、カレントミラー回路13(基準電流分配回路)の出力側トランジスタの1つであり、これが次段スレーブチップ(次段ドライバIC)の制御回路1を介して次段スレーブチップ(次段ドライバIC)のカレントミラー回路13(基準電流分配回路)の出力側トランジスタのゲート電圧を制御する駆動電流にされる。
By the way, since the input stage of the
In this embodiment, since the gate width ratio (channel width ratio) between the input side transistor Tra, the detection transistor Trq for detecting the output current, and the output side transistors Trb to Trn is 1: 1, the
Moreover, the current of the output side transistor Trn output to the outside is one of the output side transistors of the current mirror circuit 13 (reference current distribution circuit), which is the
これにより分配される基準駆動電流のばらつきが低減して、端子ピン間の出力電流のばらつきについての精度が向上する。
なお、入力側トランジスタTraと出力側トランジスタTrqと出力側トランジスタTrb〜Trnとのゲート幅比(チャネル幅比)を1:n:1とすれば、1/n×基準電流値Irefの駆動電流を出力側トランジスタTrb〜Trnにそれぞれ発生することができる。逆に入力側トランジスタTraと出力側トランジスタTrqと出力側トランジスタTrb〜Trnとのゲート幅比(チャネル幅比)をn:1:nとすれば、n×基準電流値Irefの駆動電流を出力側トランジスタTrb〜Trnにそれぞれ発生することができる。したがって、この発明は、入力側トランジスタTraに対する検出トランジスタTrqと出力側トランジスタTrb〜Trnとのゲート幅比は、1:1に限定されるものではない。
さらに、多少、電流精度が落ちるが、検出トランジスタTrqに換えて、出力側トランジスタTrb〜Trn-1の出力電流に対応する電流、例えば、出力段電流源6の電流あるいはその一部の電流を差動アンプ4の(−)入力端子4bに帰還することも可能である。
また、実施例では、前段のドライバのカレントミラー回路13(基準電流分配回路)の出力側トランジスタの1つを次段ドライバICへの電流出力回路としている。しかし、次段ドライバICへの電流出力回路の電流は、有機ELパネルの出力ピンを駆動する駆動電流を発生するための基準電流値に相当する電流が出力されればよいので、カレントミラー回路13の出力側トランジスタの1つを割当てる必要はない。
As a result, the variation in the reference drive current distributed is reduced, and the accuracy of the variation in the output current between the terminal pins is improved.
If the gate width ratio (channel width ratio) of the input side transistor Tra, the output side transistor Trq, and the output side transistors Trb to Trn is 1: n: 1, the drive current of 1 / n × reference current value Iref is set. It can be generated in each of the output side transistors Trb to Trn. Conversely, if the gate width ratio (channel width ratio) of the input side transistor Tra, the output side transistor Trq, and the output side transistors Trb to Trn is n: 1: n, the drive current of n × reference current value Iref is output side. It can be generated in each of the transistors Trb to Trn. Accordingly, in the present invention, the gate width ratio of the detection transistor Trq and the output side transistors Trb to Trn with respect to the input side transistor Tra is not limited to 1: 1.
In addition, the current accuracy is somewhat reduced, but instead of the detection transistor Trq, a current corresponding to the output current of the output side transistors Trb to Trn-1, for example, the current of the output stage
In the embodiment, one of the output side transistors of the current mirror circuit 13 (reference current distribution circuit) of the previous stage driver is used as a current output circuit to the next stage driver IC. However, as the current of the current output circuit to the next stage driver IC, a current corresponding to a reference current value for generating a drive current for driving the output pin of the organic EL panel may be output. It is not necessary to assign one of the output side transistors.
以上説明してきたが、実施例のカレントミラー回路13(基準電流分配回路)は、基準電流値Irefの電流値と同じ電流値の電流を生成して分配している。しかし、これは、基準電流値Irefに対応するK×Irefの電流をD/A変換回路等に分配するものであってもよい。
さらに、実施例のカレントミラー回路13は、入力側トランジスタTra1個に対してカレントミラー接続された多数の出力側トランジスタを有すしている。しかし、この発明は、入力側トランジスタは、トランジスタTra1個に限定されるものではない。また、カレントミラーの入力側トランジスタTraは、出力側トランジスタTrb,Trnの中央位置に配置されていてもよい。
なお、実施例では、MOSFETトランジスタを主体として構成しているが、バイポーラトランジスタを主体として構成してもよいことはもちろんである。また、実施例のNチャンネル型(あるいはnpn型トランジスタ)は、Pチャンネル型(あるいはpnp型)トランジスタに、Pチャンネル型(あるいはpnp型)トランジスタは、Nチャンネル型(あるいはnpn型)トランジスタに置き換えることができる。
特に、図2のカレントミラー回路41は、PチャンネルトランジスタをNチャンネルトランジスタに、NチャンネルトランジスタをPチャンネルトランジスタに置き換え、バイアス電流の向きを入れ換えれば、入力端子4aと入力端子4bとが入れ換えられる。これにより、入力端子4a側に出力からの電流を帰還することができる。
As described above, the current mirror circuit 13 (reference current distribution circuit) of the embodiment generates and distributes a current having the same current value as the reference current value Iref. However, this may be to distribute a current of K × Iref corresponding to the reference current value Iref to a D / A conversion circuit or the like.
Furthermore, the
In the embodiment, the MOSFET transistor is mainly used, but it goes without saying that the bipolar transistor may be mainly used. Further, the N channel type (or npn type transistor) in the embodiment is replaced with a P channel type (or pnp type) transistor, and the P channel type (or pnp type) transistor is replaced with an N channel type (or npn type) transistor. Can do.
In particular, in the current mirror circuit 41 of FIG. 2, if the P channel transistor is replaced with an N channel transistor, the N channel transistor is replaced with a P channel transistor, and the direction of the bias current is switched, the
1…駆動基準電流発生回路、2…次段電流出力回路、
3…直列回路、3a…基準電流源、3b…インバータ、
4…差動アンプ、5…D/A変換回路、6…出力段電流源、
10…有機ELパネル駆動回路、
11,12,21,22…カラムドライバIC、
13,41,42,43…カレントミラー回路、
44,44a,45,45a,48…定電流源、
N1〜N4NチャネルMOSトランジスタ、
P1〜P3…PチャネルMOSトランジスタ、
46a,46b…バイアス回路、
RC…基準電流制御回路、CC…駆動電流出力回路、
CO…制御電流出力回路、OP…オペアンプ、
SW1,SW2…アナログスイッチ、
S1〜Sm…スイッチ、SB…スイッチブロック、
Tr1,Trm,Tra,Trb…トランジスタ、
R1,Rm,Ra,Rb…バイアス抵抗。
1 ... Drive reference current generation circuit, 2 ... Next stage current output circuit,
3 ... Series circuit, 3a ... Reference current source, 3b ... Inverter,
4 ... differential amplifier, 5 ... D / A conversion circuit, 6 ... output stage current source,
10 ... Organic EL panel drive circuit,
11, 12, 21, 22,... Column driver IC,
13, 41, 42, 43 ... current mirror circuit,
44, 44a, 45, 45a, 48 ... constant current source,
N1-N4 N-channel MOS transistors,
P1 to P3 P channel MOS transistors,
46a, 46b ... bias circuit,
RC: reference current control circuit, CC: drive current output circuit,
CO: control current output circuit, OP: operational amplifier,
SW1, SW2 ... Analog switches,
S1 to Sm ... switch, SB ... switch block,
Tr1, Trm, Tra, Trb ... transistor,
R1, Rm, Ra, Rb: Bias resistance.
Claims (20)
前記入力側トランジスタにカレントミラー接続されることであるいは前記出力側トランジスタの電流を受けることで前記出力側トランジスタの出力電流に対応する第1の電流を発生する第1のトランジスタと、
前記第1の電流とある基準電流とにより電流駆動される入力段と、これら電流の電流値の差に応じた電流を前記所定の駆動電流として発生する出力段とを有し、前記出力段により前記入力側トランジスタを駆動して前記第1の電流の電流値を前記ある基準電流の電流値に実質的に等しくなるように制御する制御回路とを備える有機EL駆動回路。 In an organic EL driving circuit having a first current mirror circuit that generates a current that is supplied to a plurality of output side transistors corresponding to terminal pins of an organic EL panel by supplying a predetermined driving current to the input side transistors,
A first transistor that generates a first current corresponding to an output current of the output-side transistor by being current-mirror connected to the input-side transistor or receiving a current of the output-side transistor;
An input stage that is current-driven by the first current and a reference current; and an output stage that generates a current corresponding to a difference between the current values of the currents as the predetermined drive current. An organic EL drive circuit comprising: a control circuit that drives the input-side transistor to control the current value of the first current to be substantially equal to the current value of the certain reference current.
前記有機EL駆動回路は、前記入力側トランジスタにカレントミラー接続されることであるいは前記出力側トランジスタの電流を受けることで前記出力側トランジスタの出力電流に対応する第1の電流を発生する第1のトランジスタと、
前記第1の電流とある基準電流とにより電流駆動される入力段と、これら電流の電流値の差に応じた電流を前記所定の駆動電流として発生する出力段とを有し、前記出力段により前記入力側トランジスタを駆動して前記第1の電流の電流値を前記ある基準電流の電流値に実質的に等しくなるように制御する制御回路とを備える前記有機EL表示装置。 A driver IC having a built-in organic EL drive circuit having a first current mirror circuit that supplies a predetermined drive current to the input side transistor and generates a current distributed to the plurality of output side transistors corresponding to the terminal pins of the organic EL panel. In an organic EL display device comprising:
The organic EL driving circuit generates a first current corresponding to an output current of the output side transistor by being current-mirror connected to the input side transistor or receiving a current of the output side transistor. A transistor,
An input stage that is current-driven by the first current and a reference current; and an output stage that generates a current corresponding to a difference between the current values of the currents as the predetermined drive current. The organic EL display device comprising: a control circuit that drives the input side transistor to control the current value of the first current to be substantially equal to the current value of the certain reference current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004204107A JP5068419B2 (en) | 2003-07-28 | 2004-07-12 | Organic EL drive circuit and organic EL display device using the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003280861 | 2003-07-28 | ||
JP2003280861 | 2003-07-28 | ||
JP2004204107A JP5068419B2 (en) | 2003-07-28 | 2004-07-12 | Organic EL drive circuit and organic EL display device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005062837A true JP2005062837A (en) | 2005-03-10 |
JP5068419B2 JP5068419B2 (en) | 2012-11-07 |
Family
ID=34380128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004204107A Expired - Fee Related JP5068419B2 (en) | 2003-07-28 | 2004-07-12 | Organic EL drive circuit and organic EL display device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5068419B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012196819A (en) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | Liquid ejecting apparatus, and liquid ejecting method |
JP2016018196A (en) * | 2014-07-11 | 2016-02-01 | シナプティクス・ディスプレイ・デバイス合同会社 | Semiconductor device and electronic circuit |
JP2017519272A (en) * | 2014-04-16 | 2017-07-13 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | Band gap current repeater |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58195307A (en) * | 1982-05-10 | 1983-11-14 | Mitsubishi Electric Corp | Current mirror circuit |
JPS62165413A (en) * | 1986-01-17 | 1987-07-22 | Hitachi Ltd | Current mirror circuit |
JPS6392107A (en) * | 1986-10-07 | 1988-04-22 | New Japan Radio Co Ltd | Current limiting circuit |
JPH02134907A (en) * | 1988-11-15 | 1990-05-23 | Toshiba Corp | Current mirror circuit |
JPH0481108A (en) * | 1990-07-23 | 1992-03-13 | Matsushita Electric Ind Co Ltd | Current amplifier circuit |
JP2000293248A (en) * | 1999-03-04 | 2000-10-20 | Intersil Corp | Feedback control low-voltage current sink and source |
JP2001042827A (en) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | Display device and driving circuit of display panel |
JP2003131620A (en) * | 2001-10-29 | 2003-05-09 | Asahi Kasei Microsystems Kk | Display panel driving circuit |
JP3647846B2 (en) * | 2002-02-12 | 2005-05-18 | ローム株式会社 | Organic EL drive circuit and organic EL display device |
JP3647847B2 (en) * | 2002-02-14 | 2005-05-18 | ローム株式会社 | Organic EL drive circuit and organic EL display device |
JP3742357B2 (en) * | 2002-03-27 | 2006-02-01 | ローム株式会社 | Organic EL drive circuit and organic EL display device using the same |
-
2004
- 2004-07-12 JP JP2004204107A patent/JP5068419B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58195307A (en) * | 1982-05-10 | 1983-11-14 | Mitsubishi Electric Corp | Current mirror circuit |
JPS62165413A (en) * | 1986-01-17 | 1987-07-22 | Hitachi Ltd | Current mirror circuit |
JPS6392107A (en) * | 1986-10-07 | 1988-04-22 | New Japan Radio Co Ltd | Current limiting circuit |
JPH02134907A (en) * | 1988-11-15 | 1990-05-23 | Toshiba Corp | Current mirror circuit |
JPH0481108A (en) * | 1990-07-23 | 1992-03-13 | Matsushita Electric Ind Co Ltd | Current amplifier circuit |
JP2000293248A (en) * | 1999-03-04 | 2000-10-20 | Intersil Corp | Feedback control low-voltage current sink and source |
JP2001042827A (en) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | Display device and driving circuit of display panel |
JP2003131620A (en) * | 2001-10-29 | 2003-05-09 | Asahi Kasei Microsystems Kk | Display panel driving circuit |
JP3647846B2 (en) * | 2002-02-12 | 2005-05-18 | ローム株式会社 | Organic EL drive circuit and organic EL display device |
JP3647847B2 (en) * | 2002-02-14 | 2005-05-18 | ローム株式会社 | Organic EL drive circuit and organic EL display device |
JP3742357B2 (en) * | 2002-03-27 | 2006-02-01 | ローム株式会社 | Organic EL drive circuit and organic EL display device using the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012196819A (en) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | Liquid ejecting apparatus, and liquid ejecting method |
JP2017519272A (en) * | 2014-04-16 | 2017-07-13 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | Band gap current repeater |
JP2016018196A (en) * | 2014-07-11 | 2016-02-01 | シナプティクス・ディスプレイ・デバイス合同会社 | Semiconductor device and electronic circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5068419B2 (en) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6747417B2 (en) | Organic EL element drive circuit and organic EL display device | |
JP4589922B2 (en) | D / A conversion circuit, organic EL drive circuit, and organic EL display device | |
JP2000081920A (en) | Current output circuit | |
JP4941906B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
US6922182B2 (en) | Display device drive circuit | |
JP3924179B2 (en) | D / A conversion circuit and organic EL drive circuit using the same | |
KR100672110B1 (en) | Organic el panel drive circuit and organic el display device | |
US6992647B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
KR100514626B1 (en) | Organic el element drive circuit and organic el display device using the same | |
KR100498843B1 (en) | Organic el element drive circuit and organic el display device | |
JP3868836B2 (en) | Organic EL drive circuit and organic EL display device | |
JPWO2007037220A1 (en) | D / A conversion circuit, organic EL drive circuit, and organic EL display device | |
JP2008146568A (en) | Current driving device and display | |
JP5068419B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
US7145531B2 (en) | Electronic circuit, electronic device, electro-optical apparatus, and electronic unit | |
JP3749993B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
CN100401355C (en) | Organic el drive circuit and organic EL display device | |
JP4958407B2 (en) | Organic EL drive circuit and organic EL display device | |
JP4028805B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
JP5068434B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
JP2004219622A (en) | Organic el drive circuit and organic el display device using it | |
JP2008218909A (en) | Light-emitting diode drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5068419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |