JPS58191036A - デイジタル信号平均化方式 - Google Patents
デイジタル信号平均化方式Info
- Publication number
- JPS58191036A JPS58191036A JP7264982A JP7264982A JPS58191036A JP S58191036 A JPS58191036 A JP S58191036A JP 7264982 A JP7264982 A JP 7264982A JP 7264982 A JP7264982 A JP 7264982A JP S58191036 A JPS58191036 A JP S58191036A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- register
- digital signal
- arithmetic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- Operations Research (AREA)
- Probability & Statistics with Applications (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Algebra (AREA)
- Evolutionary Biology (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Bioinformatics & Computational Biology (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はディジタル信号を平均化することによって、
ノイズの影響を除去する丸めのディジタル信号平均化方
式に関するものである。
ノイズの影響を除去する丸めのディジタル信号平均化方
式に関するものである。
近年、電子技術の発達に伴なって、各種装置がディジタ
ル信号によって制御される傾向にある。この場合、ディ
ジタル信号を扱う上で最も重要な事は、外部ノイズによ
る影響を受けないようにすることである。例えば各種物
理量を検出するセンサの出力信号は、アナログｅディジ
タル変換回路に於いてディジタル値に変換した後にディ
ジタル系の制御回路に供給している。
ル信号によって制御される傾向にある。この場合、ディ
ジタル信号を扱う上で最も重要な事は、外部ノイズによ
る影響を受けないようにすることである。例えば各種物
理量を検出するセンサの出力信号は、アナログｅディジ
タル変換回路に於いてディジタル値に変換した後にディ
ジタル系の制御回路に供給している。
そして、この制御回路に供給されるディ・ジタル侶号が
外部ノイズの影響を受けてそのいずれか１ビツトあるい
は全ビットが変化すると、このディジタルデータは真の
値から大きく変化してスノぐイク状のノイズが含まれた
状態となる。つまり、第１図に示すようにナイキスト周
期以上のサンプリング周期ｔでサンプリングおよびアナ
ログ・ディジタル変換を行なったディジタル信号は、第
１図に曲線ａで示すように入力されるアナログ値に対応
した滑らかな変化となる。
外部ノイズの影響を受けてそのいずれか１ビツトあるい
は全ビットが変化すると、このディジタルデータは真の
値から大きく変化してスノぐイク状のノイズが含まれた
状態となる。つまり、第１図に示すようにナイキスト周
期以上のサンプリング周期ｔでサンプリングおよびアナ
ログ・ディジタル変換を行なったディジタル信号は、第
１図に曲線ａで示すように入力されるアナログ値に対応
した滑らかな変化となる。
これに対し、時点ｔｌに於いて外部ノイズの影響を受け
てディジタル信号の少なくとも１ビツトが変化すると、
該時点に於けるディジタル信号の値が第１図に曲線すで
示すように急変することになり、これがノイズ成分とな
ってしまう。
てディジタル信号の少なくとも１ビツトが変化すると、
該時点に於けるディジタル信号の値が第１図に曲線すで
示すように急変することになり、これがノイズ成分とな
ってしまう。
そして、このようなノイズ成分が含まれたディジタル信
号を制御回路に供給すると、大きく誤った制御を行なっ
たり、あるいは制御動作が暴走してしまう等の問題を有
している。
号を制御回路に供給すると、大きく誤った制御を行なっ
たり、あるいは制御動作が暴走してしまう等の問題を有
している。
このような問題を解決するものとしては、ディジタル信
号を平均化処理してノイズ成分を軽減することが行なわ
れている。つまり、第２図に示すように一定時間１毎に
入力されるディジタルデータをｌ１ｌａ次取り込み、デ
ータａを推定する場合にはこのデータａの前後数個のデ
ータ、この場合には前後２個ずつのデータａｔ−ａｔを
＊ｂ込み、これらを次式に示す演算処理を行なって求め
ている。
号を平均化処理してノイズ成分を軽減することが行なわ
れている。つまり、第２図に示すように一定時間１毎に
入力されるディジタルデータをｌ１ｌａ次取り込み、デ
ータａを推定する場合にはこのデータａの前後数個のデ
ータ、この場合には前後２個ずつのデータａｔ−ａｔを
＊ｂ込み、これらを次式に示す演算処理を行なって求め
ている。
このような処理を行なうことによシ、ノイズ分を平均化
してその影響を少なくしている。
してその影響を少なくしている。
しかしながら、上記構成による平均化は等間隔による平
均化であるために、第２図に於けるデータａがノイズの
影響を受けている場合にはノイズ成分の十分な軽減が行
なえない問題を有している。
均化であるために、第２図に於けるデータａがノイズの
影響を受けている場合にはノイズ成分の十分な軽減が行
なえない問題を有している。
従って、本発明による目的はノイズ成分を十分に軽減す
ることが出来るディジタル信号平均化方式を提供するこ
とである。以下、図面を用いて本発明によるディジタル
信号平均化方式を詳細にａＢＡする。
ることが出来るディジタル信号平均化方式を提供するこ
とである。以下、図面を用いて本発明によるディジタル
信号平均化方式を詳細にａＢＡする。
第３図は本発明によるディジタル信号平均化方式の一実
施例を示すブロック図である。同図に於いて１はディジ
タル値の入力信号ＩＮを入力とすることによシ各部を制
御する中央処理装置、２は中央処理装置１によって制御
されるタイマー回路、３はレジスタであって、タイマー
回路２から時間を毎に発生される信号に同期して入力信
号ＩＮを順次格納するとともに、中央処理装置ｌの指示
にしたがって格納データの読み出しおよび入れ変え等を
行なう。４は中央処理装置１の指示にしたがってレジス
タ３から供給されるデータの乗除算を行なう演算回路で
ある。
施例を示すブロック図である。同図に於いて１はディジ
タル値の入力信号ＩＮを入力とすることによシ各部を制
御する中央処理装置、２は中央処理装置１によって制御
されるタイマー回路、３はレジスタであって、タイマー
回路２から時間を毎に発生される信号に同期して入力信
号ＩＮを順次格納するとともに、中央処理装置ｌの指示
にしたがって格納データの読み出しおよび入れ変え等を
行なう。４は中央処理装置１の指示にしたがってレジス
タ３から供給されるデータの乗除算を行なう演算回路で
ある。
このように構成された回路に於いて、中央処理装置１は
タイマー回路２に指示を与えることによって時間を毎に
出方信号を発生させる。レジスタ３はタイマー回路２の
出方信号に対応して入力信号ＩＮを順次域シ込んで格納
する。次に中央処理装置１はレジスタ３に指示を与える
ことによって、第４図に示すようにデータａを中心とし
て前後に離れるにしたがって間隔が広くなる不等間隔の
データａｌ ＊ａ！ ｔａ３ 、ａ４を発生させ、この
データを演算回路４に送出させる。
タイマー回路２に指示を与えることによって時間を毎に
出方信号を発生させる。レジスタ３はタイマー回路２の
出方信号に対応して入力信号ＩＮを順次域シ込んで格納
する。次に中央処理装置１はレジスタ３に指示を与える
ことによって、第４図に示すようにデータａを中心とし
て前後に離れるにしたがって間隔が広くなる不等間隔の
データａｌ ＊ａ！ ｔａ３ 、ａ４を発生させ、この
データを演算回路４に送出させる。
演算回路４はこれらのデータを人力すると、データ１か
ら前後に離れるにしたがって大きくなるウェイト、この
場合にはデータａとの間に於ける時間ｔの数をウェイト
として各データに与えて乗算し、その算出値を加算する
。そして、この加算値を先にＪｉＩｉＬ夛込んだデータ
の間隔数（８４図の場合は６）で除算することによって
、修正データａ′を算出する。つまり、演算回路４は次
式に示す処理を行なっていることになる。
ら前後に離れるにしたがって大きくなるウェイト、この
場合にはデータａとの間に於ける時間ｔの数をウェイト
として各データに与えて乗算し、その算出値を加算する
。そして、この加算値を先にＪｉＩｉＬ夛込んだデータ
の間隔数（８４図の場合は６）で除算することによって
、修正データａ′を算出する。つまり、演算回路４は次
式に示す処理を行なっていることになる。
そして、演算回路４はこの算出値ａ′をデータａとして
出力するとともに、レジスタ３に供給してデータａをａ
′に変更する。このような動作を順次繰９返すことによ
って順次出方信号ＯＴが送出される。この場合、入力デ
ータに対するウェイト付けを見ると、第５図に曲線ａに
よって示すように、データａを中心としてその両側に離
れるにしたがってウェイト付けが大きくなっている。従
って、この場合に於いてはデータａに対するスノぞイク
ノイズの軽減効果が極めて高いものとなる。これに対し
、従来の方法は等間隔法であるために、第５図に直線す
で示すように各データに対するウェイト付けが一様にな
シ、これに伴なってス／−、Ｏイクノイズの軽減効果が
少なくなるものである。
出力するとともに、レジスタ３に供給してデータａをａ
′に変更する。このような動作を順次繰９返すことによ
って順次出方信号ＯＴが送出される。この場合、入力デ
ータに対するウェイト付けを見ると、第５図に曲線ａに
よって示すように、データａを中心としてその両側に離
れるにしたがってウェイト付けが大きくなっている。従
って、この場合に於いてはデータａに対するスノぞイク
ノイズの軽減効果が極めて高いものとなる。これに対し
、従来の方法は等間隔法であるために、第５図に直線す
で示すように各データに対するウェイト付けが一様にな
シ、これに伴なってス／−、Ｏイクノイズの軽減効果が
少なくなるものである。
そして、このようにして求められたデータ１′は、レジ
スタ３に戻されて先に格納されているデータ詭が変更さ
れる。従って、このような動作が操シ返されることによ
り、演算回路４からはスパイクノイズが十分に軽減され
たディジタルデータが出力信号ＯＵＴとして順次出力さ
れることになる。
４なお、上記実施例に於いては、目的とするデータから
離間時間をウェイト値としたが、本発明はこれに限定さ
れるものではなく、このウェイト値は離間時間に対応し
て大きくなるものであれば、いかなる値であっても良い
ことは言うまでもない。
スタ３に戻されて先に格納されているデータ詭が変更さ
れる。従って、このような動作が操シ返されることによ
り、演算回路４からはスパイクノイズが十分に軽減され
たディジタルデータが出力信号ＯＵＴとして順次出力さ
れることになる。
４なお、上記実施例に於いては、目的とするデータから
離間時間をウェイト値としたが、本発明はこれに限定さ
れるものではなく、このウェイト値は離間時間に対応し
て大きくなるものであれば、いかなる値であっても良い
ことは言うまでもない。
以上説明したように、本発明によるディジタル信号平均
化方式は、レジスタと中央処理装置と演算回路を設け、
ディジタル入力信号を等間隔ごとにレジスタに格納する
とともに、目的とするデータを中心として前後に順次間
隔が広くなった時点のデータを順次取り出して演算回路
に不等間隔データとして供給し、このデータに目的とす
るデータ発生時点からの離間に対応して大きくなるウェ
イト付けを行なった後に平均化するものである。よって
、目的とするデータに対するウェイト付けが最も少なく
なってノイズ成分の軽減効果が極めて高くなる優れた効
果を有する。
化方式は、レジスタと中央処理装置と演算回路を設け、
ディジタル入力信号を等間隔ごとにレジスタに格納する
とともに、目的とするデータを中心として前後に順次間
隔が広くなった時点のデータを順次取り出して演算回路
に不等間隔データとして供給し、このデータに目的とす
るデータ発生時点からの離間に対応して大きくなるウェ
イト付けを行なった後に平均化するものである。よって
、目的とするデータに対するウェイト付けが最も少なく
なってノイズ成分の軽減効果が極めて高くなる優れた効
果を有する。
第１図、第２図は従来の平均化法を説明するだめの特性
図、第３図は本発明によるディジタル信号平均化方式の
一実施例を示す回路図、第４図、第５図は第３図に示す
回路の動作を説明するだめの特性図である。 １・・・中央処理装置、２・・・タイマー回路％ ３・
・・レジスタ、４・・・演算回路。 代理人 弁理士 鈴 木 章 夫＝。 １１゛弓。 ゛ゆユ、〆
図、第３図は本発明によるディジタル信号平均化方式の
一実施例を示す回路図、第４図、第５図は第３図に示す
回路の動作を説明するだめの特性図である。 １・・・中央処理装置、２・・・タイマー回路％ ３・
・・レジスタ、４・・・演算回路。 代理人 弁理士 鈴 木 章 夫＝。 １１゛弓。 ゛ゆユ、〆
Claims (1)
- （１）ディジタル入力信号を等間隔で取り込んで順次格
納するレジスタと、中央処理装置の指示にしたがって剖
紀レジスタから絖み出されたデータの平均化処理を行な
う演算回路とを有し、前記中央処理装置は前記レジスタ
に対する読み出し制Ｗを目的とするデータの発生時点か
ら＆Ｉ後に１１次閣隔が広がる不等間隔時点のデータの
読み出しとし、前記演算回路は目的とするデータの発生
時点から陰間時間に対応したウェイト付けを行なった俊
に平均化する前作を編入実行することによって、ディジ
タル信号に甘まれるスパイク性ノイズ属分を除去するこ
とを特徴とするディジタル信号平均化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7264982A JPS58191036A (ja) | 1982-04-30 | 1982-04-30 | デイジタル信号平均化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7264982A JPS58191036A (ja) | 1982-04-30 | 1982-04-30 | デイジタル信号平均化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58191036A true JPS58191036A (ja) | 1983-11-08 |
Family
ID=13495433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7264982A Pending JPS58191036A (ja) | 1982-04-30 | 1982-04-30 | デイジタル信号平均化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58191036A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8077573B2 (en) | 2008-04-18 | 2011-12-13 | Hitachi, Ltd. | Optical disk apparatus and disk identification method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066142A (ja) * | 1973-10-11 | 1975-06-04 | ||
| JPS5192145A (ja) * | 1975-02-12 | 1976-08-12 | ||
| JPS5192144A (ja) * | 1975-02-12 | 1976-08-12 |
-
1982
- 1982-04-30 JP JP7264982A patent/JPS58191036A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066142A (ja) * | 1973-10-11 | 1975-06-04 | ||
| JPS5192145A (ja) * | 1975-02-12 | 1976-08-12 | ||
| JPS5192144A (ja) * | 1975-02-12 | 1976-08-12 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8077573B2 (en) | 2008-04-18 | 2011-12-13 | Hitachi, Ltd. | Optical disk apparatus and disk identification method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980014906A (ko) | 누산기 | |
| JPS58191036A (ja) | デイジタル信号平均化方式 | |
| JPS58191037A (ja) | デイジタル信号のスパイク性ノイズ除去方法 | |
| JPH0413851Y2 (ja) | ||
| JP3210356B2 (ja) | データのゼロ判定装置 | |
| JP2629737B2 (ja) | アキュムレータ | |
| JPS568915A (en) | Nonlinear distortion reducing circuit of digital filter | |
| JPH08114632A (ja) | ノイズ除去装置 | |
| JPS6156821B2 (ja) | ||
| SU857982A1 (ru) | Устройство дл извлечени квадратного корн | |
| SU635488A1 (ru) | Устройство дл вычислени оптимальной структуры пороговых элементов | |
| JP2546014B2 (ja) | デイジタル信号処理装置 | |
| JP2550597B2 (ja) | ２乗器 | |
| SU679985A1 (ru) | Устройство дл исправлени арифметических ошибок | |
| SU1651300A1 (ru) | Тригонометрический конвейерный преобразователь | |
| JP2956373B2 (ja) | 演算回路 | |
| JPH04281524A (ja) | 浮動小数点演算処理装置 | |
| SU739544A1 (ru) | Цифровой коррел тор | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| SU845160A1 (ru) | Вычислитель суммы координат с величи-НАМи, пРОпОРциОНАльНыМи EE пРОизВОдНыМ | |
| JPS5860821A (ja) | デジタル−アナログ変換出力装置 | |
| SU962926A1 (ru) | Устройство дл логарифмировани | |
| SU840890A1 (ru) | Устройство дл сравнени чисел | |
| JPH102705A (ja) | 回転角度検出センサ | |
| JPS6378633A (ja) | デイジタル信号処理装置 |