JPS58188314A - Pcmデータの記録装置及び再生装置 - Google Patents
Pcmデータの記録装置及び再生装置Info
- Publication number
- JPS58188314A JPS58188314A JP6991582A JP6991582A JPS58188314A JP S58188314 A JPS58188314 A JP S58188314A JP 6991582 A JP6991582 A JP 6991582A JP 6991582 A JP6991582 A JP 6991582A JP S58188314 A JPS58188314 A JP S58188314A
- Authority
- JP
- Japan
- Prior art keywords
- data
- period
- signal
- circuit
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
情報信号、例えばオーディオ信号を記録再生する場合、
このオーディオ信号をPCM化すれば高品位の記録再生
ができる。
このオーディオ信号をPCM化すれば高品位の記録再生
ができる。
情報信号をPCM化して磁気テープに記録再生する方式
としては、固定ヘッド方式と1転ヘッド方式があるが、
ヘッドのテープに対する相対速度が速く、記録密度を容
易に上げられる点で回転ヘッド方式の方が有利である。
としては、固定ヘッド方式と1転ヘッド方式があるが、
ヘッドのテープに対する相対速度が速く、記録密度を容
易に上げられる点で回転ヘッド方式の方が有利である。
この回転ヘッド方式において、例えば、回転ヘッドを複
数個、例えば2個用いる場合には、通常は回転ヘッドを
ほぼ度=180°の角間隔で取り付けると共に、磁気テ
ープを案内ドフ五に対して同じ角範囲< 180’)に
巻き付け、2個の回転ヘッドによって交互にそれぞれ1
本づつのトラックを形成してPCMデータを記録するよ
うにしている。
数個、例えば2個用いる場合には、通常は回転ヘッドを
ほぼ度=180°の角間隔で取り付けると共に、磁気テ
ープを案内ドフ五に対して同じ角範囲< 180’)に
巻き付け、2個の回転ヘッドによって交互にそれぞれ1
本づつのトラックを形成してPCMデータを記録するよ
うにしている。
ところで、とのPCMデータの記録にあたっては、従来
通常は各1トラック分として記録される単位時間分のデ
ータ(lセグメントのデータ)をそのままテープ上に1
トラック分として記録するようにしているため、その1
トラック分の再生データかドロップアウト等によっ【欠
落すると、この1トラック分相当の時間の間、データが
全く存在しない状態が生じ【しま5゜このようになっ【
4h。
通常は各1トラック分として記録される単位時間分のデ
ータ(lセグメントのデータ)をそのままテープ上に1
トラック分として記録するようにしているため、その1
トラック分の再生データかドロップアウト等によっ【欠
落すると、この1トラック分相当の時間の間、データが
全く存在しない状態が生じ【しま5゜このようになっ【
4h。
いわゆる誤り修整回路において、例えばその前の1トラ
ツタ分のデータを用いて補間するいわゆる前置ホールド
勢の19修整手法により修整することはできるが、全く
欠落し【しまったデータを前のデータ郷で補間するよう
になるため、信号の劣化は免れないという欠点がある。
ツタ分のデータを用いて補間するいわゆる前置ホールド
勢の19修整手法により修整することはできるが、全く
欠落し【しまったデータを前のデータ郷で補間するよう
になるため、信号の劣化は免れないという欠点がある。
この発明は以上の点に鑑み、1トラック分のデータが再
生時に欠落したとしても、再生時、元の時系列のデータ
に戻したとき、データははぼ欠落することなく連続的に
得られるようにして、バーストエラーに対する強化を図
ると共に誤り修整として高度手法を容易に用いることが
でき、修II優においては信号の劣化も殆んど目立たな
いようKすることができるようにしたものを提供しよう
とするものである。
生時に欠落したとしても、再生時、元の時系列のデータ
に戻したとき、データははぼ欠落することなく連続的に
得られるようにして、バーストエラーに対する強化を図
ると共に誤り修整として高度手法を容易に用いることが
でき、修II優においては信号の劣化も殆んど目立たな
いようKすることができるようにしたものを提供しよう
とするものである。
以下、この発明の一例をオーディオ信号をPCM化し【
記録する場合を例にとって図V#照しながら説明しよう
。
記録する場合を例にとって図V#照しながら説明しよう
。
ところで、回転ヘッド装置によってPCM信号を記録す
る時、回転ヘッド装置が従来の通常の場合のように、例
えば−転ヘッドが2個でその角間隔が180°であり、
テープの案内ドラムに対する4Iキ付は角も同じ180
であるようなものである場合、2111のヘッドがテー
プ上を交互に連続的に走査して時間的に間隙なく連続的
にトラックが形成されるようになるため、オーディオP
CM(l−IK−り訂正用のパリティ等の冗長データを
付加するための時間的余裕がそのままではなくなってし
ま5゜このため、信号遅凰用のバッファメモリを多量に
用いる勢をしなければならず、また、信号処理が複雑に
なり易いという欠ムがある。
る時、回転ヘッド装置が従来の通常の場合のように、例
えば−転ヘッドが2個でその角間隔が180°であり、
テープの案内ドラムに対する4Iキ付は角も同じ180
であるようなものである場合、2111のヘッドがテー
プ上を交互に連続的に走査して時間的に間隙なく連続的
にトラックが形成されるようになるため、オーディオP
CM(l−IK−り訂正用のパリティ等の冗長データを
付加するための時間的余裕がそのままではなくなってし
ま5゜このため、信号遅凰用のバッファメモリを多量に
用いる勢をしなければならず、また、信号処理が複雑に
なり易いという欠ムがある。
そこで、この例では特にこの回転ヘッド方式の記録再生
装置として上記のような欠点を生じないよ5に考廟、し
た新規な装置を用いるようにしている。
装置として上記のような欠点を生じないよ5に考廟、し
た新規な装置を用いるようにしている。
#L1図はこの新規な装置に用いる回転ヘッド装置の一
例で、これは回転磁気ヘッドが2個の場合である。この
場合、この2@の回転ヘッド(IA)及び(IB)は3
60’、=180°の角間隔を保つ【配置される。
例で、これは回転磁気ヘッドが2個の場合である。この
場合、この2@の回転ヘッド(IA)及び(IB)は3
60’、=180°の角間隔を保つ【配置される。
一方、磁気テープ(2)がテープ案内ドラム(3)の周
面に泪って、その180’角範囲よりも小さい例えば9
0°の角範囲区間に巻き付けられるようにされる。
面に泪って、その180’角範囲よりも小さい例えば9
0°の角範囲区間に巻き付けられるようにされる。
そして、回転ヘッド(IA)及び(IB)が1秒間に3
0回転の割合で図中矢印(IsH)で示す方向に回転さ
れると共に、テープ(2)が矢印(5T)で示す方向に
所定の速度で走行されて、回転ヘッド(IA)及び(I
B)によりその一回転区間において、磁気テープ(2)
上に第2図に示すようなそれぞれ斜めの1本づつの磁気
トラック(4A)及び(4B)が交互に形成されて信号
が記録されるよ5にされる。この場合、ヘッド(IA)
及び(IB)のキャップの幅方向は、その走査方向に山
交する方向に対して互いに異なる方向となるようにされ
る。つまりいわゆるアジマス角が異なるようにされてい
る。
0回転の割合で図中矢印(IsH)で示す方向に回転さ
れると共に、テープ(2)が矢印(5T)で示す方向に
所定の速度で走行されて、回転ヘッド(IA)及び(I
B)によりその一回転区間において、磁気テープ(2)
上に第2図に示すようなそれぞれ斜めの1本づつの磁気
トラック(4A)及び(4B)が交互に形成されて信号
が記録されるよ5にされる。この場合、ヘッド(IA)
及び(IB)のキャップの幅方向は、その走査方向に山
交する方向に対して互いに異なる方向となるようにされ
る。つまりいわゆるアジマス角が異なるようにされてい
る。
以上の一転ヘッド装置によれば、2個の一転へツ、ド(
IA)及び(IB)が磁気テープ(2)K対して共に対
接しない期間(これはこの例では9fの角範囲分の期間
である。)が生じ、この期間を利用し【PCMデータに
対するノ(リテイ勢の冗長データの付加処理をすれば記
録itにおける)(ツファ回路の減少が図れると共に構
成の簡略化が図れるものである。
IA)及び(IB)が磁気テープ(2)K対して共に対
接しない期間(これはこの例では9fの角範囲分の期間
である。)が生じ、この期間を利用し【PCMデータに
対するノ(リテイ勢の冗長データの付加処理をすれば記
録itにおける)(ツファ回路の減少が図れると共に構
成の簡略化が図れるものである。
次に、この回転ヘッド装置を用いたこの発W!i4によ
る記録装置及びその再生装置の一実施例を説明しよう。
る記録装置及びその再生装置の一実施例を説明しよう。
第3図はその一例の記録系である。
第3図の例はオーディオ信号を、右チャンネルと左チャ
ンネルの2チャンネル信号として記録する場合の例であ
る。
ンネルの2チャンネル信号として記録する場合の例であ
る。
この場合、回転磁気ヘッド(IA)及び(IB)は前述
のよう4c 30Hzで回転されるのであるが、その同
転位相は次のように制御されている。
のよう4c 30Hzで回転されるのであるが、その同
転位相は次のように制御されている。
すなわち、コントロール信号発生回路儀鳴において、マ
スタークロツタ発生回路(9)からのマスタークロック
信号に基づいて形成されて得られる30H1の基準信号
CTが位相比較回路(8)K供給される。また、回転ヘ
ッド(IA)及び(IB)のl回転につき1個のパルス
を発生するパルス発生器(6)からの信号PGがこの位
相比較回路(8)に供給され、これより信号CTと信号
PGどの位相誤差に応じた電圧か回転ヘッド駆1用ドラ
ムモータ(7)K供給されて、信号CTの位相と1転ヘ
ツド(IA)及び< IB)のW7A@位相とが所定の
関係となるように制御される。
スタークロツタ発生回路(9)からのマスタークロック
信号に基づいて形成されて得られる30H1の基準信号
CTが位相比較回路(8)K供給される。また、回転ヘ
ッド(IA)及び(IB)のl回転につき1個のパルス
を発生するパルス発生器(6)からの信号PGがこの位
相比較回路(8)に供給され、これより信号CTと信号
PGどの位相誤差に応じた電圧か回転ヘッド駆1用ドラ
ムモータ(7)K供給されて、信号CTの位相と1転ヘ
ツド(IA)及び< IB)のW7A@位相とが所定の
関係となるように制御される。
コントロール信号発生回路Qlは、また、このiスター
クロック信号に基づいて信号CTo仙、後述のような各
種のコントロール信号を発生する。
クロック信号に基づいて信号CTo仙、後述のような各
種のコントロール信号を発生する。
したがって、その各種コント尊−ル信号の位相は信号C
Tの位相、すなわちヘッド(IA)及び(IB)の回転
位相に同期する。
Tの位相、すなわちヘッド(IA)及び(IB)の回転
位相に同期する。
左チャンネル及び右チャンネルのオーディオ信号sL及
びSRは入力端子0υ及びQを通じてスイッチ回路C2
3iの一方及び他方の入力mK供給される。このスイッ
チ回路(ハ)はコン)o−ルイ71号発生回路(IQか
らの、例えば44.1kHzの切り換え信号5W(14
図人)によってその一方及び他方の入力端に交互に切り
換えられる。したかって、このスイッチ回路(ハ)から
は第4図A及びBに示すようK、この切り換え信号SW
がハイレベルの期間には左チャンネルの信号が、信号S
Wが冒−レベルの期間には右チャンネルの信号が、それ
ぞれ取り出されるようにされ、これがA/Dコンバータ
(2)に供給される。
びSRは入力端子0υ及びQを通じてスイッチ回路C2
3iの一方及び他方の入力mK供給される。このスイッ
チ回路(ハ)はコン)o−ルイ71号発生回路(IQか
らの、例えば44.1kHzの切り換え信号5W(14
図人)によってその一方及び他方の入力端に交互に切り
換えられる。したかって、このスイッチ回路(ハ)から
は第4図A及びBに示すようK、この切り換え信号SW
がハイレベルの期間には左チャンネルの信号が、信号S
Wが冒−レベルの期間には右チャンネルの信号が、それ
ぞれ取り出されるようにされ、これがA/Dコンバータ
(2)に供給される。
このA/Dコンバーターにおいては、1チヤンネル白た
りナンプリング周波数44.1kHzですンプリングさ
れる。コントロール信号発生回路−からの信号SPはと
のナンプリンダ信号であって、この信号8Pによって左
及び右チャンネルのオーディオ信号が夫々サンプリング
されると共にこのサンプリングされたデータが1サンプ
ル当たり例えばl@ビットのPCM信号Soに変換され
る。第4図BはこのA/Dコンバータの出力信号S(、
を示し、”Ot Ll *L2・・・・・・は左チャン
ネルのオーディオPCM信号の1データワードをそれぞ
れ示しており、R・# a1* R1・・・・・・は右
チャンネルのオーディオPCM信号の1データワードを
それぞれ示し【いる。
りナンプリング周波数44.1kHzですンプリングさ
れる。コントロール信号発生回路−からの信号SPはと
のナンプリンダ信号であって、この信号8Pによって左
及び右チャンネルのオーディオ信号が夫々サンプリング
されると共にこのサンプリングされたデータが1サンプ
ル当たり例えばl@ビットのPCM信号Soに変換され
る。第4図BはこのA/Dコンバータの出力信号S(、
を示し、”Ot Ll *L2・・・・・・は左チャン
ネルのオーディオPCM信号の1データワードをそれぞ
れ示しており、R・# a1* R1・・・・・・は右
チャンネルのオーディオPCM信号の1データワードを
それぞれ示し【いる。
A/Dコンバーターの出力信号Soはスイッチ回路(ハ
)を通じて3個のRAJIυ、儲、CIK書き込まれる
が、後述するように3個のうち2個のRAMは蒼き込み
状態とはなっておらず、この書き込み状態にない2個の
RAMにおい【は冗長データの付加あるいはその冗長デ
ータの付加されたデータの読み出しがなされるようにさ
れている。
)を通じて3個のRAJIυ、儲、CIK書き込まれる
が、後述するように3個のうち2個のRAMは蒼き込み
状態とはなっておらず、この書き込み状態にない2個の
RAMにおい【は冗長データの付加あるいはその冗長デ
ータの付加されたデータの読み出しがなされるようにさ
れている。
コントロール信号発生−路a呻から3個のRAJυ。
□□□、□□□の書き込みを制御するための制御信号R
Wがスイッチ回路に)を介して3個のRAMG11.C
(L@の制御端子に供給されている。そして、スイッチ
回路四と(2)がコントロール信号発生回路−からの切
換信号SWWによって、wc4図PK示すような切換順
序えられる。つまり1秒周期で3個のRAM 9υ〜(
至)は0 切り換えられる。
Wがスイッチ回路に)を介して3個のRAMG11.C
(L@の制御端子に供給されている。そして、スイッチ
回路四と(2)がコントロール信号発生回路−からの切
換信号SWWによって、wc4図PK示すような切換順
序えられる。つまり1秒周期で3個のRAM 9υ〜(
至)は0 切り換えられる。
したがって、3個のRAM@υ、aa、caKは℃秒期
間分の単位時間分のPCMオーディオデータが順次第4
図C,D、Eに示すよ5に書鎗込まれることになる。す
なわち、RAMCII)に単位時間分のデータ群〔1〕
が、RAM @ K次の一位時間分のデータ群〔2〕が
、RAM(至)K′8らKその次の単位時間分のデータ
群〔3〕が、というよ5Kt、てへ秒の期間分のデータ
群が3個のRAM @υ(至)CIKm次書き込まれ番
。
間分の単位時間分のPCMオーディオデータが順次第4
図C,D、Eに示すよ5に書鎗込まれることになる。す
なわち、RAMCII)に単位時間分のデータ群〔1〕
が、RAM @ K次の一位時間分のデータ群〔2〕が
、RAM(至)K′8らKその次の単位時間分のデータ
群〔3〕が、というよ5Kt、てへ秒の期間分のデータ
群が3個のRAM @υ(至)CIKm次書き込まれ番
。
ここで、6秒の期間内に含まれるtノズル数は1470
個であり、これは第4図BK示すよ5に左チャンネルの
オーディオ18号のワードL・〜Lマ軸の735ワード
と、右チャ/ネルのオーディオII−IIのワードR・
〜Rマs4のtSSワードとの会計1470ワードEl
l白する。この例ではこの1秒の期間分相当のデータを
単位期間分のデータとし、RAM・D〜(至)はそれぞ
れ1470個分のワードを記憶できる容量とされ【いる
。
個であり、これは第4図BK示すよ5に左チャンネルの
オーディオ18号のワードL・〜Lマ軸の735ワード
と、右チャ/ネルのオーディオII−IIのワードR・
〜Rマs4のtSSワードとの会計1470ワードEl
l白する。この例ではこの1秒の期間分相当のデータを
単位期間分のデータとし、RAM・D〜(至)はそれぞ
れ1470個分のワードを記憶できる容量とされ【いる
。
こうし【1秒毎の単位期間停缶に3個のRAMCIII
。
。
O
Oa、(至)K書き込まれたデータはその全てのデータ
に対して誤り訂正用のパリティP、Qが付加されると共
に、それが奇数データと偶数データに分けられ、それぞ
れその奇数データ、偶数データに対してパtJ ?(E
PjLTJEQ、 A9 fイOP及びOQ、更EIK
り検出用のCRCコードが付加され、それぞれその付加
された奇数データ毎、及び偶数データ毎K。
に対して誤り訂正用のパリティP、Qが付加されると共
に、それが奇数データと偶数データに分けられ、それぞ
れその奇数データ、偶数データに対してパtJ ?(E
PjLTJEQ、 A9 fイOP及びOQ、更EIK
り検出用のCRCコードが付加され、それぞれその付加
された奇数データ毎、及び偶数データ毎K。
時間軸圧縮されC4rRAMより読み出しがなされる。
ここで、奇数データというのはとのム験の単位期間分の
複数データワードのうち左チャンネル及び右チャンネル
それぞれの奇数番目のデータワードであり、第4図Bに
示すように左チャンネルのデータワードLh右チャンネ
ルのデータワードIL1゜左チャンネルのデータワード
しs、右チャンネルのデータワードRsというよ5に?
フイッタスが1.3.5・・・・・・733である左右
チャ/ネルのワード対の合計734個のデータワードで
ある。一方、偶数データというのは、この単位期間分の
複数のデータワードのうち左チャンネル及び右チャンネ
ルそれぞれの偶数番目のデータワードであり、第4wJ
BK示すように左及び右チャンネルのワードLo t
R@、L!、R冨、・・−・・とい5よ5にすフィック
スが0.!、4.6・・・・・・734である左右チャ
ンネルのワード対の合計736個のデータワードである
。
複数データワードのうち左チャンネル及び右チャンネル
それぞれの奇数番目のデータワードであり、第4図Bに
示すように左チャンネルのデータワードLh右チャンネ
ルのデータワードIL1゜左チャンネルのデータワード
しs、右チャンネルのデータワードRsというよ5に?
フイッタスが1.3.5・・・・・・733である左右
チャ/ネルのワード対の合計734個のデータワードで
ある。一方、偶数データというのは、この単位期間分の
複数のデータワードのうち左チャンネル及び右チャンネ
ルそれぞれの偶数番目のデータワードであり、第4wJ
BK示すように左及び右チャンネルのワードLo t
R@、L!、R冨、・・−・・とい5よ5にすフィック
スが0.!、4.6・・・・・・734である左右チャ
ンネルのワード対の合計736個のデータワードである
。
各RAMに書き込まれたデータに対するパリティの付加
及び読み出しは次のようKしてなされる。
及び読み出しは次のようKしてなされる。
すなわち、コントロール信号発生回路a〔より、単位期
間分食てのデータに対するパリティを発生させこれを付
加させるか、あるいはそのうちの奇数データのみに対す
るパリティを発生させそれをその奇数データに付加させ
るかを制御するための制御信号RAOが得られ、これが
スイッチ回路罰な通じて3個のRAM(lυ、@、−の
制御端子に供給される。また、単位区間分のデータのう
ちの偶数データに対するパリティを発生させそれを付加
させるかと、3個のl’LAMc1υ〜(至)からのデ
ータの掃き出しをするかとを制御するための信号RER
が発生回路a1より得られ、これがスイッチ回路(2)
を通じて3個のRAM(Ill、国、(至)の制御端子
に供給される。一方これら3個のRAM(1υ、匈、@
の出力データはスイッチ回路(2)を通じて単位期間分
食データに対するパリティの付加回路C37)K供給さ
れると共に、単位期間分のデータのうちの奇数データに
対するパリティ及びCRCコードの付加回路(至)に供
給され、またS@のRAM @υ、□□□、關の出力デ
ータはスイッチ−路−を介して偶数データに対するパリ
ティ及びCRCコードの付加回路CIK供給される。そ
して付加−路On及び岐の出力データがスイッチ回路(
財)及び(ハ)な介して3個のRAM@l、Oa、(至
)の入力端に供給されると共に、付加回路(至)の出力
データがスイッチ囲路(2)を介して3個のRAM@υ
、a、&10入力端に供給される そして、スイッチ回路(ハ)、(2)及び(至)がコン
トロール信号発生回路顛からの切換信号8WPOKよっ
て第4図Gに示すよ5な順序で3個のRAM@υ、C1
3,(至)に対する切り換えがなされ、また、スイッチ
−路@l(至)及び(至)がコントロール信号発生回路
(IIからの切換信号8WERKよって第410Hに示
すような順序で3個のRAMC5υ、□、C(IK対す
る切り換えがなされる。
間分食てのデータに対するパリティを発生させこれを付
加させるか、あるいはそのうちの奇数データのみに対す
るパリティを発生させそれをその奇数データに付加させ
るかを制御するための制御信号RAOが得られ、これが
スイッチ回路罰な通じて3個のRAM(lυ、@、−の
制御端子に供給される。また、単位区間分のデータのう
ちの偶数データに対するパリティを発生させそれを付加
させるかと、3個のl’LAMc1υ〜(至)からのデ
ータの掃き出しをするかとを制御するための信号RER
が発生回路a1より得られ、これがスイッチ回路(2)
を通じて3個のRAM(Ill、国、(至)の制御端子
に供給される。一方これら3個のRAM(1υ、匈、@
の出力データはスイッチ回路(2)を通じて単位期間分
食データに対するパリティの付加回路C37)K供給さ
れると共に、単位期間分のデータのうちの奇数データに
対するパリティ及びCRCコードの付加回路(至)に供
給され、またS@のRAM @υ、□□□、關の出力デ
ータはスイッチ−路−を介して偶数データに対するパリ
ティ及びCRCコードの付加回路CIK供給される。そ
して付加−路On及び岐の出力データがスイッチ回路(
財)及び(ハ)な介して3個のRAM@l、Oa、(至
)の入力端に供給されると共に、付加回路(至)の出力
データがスイッチ囲路(2)を介して3個のRAM@υ
、a、&10入力端に供給される そして、スイッチ回路(ハ)、(2)及び(至)がコン
トロール信号発生回路顛からの切換信号8WPOKよっ
て第4図Gに示すよ5な順序で3個のRAM@υ、C1
3,(至)に対する切り換えがなされ、また、スイッチ
−路@l(至)及び(至)がコントロール信号発生回路
(IIからの切換信号8WERKよって第410Hに示
すような順序で3個のRAMC5υ、□、C(IK対す
る切り換えがなされる。
この場合3個のRAM@υ、ea、t13はこれが書き
込み状態でない時は紋み出し可能状態とされ【おり、デ
ータは出力されている。
込み状態でない時は紋み出し可能状態とされ【おり、デ
ータは出力されている。
また、付加回路0′l)の制御信号AP(第4図I)が
コントロール信号発生回路tA匈より得られ、これが付
加回路Gηに供給されてその/”1イレベルである山砂
の期間にこの付加囲路翰が動作状態となるようにされて
いる。また、この信号APと逆極性の信号OPCがコン
トロール信号発生−路a〔より得られ、この信号OPC
が付加回路(至)に供給され、そのハイレベルである期
間すなわち信号APが6−レベルである市秒の期間、こ
の付加回路(至)が動作状態となるよ5にされる。さら
に信号APに対して90°位相のずれた状態の信号gP
c(第411J )がコントロール信号発生關路舖より
得られ、これが付加回路@に供給され、そのハイレベル
の期間この付加回路(至)が動作可能状態になる。
コントロール信号発生回路tA匈より得られ、これが付
加回路Gηに供給されてその/”1イレベルである山砂
の期間にこの付加囲路翰が動作状態となるようにされて
いる。また、この信号APと逆極性の信号OPCがコン
トロール信号発生−路a〔より得られ、この信号OPC
が付加回路(至)に供給され、そのハイレベルである期
間すなわち信号APが6−レベルである市秒の期間、こ
の付加回路(至)が動作状態となるよ5にされる。さら
に信号APに対して90°位相のずれた状態の信号gP
c(第411J )がコントロール信号発生關路舖より
得られ、これが付加回路@に供給され、そのハイレベル
の期間この付加回路(至)が動作可能状態になる。
信号APは3個のRAM @υ、叱@f)@り換えタイ
iングとその一周期分が丁度一致する信号となりており
、この信号APは、それぞれRAMH,CIJ、@山砂
の期間トレイルとなるようなものとなりている。
iングとその一周期分が丁度一致する信号となりており
、この信号APは、それぞれRAMH,CIJ、@山砂
の期間トレイルとなるようなものとなりている。
信号RPCは信号APK対しく 9G’位相が連れた央
部のI秒の期間ハイレベルとなり、会期間〒1゜信号で
ある。
部のI秒の期間ハイレベルとなり、会期間〒1゜信号で
ある。
そして、この信号EPCの位相は、位相サーがによって
制御されているヘッド(IA)及び(IB)の回転位相
に同期し、この信号EPのハイレベルである期間にヘッ
ド(IA)及び(IB)のいずれかがテープ(2)上を
走査し、その−一レベルである期間においては、ヘッド
(1人)及び(IB)は共にテープ(2)に対接しない
ようになっている。
制御されているヘッド(IA)及び(IB)の回転位相
に同期し、この信号EPのハイレベルである期間にヘッ
ド(IA)及び(IB)のいずれかがテープ(2)上を
走査し、その−一レベルである期間においては、ヘッド
(1人)及び(IB)は共にテープ(2)に対接しない
ようになっている。
以上のことから、例えば期間TlでRAM(3m)K書
き込まれた単位期間分のデータは、期間Tm及びTsに
おいて、全データに対するパリティの発生付加及び絖み
出し、奇数及び偶数データそれぞれに対するパリティの
発生付加等及び絖み出しがなされる。
き込まれた単位期間分のデータは、期間Tm及びTsに
おいて、全データに対するパリティの発生付加及び絖み
出し、奇数及び偶数データそれぞれに対するパリティの
発生付加等及び絖み出しがなされる。
すなわち、期間TIKなると、切換信号5WPOKよっ
てスイッチ回路@@(至)がRAM@υを選択するよう
に切り換えられ、このRAM1υにおいて全デーIに対
するパリティP、Qの発生付加及び奇数データに対する
パリティOP、OQの発生付加、CRC薯−ドの発生付
加のモードとなるようにされる。すなわち、この期間T
8の前半において、信号APがハイレベルとなると付加
−路Gηが動作状態となり、RAMGυの畢位期間分の
すべてのデータに対するパリティP及びQが付加回路C
l7)において発生せられ。
てスイッチ回路@@(至)がRAM@υを選択するよう
に切り換えられ、このRAM1υにおいて全デーIに対
するパリティP、Qの発生付加及び奇数データに対する
パリティOP、OQの発生付加、CRC薯−ドの発生付
加のモードとなるようにされる。すなわち、この期間T
8の前半において、信号APがハイレベルとなると付加
−路Gηが動作状態となり、RAMGυの畢位期間分の
すべてのデータに対するパリティP及びQが付加回路C
l7)において発生せられ。
その全データに付加される。このパリティP、Qがその
データに付加されたものがスイッチ鴎路(財)及び(至
)を通じてRAM(13)の所定のアドレスに戻されて
誉き込まれる。スイッチ回路−は信号APと同様の信号
によってそのハイレベルである期間、図の状態に、その
−一レベルである期間、図の状態とは逆の状態に切り換
えられるようKなっている。
データに付加されたものがスイッチ鴎路(財)及び(至
)を通じてRAM(13)の所定のアドレスに戻されて
誉き込まれる。スイッチ回路−は信号APと同様の信号
によってそのハイレベルである期間、図の状態に、その
−一レベルである期間、図の状態とは逆の状態に切り換
えられるようKなっている。
次に、期間T!の後半になると、信号APがm−レベル
、従って、信号OPCがハイレベルとなって、奇数デー
タのパリティ及びCRCコードの発生付加回路(2)が
動作可能状態となるとと−にスイッチ回路−が−の状態
とは逆の状態に切り換えられ、RAM@l)に書き込ま
れている単位時間分のデータの5ち奇数データのみに対
してパリティOP及びOQ。
、従って、信号OPCがハイレベルとなって、奇数デー
タのパリティ及びCRCコードの発生付加回路(2)が
動作可能状態となるとと−にスイッチ回路−が−の状態
とは逆の状態に切り換えられ、RAM@l)に書き込ま
れている単位時間分のデータの5ち奇数データのみに対
してパリティOP及びOQ。
さらにCRCコードが発生せられるとともにそのデータ
に付加され、その付加された状態のデータがスイッチ回
路(ロ)及び(至)を通じてRAMG(転)の所定のア
ドレスに書き込まれることになる。
に付加され、その付加された状態のデータがスイッチ回
路(ロ)及び(至)を通じてRAMG(転)の所定のア
ドレスに書き込まれることになる。
次に、期間Tsになると切り換え信号8WERKよって
スイッチ回路@−−がRAM @υ稠に切り換えられ、
RAM@υは絖み出しあるいは偶数データに対するパリ
ティ及びCRCコードの発生付加の篭−ドとされる。そ
して、信号EPCがこの期間Tsの始めの比の期間、ロ
ーレベルとなっているため付加回wI1.gJは非動作
状慾であり、制御信号RERによってRAJlljから
は全データに対するパリティP * Q −奇数データ
に対するパリティOP、OQ及びCRC:2−ドの付加
された奇数データがこの比秒の期間に読み出される。
スイッチ回路@−−がRAM @υ稠に切り換えられ、
RAM@υは絖み出しあるいは偶数データに対するパリ
ティ及びCRCコードの発生付加の篭−ドとされる。そ
して、信号EPCがこの期間Tsの始めの比の期間、ロ
ーレベルとなっているため付加回wI1.gJは非動作
状慾であり、制御信号RERによってRAJlljから
は全データに対するパリティP * Q −奇数データ
に対するパリティOP、OQ及びCRC:2−ドの付加
された奇数データがこの比秒の期間に読み出される。
その後、信号EPCがハイレベルとなると付加−絡端が
動作可能状態となりRAM0Uからの偶数データが読み
出され、これに対するパリティEP及びEQさらKCR
Cコードが付加回路(至)で発生せられ。
動作可能状態となりRAM0Uからの偶数データが読み
出され、これに対するパリティEP及びEQさらKCR
Cコードが付加回路(至)で発生せられ。
これらがその偶数データに対して付加され、その付加さ
れたデータがスイッチ回路(至)を介してRAM6υの
所定のアドレスに再び書き込まれる。そしてこの偶数デ
ータはこの期間Tsの終わりの土砂の!40 期間で信号EPがm−レベルとなることから絖み出され
ることになる。
れたデータがスイッチ回路(至)を介してRAM6υの
所定のアドレスに再び書き込まれる。そしてこの偶数デ
ータはこの期間Tsの終わりの土砂の!40 期間で信号EPがm−レベルとなることから絖み出され
ることになる。
同様に、期間T、におい−C1RAM□に4)き込まれ
た単位時間分のデータは、期間T3の前半において全デ
ータについてのパリティP、Qの発生付加がなされ、後
半においてその5ちり奇数データについてのパリティO
F、OQ及びCRC:z−ドの発生付加がなされる。そ
し【、その次の期間TIの始めの山秒の期間において、
そのパリティP、Q、OP。
た単位時間分のデータは、期間T3の前半において全デ
ータについてのパリティP、Qの発生付加がなされ、後
半においてその5ちり奇数データについてのパリティO
F、OQ及びCRC:z−ドの発生付加がなされる。そ
し【、その次の期間TIの始めの山秒の期間において、
そのパリティP、Q、OP。
OQ及びCRC:I−ドの付加された奇数データの読み
出しがなされ、この期間T1の中程の期間において偶数
データに対するパリティEP、IQ及びCRCコードの
発生付加がなされ、パ”リテイP、Q、EP。
出しがなされ、この期間T1の中程の期間において偶数
データに対するパリティEP、IQ及びCRCコードの
発生付加がなされ、パ”リテイP、Q、EP。
EQ及びCRCコードの付加された偶数データがこの期
間T1の終わりの山砂の期間において読み出されるよう
になされる。
間T1の終わりの山砂の期間において読み出されるよう
になされる。
期間TsにおいてRAM((lに絖み出されたデータも
、同様にして、パリティ及びCRC:f−ドの発生付加
がなされ、期間T冨の始めの2”40秒の期間において
全データに対するパリティP、Q、奇数データに対する
パリティOP、OQ及びCRCコードの付加された奇数
データの読み出しがなされ、その終わりのM秒の期間に
パリティP、Q、EP、EQ及びCRCコードの付加さ
れた偶数データの絖み出しがなされる。
、同様にして、パリティ及びCRC:f−ドの発生付加
がなされ、期間T冨の始めの2”40秒の期間において
全データに対するパリティP、Q、奇数データに対する
パリティOP、OQ及びCRCコードの付加された奇数
データの読み出しがなされ、その終わりのM秒の期間に
パリティP、Q、EP、EQ及びCRCコードの付加さ
れた偶数データの絖み出しがなされる。
以上のRAM Qυ、(至)、(ハ)の毫−ドは第4図
C,D、 Eに示す通りである。また、読み出されたデ
ータのタイミングは同図Kに示す通りである。この図か
らもわかるように、単位時間分のデータ群例えばデータ
群〔1〕の奇数データ(10)は期間Tsの始めの九秒
の期間に、偶数データ(Ig)は期間Tsの終わりの山
砂の期間に、それぞれ絖み出され、データ群(1)の次
のデータ群〔2〕の奇数データ<2?5〕は期間T3の
次の期間Tlの始めのホ妙の期間に、偶数データ(2E
)はその終わりの讐り秒の期間に、それぞれ読み出され
る。以下同様にして、データ群〔3〕、〔4〕、〔5〕
・・・・・・ノ奇数デー) (30)(40)C50)
−・・・・・と奇数データ(3E)(4E)(5E)・
・・・・・とがそれぞれ10 秒の期間TI 、”L12のいずれかの始めと終わりの
ふ秒の期間に分けられて飲み出されることになる。そし
て、連続するデータの流れとしてみると、各期間”1
* ′r2 + ”3の終わりのm秒期間から次の期間
T2. ’r3. ’r、の始めの山砂期間までが一連
のデータとなる。したがって、この一連のデータの前半
は偶数データ、vk牛は奇数データとなり、しかも、そ
の偶数データと奇数データとは異なる単位期間分のデー
タ群からのデータとなっている。
C,D、 Eに示す通りである。また、読み出されたデ
ータのタイミングは同図Kに示す通りである。この図か
らもわかるように、単位時間分のデータ群例えばデータ
群〔1〕の奇数データ(10)は期間Tsの始めの九秒
の期間に、偶数データ(Ig)は期間Tsの終わりの山
砂の期間に、それぞれ絖み出され、データ群(1)の次
のデータ群〔2〕の奇数データ<2?5〕は期間T3の
次の期間Tlの始めのホ妙の期間に、偶数データ(2E
)はその終わりの讐り秒の期間に、それぞれ読み出され
る。以下同様にして、データ群〔3〕、〔4〕、〔5〕
・・・・・・ノ奇数デー) (30)(40)C50)
−・・・・・と奇数データ(3E)(4E)(5E)・
・・・・・とがそれぞれ10 秒の期間TI 、”L12のいずれかの始めと終わりの
ふ秒の期間に分けられて飲み出されることになる。そし
て、連続するデータの流れとしてみると、各期間”1
* ′r2 + ”3の終わりのm秒期間から次の期間
T2. ’r3. ’r、の始めの山砂期間までが一連
のデータとなる。したがって、この一連のデータの前半
は偶数データ、vk牛は奇数データとなり、しかも、そ
の偶数データと奇数データとは異なる単位期間分のデー
タ群からのデータとなっている。
ここで、この読み出された奇数データ及び偶数データは
次のような構成となっている。−1′なわち、パリティ
及びCRCゴードの発生付加処理にあたっては、第6図
Aに示すようにPCMオーディオデータは8デ一タワー
ド単位でブ關ツク化されると共に、この8データワード
に対して、全データに対するパリティワードP、Qが付
加され、データワードが偶数データであるときはさらに
パリティワードmV、BQ及びCRCW−ドが付加され
、一方、データワードが奇数データであるときはパリテ
ィワードOF、OQ及びCRC:l−ドが付加されてい
る。
次のような構成となっている。−1′なわち、パリティ
及びCRCゴードの発生付加処理にあたっては、第6図
Aに示すようにPCMオーディオデータは8デ一タワー
ド単位でブ關ツク化されると共に、この8データワード
に対して、全データに対するパリティワードP、Qが付
加され、データワードが偶数データであるときはさらに
パリティワードmV、BQ及びCRCW−ドが付加され
、一方、データワードが奇数データであるときはパリテ
ィワードOF、OQ及びCRC:l−ドが付加されてい
る。
この場合に1プロツタとされる8個のデータワードはR
AM0υ〜(ト)の読み出しアドレスが制御されて、デ
ータワードが分散されるようにインターリーゾ処場され
ている。なおこの場合1プ陣ツクは8データワードから
なるものであるから、図に示すように偶数データ及び奇
数データブロックB・〜Betで構成される92個のプ
ロッタからなっている。
AM0υ〜(ト)の読み出しアドレスが制御されて、デ
ータワードが分散されるようにインターリーゾ処場され
ている。なおこの場合1プ陣ツクは8データワードから
なるものであるから、図に示すように偶数データ及び奇
数データブロックB・〜Betで構成される92個のプ
ロッタからなっている。
とうして、各RAM C(υ〜(至)から読み出された
奇数データ及び偶数データは記鍮プ謬セツナーを通じて
2gAの回転ヘッド(IA)及び(IB) K供給され
番。
奇数データ及び偶数データは記鍮プ謬セツナーを通じて
2gAの回転ヘッド(IA)及び(IB) K供給され
番。
回転ヘッド(IA)及び(IB)は、前述のように:1
ントロール信号発生回路Qlからの信号CTKよって位
相ナーボされて、それぞれ信号EPCf)wx−レベル
である期間でテープ(2)上を走査するよ5にされてい
る。したがって、第4図KK示すようなタイイングで読
み出されたそれぞれm秒の期間のデータは、ヘッド(I
A)及び(IB)により【これが丁度テープ(2)上を
走査する区間において、それぞれ1本ずつのトラック(
4人)及び(4B)を交互に形成してテープ(2)上に
記録される。すなわち、1I21Klに示すようにトラ
ック(4A)及び(4B) Kは、七〇前半に、ある単
位区間分のデータの偶数データ(OE)(IE)(2E
)(3E)・・・・・・が記録され、そのトラックの後
半には、その単位区間分の次の単位区間分のデータのう
ちの奇数データ(10) (Jio) (30) (4
0)・・−・・が記録されることKなる。したがって、
1本のトラックに記録されるデータは時間的には2単位
区間分にわたるものである。しかし、1トラツクKle
母されるデータ量はそれぞれ奇数データと偶数データと
からな・りているからこれは丁度単位区間分のデータ量
に等しいものとなっている。
ントロール信号発生回路Qlからの信号CTKよって位
相ナーボされて、それぞれ信号EPCf)wx−レベル
である期間でテープ(2)上を走査するよ5にされてい
る。したがって、第4図KK示すようなタイイングで読
み出されたそれぞれm秒の期間のデータは、ヘッド(I
A)及び(IB)により【これが丁度テープ(2)上を
走査する区間において、それぞれ1本ずつのトラック(
4人)及び(4B)を交互に形成してテープ(2)上に
記録される。すなわち、1I21Klに示すようにトラ
ック(4A)及び(4B) Kは、七〇前半に、ある単
位区間分のデータの偶数データ(OE)(IE)(2E
)(3E)・・・・・・が記録され、そのトラックの後
半には、その単位区間分の次の単位区間分のデータのう
ちの奇数データ(10) (Jio) (30) (4
0)・・−・・が記録されることKなる。したがって、
1本のトラックに記録されるデータは時間的には2単位
区間分にわたるものである。しかし、1トラツクKle
母されるデータ量はそれぞれ奇数データと偶数データと
からな・りているからこれは丁度単位区間分のデータ量
に等しいものとなっている。
この場合1.)秒の期間に各RAMK書き込まれたPC
Mデータの奇数データ、偶数データがそれぞれ九秒の期
間において記録されることになり、データは捻イ1に時
間軸圧縮されている。
Mデータの奇数データ、偶数データがそれぞれ九秒の期
間において記録されることになり、データは捻イ1に時
間軸圧縮されている。
なお、記録プロセラ?−においてはl56WAAに示す
よさに1プロツタのデータに対してブーツタ同期信号5
YNC及びプロッタアドレスデータ^D8の付加がなさ
れる。また偶数データ及び奇数データとしてそれぞれ記
録されるプはツクBoからkislに対してプリアンプ
ル信号及びポストアンブル信号の付加がなされる。プリ
アンプル信号は、再生時、データを抽出するためのクロ
ックを発生させ、るための信号であり、ポストアンブル
信号は偶数データあるいは奇数データの終わりを示す信
号である。
よさに1プロツタのデータに対してブーツタ同期信号5
YNC及びプロッタアドレスデータ^D8の付加がなさ
れる。また偶数データ及び奇数データとしてそれぞれ記
録されるプはツクBoからkislに対してプリアンプ
ル信号及びポストアンブル信号の付加がなされる。プリ
アンプル信号は、再生時、データを抽出するためのクロ
ックを発生させ、るための信号であり、ポストアンブル
信号は偶数データあるいは奇数データの終わりを示す信
号である。
記録プロセッサーにおいては、さらに、PCMデータが
記録に適当な信号、例えば@流分ができるだけ少なくな
るようなイぎ号に変調される処理も行なわれる。
記録に適当な信号、例えば@流分ができるだけ少なくな
るようなイぎ号に変調される処理も行なわれる。
次にこのように記録されたオーディオPCMデータの再
生について説明しよう。
生について説明しよう。
第5図はその再生系の一例であり、第6図はそのタイミ
ングチャートを示している。
ングチャートを示している。
第5図の再生系においては、マスタータロツタ発生回路
(9)の出力に基づいてコントロール信号発生回路aυ
において形成される30Bgf)(1号SH(第6図B
)によって回転ヘッド(IA) 、 (IB) K対し
て位相ナーボがかけられている。そして、このコントロ
ール信号発生回路αυから得られる再生時のコントロー
ル信号、すなわちヘッドの再生出力の切換信号、この再
生出力に対する書き込み及び耽み出し信号等のコントロ
ール信号がこの基準の39Bgの信号SHと一定の位相
関係にあるよ5Kjれている。
(9)の出力に基づいてコントロール信号発生回路aυ
において形成される30Bgf)(1号SH(第6図B
)によって回転ヘッド(IA) 、 (IB) K対し
て位相ナーボがかけられている。そして、このコントロ
ール信号発生回路αυから得られる再生時のコントロー
ル信号、すなわちヘッドの再生出力の切換信号、この再
生出力に対する書き込み及び耽み出し信号等のコントロ
ール信号がこの基準の39Bgの信号SHと一定の位相
関係にあるよ5Kjれている。
ヘッド(1人)及び(IB)からの再生出力はアンプ(
41A)及び(41B)を通じ【スイッチ回路■に供給
される。このスイッチ回路禰は位相ナーボ用の30H1
の信号8HKよってアンプ(41A) @とアンプ(4
1B)側に交互に切り換えられる。したがって、このス
イッチ回路嘔からは第6図CK示すような、ヘッド(I
A)の出力とヘッド(IB)の出力が交互に連続するよ
5なデータ列が得られる。
41A)及び(41B)を通じ【スイッチ回路■に供給
される。このスイッチ回路禰は位相ナーボ用の30H1
の信号8HKよってアンプ(41A) @とアンプ(4
1B)側に交互に切り換えられる。したがって、このス
イッチ回路嘔からは第6図CK示すような、ヘッド(I
A)の出力とヘッド(IB)の出力が交互に連続するよ
5なデータ列が得られる。
このスイッチ回路(6)により得られるデータはデジタ
ル信号復元回路−に供給されてデジタル信号に復元され
、誤まり検出及びRAM書き込み制御信号発生回路(4
41に供給される。この誤まり検出及びRAM書き込み
制御信号発生回路■からは誤まり検出のなされたデータ
SDが得られると共に、3個のRAM C)υ碕−への
書き込みアドレス及び嘗き込みタイ建ング信号RWPが
得られる。
ル信号復元回路−に供給されてデジタル信号に復元され
、誤まり検出及びRAM書き込み制御信号発生回路(4
41に供給される。この誤まり検出及びRAM書き込み
制御信号発生回路■からは誤まり検出のなされたデータ
SDが得られると共に、3個のRAM C)υ碕−への
書き込みアドレス及び嘗き込みタイ建ング信号RWPが
得られる。
スイッチ回路(ハ)は、RAM6υ關(至)に回路(財
)からの誤まり検出のなされたデータ8Dを書會込むか
、または誤まり訂正回路−からの奇数データに対する誤
まり訂正のなされたデータを書き込むかを制御するため
のスイッチである。先ずデータsDの取り込みについて
説明する。
)からの誤まり検出のなされたデータ8Dを書會込むか
、または誤まり訂正回路−からの奇数データに対する誤
まり訂正のなされたデータを書き込むかを制御するため
のスイッチである。先ずデータsDの取り込みについて
説明する。
スイッチ(ロ)路−はコントロール信号発生waste
からのRAM 5υ〜fAKおける書き込み及び訂正肴
−ドを切り換えるための切り換え信号wo6cよっ【切
り換えられる。すなわち、この切り換え信号w。
からのRAM 5υ〜fAKおける書き込み及び訂正肴
−ドを切り換えるための切り換え信号wo6cよっ【切
り換えられる。すなわち、この切り換え信号w。
は第6図JK示すよ5に@OHiの信号であるが、その
1周期の前半のハイレベルである市秒の期間PWはヘッ
ド(IA)あるいは(IB)から再生出方が得られる期
間であり、後半のローレベルである山砂の期間PCはヘ
ッド(IA) 、 (IB)から共に再生出力が得られ
ない、つまり、2つのヘッド(IA)及び(IB)が共
にテープ(2)K対接しない期間となっている。そして
、この信号WOがハイレベルとなる期間PWではスイッ
チ回路(ハ)が図の状態に信号woがローレベルである
期間PCではスイッチ回路−は図の状態とは逆の状態に
それぞれ切り換えられるようKされている。
1周期の前半のハイレベルである市秒の期間PWはヘッ
ド(IA)あるいは(IB)から再生出方が得られる期
間であり、後半のローレベルである山砂の期間PCはヘ
ッド(IA) 、 (IB)から共に再生出力が得られ
ない、つまり、2つのヘッド(IA)及び(IB)が共
にテープ(2)K対接しない期間となっている。そして
、この信号WOがハイレベルとなる期間PWではスイッ
チ回路(ハ)が図の状態に信号woがローレベルである
期間PCではスイッチ回路−は図の状態とは逆の状態に
それぞれ切り換えられるようKされている。
また、囲路−がらの書き込みアドレス及び書き込みタイ
Zング信号RWPはスイッチ−路−及び−な介してRA
M 6υ−一の制御端子に供給される。また、スイッチ
回路−を通じた回路(財)からの誤まり検出が出された
データ8Dは、スイッチ回路−を通じて3個のRAM5
υ輪儲の入力端子にそれぞれ供給されるようになされて
いる。そして、RAM6])ftaiilから絖み出さ
れたデータがスイッチ囲路■を介し−〔奇数データの誤
まり訂正−絡端の入力端に供給されている。この奇数デ
ータの誤まり訂正回路−の出力信号はスイッチ回路−の
他方の入力端に供給され【いる。
Zング信号RWPはスイッチ−路−及び−な介してRA
M 6υ−一の制御端子に供給される。また、スイッチ
回路−を通じた回路(財)からの誤まり検出が出された
データ8Dは、スイッチ回路−を通じて3個のRAM5
υ輪儲の入力端子にそれぞれ供給されるようになされて
いる。そして、RAM6])ftaiilから絖み出さ
れたデータがスイッチ囲路■を介し−〔奇数データの誤
まり訂正−絡端の入力端に供給されている。この奇数デ
ータの誤まり訂正回路−の出力信号はスイッチ回路−の
他方の入力端に供給され【いる。
そし【スイッチ回路@64@がコント買−ル信号発生回
路Ql)からの制御信号swwoによって第6図GK示
すよ5な順序でへ秒毎に3個のRAMl5116263
に対して順次切り換えられる。
路Ql)からの制御信号swwoによって第6図GK示
すよ5な順序でへ秒毎に3個のRAMl5116263
に対して順次切り換えられる。
この場合、信号swwoによる3個のRAM6υ關輪−
の切り換えタイミングは、信号WOのハイレベルである
期間PWのほぼ中央の時点となっている。
の切り換えタイミングは、信号WOのハイレベルである
期間PWのほぼ中央の時点となっている。
また、;ントp−ル信号発生回路a1)から奇数データ
についての訂正の峰−ドを制御するための信号coが得
られ、これがスイッチ回路−の他方の入力端に供給され
、スイッチ回路−を介して3個のRAM5υ5253の
制御端子に供給される。そし【、スイッチ回路冊は信号
WO)Cよってスイッチ回路−と同期して切り換えられ
る。
についての訂正の峰−ドを制御するための信号coが得
られ、これがスイッチ回路−の他方の入力端に供給され
、スイッチ回路−を介して3個のRAM5υ5253の
制御端子に供給される。そし【、スイッチ回路冊は信号
WO)Cよってスイッチ回路−と同期して切り換えられ
る。
したがって、信号WOがハイレベルである期間PWは、
3個のRAM 6υ〜情は書き込み峰−ドとなるが、こ
の期間PWは、切換信号”5WWOKよってスイッチ回
路61輛及び卵がそれぞれRAM5υ、 RAJtJ。
3個のRAM 6υ〜情は書き込み峰−ドとなるが、こ
の期間PWは、切換信号”5WWOKよってスイッチ回
路61輛及び卵がそれぞれRAM5υ、 RAJtJ。
各期間TA * ”B p ”C’)始めの100秒の
期間Poハ、期間Pwの後半の期間(ヘッドのテープ(
2)上の走査期間の後手に相当)であって、この期間P
oにおいては、第6図C及びJから4h明らかなように
、内生ヘッド出力は奇数データ(10) ? (2◇)
、 ($0)・・・・・・が得られる。したかつ【、
この期間POにおいて、各RAM61)6a63に奇1
[f−p o5)cz心> (5a)−−−−−カ、回
路<44)からの書き込みアドレス及びタイインダ佃号
RWPによって所定のアドレスに書き込まれる。
期間Poハ、期間Pwの後半の期間(ヘッドのテープ(
2)上の走査期間の後手に相当)であって、この期間P
oにおいては、第6図C及びJから4h明らかなように
、内生ヘッド出力は奇数データ(10) ? (2◇)
、 ($0)・・・・・・が得られる。したかつ【、
この期間POにおいて、各RAM61)6a63に奇1
[f−p o5)cz心> (5a)−−−−−カ、回
路<44)からの書き込みアドレス及びタイインダ佃号
RWPによって所定のアドレスに書き込まれる。
一方、各期間Tle ”l p ”C’) Hわりの山
砂の期間PEは、期間PWの前半の期間(ヘッドのテー
プ(2)上の走査期間の前半に相当)であって、この期
間PgKはlK6図C及びJからも明らかなよ5に再生
ヘッド出力としては偶数データ(IE) 、 (RK)
。
砂の期間PEは、期間PWの前半の期間(ヘッドのテー
プ(2)上の走査期間の前半に相当)であって、この期
間PgKはlK6図C及びJからも明らかなよ5に再生
ヘッド出力としては偶数データ(IE) 、 (RK)
。
(3E)・・・・・・が得られる。したがって、この期
間PmKおい【、各RAM61脅關に偶数データ(IE
) s (2”) )(3E)・・−・・炉回路−から
の信号RWP K IIIJ m1llされて書き込ま
れる。
間PmKおい【、各RAM61脅關に偶数データ(IE
) s (2”) )(3E)・・−・・炉回路−から
の信号RWP K IIIJ m1llされて書き込ま
れる。
信号WOがm−レベルである各期間Tム* ”l を丁
Cの中央の山砂の期間Pcにおいては、スイッチ關wI
−及び(ハ)は図の状態とは逆の状態に切り換えられる
ため、訂正回路−からの訂正されたデータが各RAM
5υ6263に書會込まれる状11になる。つまり奇数
データの訂正モードとなる。なおコントロール信号発生
回路(11Jからはこの奇数データの訂正−絡端にその
制御信号OCが供給されている。この信号OCは信号W
Oとは逆Ii性の信号であって、そのハイレベルの期間
(これは期間PCである)に訂正回路(46]が動作可
能状態となるようにされる。
Cの中央の山砂の期間Pcにおいては、スイッチ關wI
−及び(ハ)は図の状態とは逆の状態に切り換えられる
ため、訂正回路−からの訂正されたデータが各RAM
5υ6263に書會込まれる状11になる。つまり奇数
データの訂正モードとなる。なおコントロール信号発生
回路(11Jからはこの奇数データの訂正−絡端にその
制御信号OCが供給されている。この信号OCは信号W
Oとは逆Ii性の信号であって、そのハイレベルの期間
(これは期間PCである)に訂正回路(46]が動作可
能状態となるようにされる。
したかつて、信号5WWOKよってスイッチ回路61―
(ト)が切り換えられて、各fLAM61)53−がそ
れぞれ選択されている期間Tムe ”l e ”Cのう
ちの期間PCにおいて、制御信号cg6cより【、各R
AJt9−一から読み出された奇数データが訂正回路−
でパリティOP、OQが用いられて、−り検出のなされ
たデータに対する訂正がなされ、その訂正後のデータが
スイッチ回路−及び−を介して元のRAMll6湯椋に
戻される。
(ト)が切り換えられて、各fLAM61)53−がそ
れぞれ選択されている期間Tムe ”l e ”Cのう
ちの期間PCにおいて、制御信号cg6cより【、各R
AJt9−一から読み出された奇数データが訂正回路−
でパリティOP、OQが用いられて、−り検出のなされ
たデータに対する訂正がなされ、その訂正後のデータが
スイッチ回路−及び−を介して元のRAMll6湯椋に
戻される。
そして次に各期間Tム* ”l * ”Cの終りのホ妙
の期間に書き込まれた偶数番目のデータに対する誤り訂
正と全データに対する糾り訂正が次のよ5にしてなされ
る。
の期間に書き込まれた偶数番目のデータに対する誤り訂
正と全データに対する糾り訂正が次のよ5にしてなされ
る。
すなわち、そのための制御ll儂号信号Aがコントロー
ル信号発生回路Iからスイッチ回路−を通じて3個のR
AM5111…の制御端子に供給される。また3個のR
AM611Huからの出力データがスイッチ−路r57
)を通じて偶数データの訂正団路罰に供給されるととも
に単位区間分食データの訂正回路−に供給される。そし
てこの偶数データの訂正囲路一つの出力と全データの訂
正器w1(41Sの出力信号がスイッチ回路@によって
切り換えられ、その出力がスイッチ回路−を通じて3個
のuAM61)6361の入力端に供給される。そして
、スイッチ回ll6f9571及び(至)がツント■−
ル信号発生回路稙υからの切や換え(14#8WgA
Kよって第6図HK示すような順序で3個のRAM5υ
6a61に対して切り換えられる。
ル信号発生回路Iからスイッチ回路−を通じて3個のR
AM5111…の制御端子に供給される。また3個のR
AM611Huからの出力データがスイッチ−路r57
)を通じて偶数データの訂正団路罰に供給されるととも
に単位区間分食データの訂正回路−に供給される。そし
てこの偶数データの訂正囲路一つの出力と全データの訂
正器w1(41Sの出力信号がスイッチ回路@によって
切り換えられ、その出力がスイッチ回路−を通じて3個
のuAM61)6361の入力端に供給される。そして
、スイッチ回ll6f9571及び(至)がツント■−
ル信号発生回路稙υからの切や換え(14#8WgA
Kよって第6図HK示すような順序で3個のRAM5υ
6a61に対して切り換えられる。
また、偶数データの訂正回路儲ηにはコントロール信号
発生回路Ql)からその制御信号EC(第6図K)が供
給されて、そのハイレベルである期間、この訂正回路的
が動作するよ5にされる。また訂正回路−にはこの信号
ECK対して逆他性の信号ACが供給され、やはりその
ハイレベルである期間、この訂正囲路−が動作可能状態
となるようKされている。この信号gCは期間Tム、T
鳳、 TCf)前半においてハイレベル、後半において
−−レベルとなるような信号である。したがって訂正−
絡端ηは期間Tl= TB + ”Cの前半の1秒の期
間において20 動作可能状態となり、一方訂正回路鵠は期間Tl。
発生回路Ql)からその制御信号EC(第6図K)が供
給されて、そのハイレベルである期間、この訂正回路的
が動作するよ5にされる。また訂正回路−にはこの信号
ECK対して逆他性の信号ACが供給され、やはりその
ハイレベルである期間、この訂正囲路−が動作可能状態
となるようKされている。この信号gCは期間Tム、T
鳳、 TCf)前半においてハイレベル、後半において
−−レベルとなるような信号である。したがって訂正−
絡端ηは期間Tl= TB + ”Cの前半の1秒の期
間において20 動作可能状態となり、一方訂正回路鵠は期間Tl。
Tl 、 TCf)後半の山砂の期間動作可能状部とな
る。
る。
スイッチ回路−は信号ECと同相の信号によって切り換
えられ、そのハイレベルである期間は図の状臓に、ロー
レベルである期間は図の状態とは逆の状11iK切り換
えられる。
えられ、そのハイレベルである期間は図の状臓に、ロー
レベルである期間は図の状態とは逆の状11iK切り換
えられる。
したがって、第6図から明らかなように、信号5WEA
によってRAM51が選択される期間TIにおいては、
この期間Tiの前半の期間において、回路qυからの制
御信号CEムによつCRAM6υから詭み出された偶数
データがスイッチ回路67)を通じて4AIIlデータ
の訂正回路(471及び全データの訂正回路−に供給さ
れている。そしてこの前半の期間においては偶数データ
の訂正回路ばつが動作可II@秋論となることから、偶
数データに対−rるパリティEP及びEQが用いられて
その偶数データに対する−り訂正がなされ、訂正のなさ
れたデータがスイッチ−路−及び−を通じてRAM 5
υQ61の元の所定のアドレスに書き込まれる。そして
この期間Tg f) Wk半になると全データの訂正回
路−が動作可能状態となることから、パリティP、Qが
用いられ【単位期間分相当の全データに対するデータ誤
りの訂正がなされる。そして、その誤り訂正がなされた
データがスイッチ回路−及び−を通じてRA)Jlt3
)の所定のアドレスに書き込まれる。
によってRAM51が選択される期間TIにおいては、
この期間Tiの前半の期間において、回路qυからの制
御信号CEムによつCRAM6υから詭み出された偶数
データがスイッチ回路67)を通じて4AIIlデータ
の訂正回路(471及び全データの訂正回路−に供給さ
れている。そしてこの前半の期間においては偶数データ
の訂正回路ばつが動作可II@秋論となることから、偶
数データに対−rるパリティEP及びEQが用いられて
その偶数データに対する−り訂正がなされ、訂正のなさ
れたデータがスイッチ−路−及び−を通じてRAM 5
υQ61の元の所定のアドレスに書き込まれる。そして
この期間Tg f) Wk半になると全データの訂正回
路−が動作可能状態となることから、パリティP、Qが
用いられ【単位期間分相当の全データに対するデータ誤
りの訂正がなされる。そして、その誤り訂正がなされた
データがスイッチ回路−及び−を通じてRA)Jlt3
)の所定のアドレスに書き込まれる。
同様にして、期間TCにおいてはRAM輪に%き込まれ
ているデータのうちの偶数データにつ−・て、パリティ
EP及びEQを用いた訂正がなされるとと4、 K /
(リテイP、Qを用いたその全データの訂正が。
ているデータのうちの偶数データにつ−・て、パリティ
EP及びEQを用いた訂正がなされるとと4、 K /
(リテイP、Qを用いたその全データの訂正が。
それぞれ−路@η及び−におい【なされてRAMIIの
元のアドレスに書き込まれる。さらに期間TAKおイ”
Ckt RAM(vlc書き込まれていたデータの偶数
データに対するパリティBP及びgQKよる訂正及び倉
データに対するパリティP%QKよる訂正がそれぞれ回
路−力及びwIにおいてなされて、その訂正がなされた
データがRAM−に書き込まれている。
元のアドレスに書き込まれる。さらに期間TAKおイ”
Ckt RAM(vlc書き込まれていたデータの偶数
データに対するパリティBP及びgQKよる訂正及び倉
データに対するパリティP%QKよる訂正がそれぞれ回
路−力及びwIにおいてなされて、その訂正がなされた
データがRAM−に書き込まれている。
以上のことから期間”A * ”l e ”Cにおいて
RAM6t…にそれぞれ書き込まれたデータは、′それ
ぞれその書き込み期間の後謁秒の時間が軽過した後は、
RAM5υ−H1lK書き込まれているデータは−り訂
正能力の範囲内で訂正可能なデータが全て訂正された状
態のPCMデータが書き込まれていることになる。
RAM6t…にそれぞれ書き込まれたデータは、′それ
ぞれその書き込み期間の後謁秒の時間が軽過した後は、
RAM5υ−H1lK書き込まれているデータは−り訂
正能力の範囲内で訂正可能なデータが全て訂正された状
態のPCMデータが書き込まれていることになる。
こ5して書き込み及び訂正のなされたデータは、それぞ
れ書き込み終了から1秒経過した後のへ秒の期間におい
てそれぞれ読み出される。すなわちコントロール信号発
生回路aυから絖み出し制御信号RRがスイッチ回路−
を通じてRAM参16461の制御端子に供給される。
れ書き込み終了から1秒経過した後のへ秒の期間におい
てそれぞれ読み出される。すなわちコントロール信号発
生回路aυから絖み出し制御信号RRがスイッチ回路−
を通じてRAM参16461の制御端子に供給される。
またRAJt!1(ロ)−の出方信号はスイッチ回路−
VAじて修整wA路−に供給される。そしてこれらスイ
ッチ回路−及び藝υはコントロール信号発生回路aυが
らの切換信号SWRKよって第6図IK示すような順序
で3個のRAM 6c対して切り換えられる。すなわち
、期間TムでRAJIに書き込まれた偶数データ及び奇
数データは期間TCにおいて軌み出され、また期間Tm
においてRAM(至)に書き込まれたデータは期間TA
において読み出され、期間TCにおいCRAM−に書幹
込まれたデータは期間TBにおいて読み出されるよ5に
なる。この場合、それぞれ単位区関分のデータの偶数番
目と奇数番目が交互にアドレス#&場によって絖み出さ
れて元の時系列とされたその単位時間分のデータが0秒
の元の時間軸に伸張されて菖・図LK示すように読み出
されるものである。こうして絖み出された信号はスイッ
チ回路&υを通じて修!1回路−に供給され、訂正しき
れなかったデータに対して−り修整ρ1なされる。誤り
修整回路−”) 出力kt D/A :=rノパータ關
に供給される。D/AコンバータIIにおいてアナ費ダ
信号に戻されたPCM信号の各サンプルは、スイッチ回
路−が記録時の信号SWと同じ周波数の信号(44,1
kHz )によって切り換えられることにより、アンプ
(65L)を通じて左チャンネルのオーディオ信号8L
が、アンプ(85R)を通じて右チャンネルのオーディ
オ(ivslかそれぞれ出力端子(6@L)及び(66
R) K取り出されるものである。
VAじて修整wA路−に供給される。そしてこれらスイ
ッチ回路−及び藝υはコントロール信号発生回路aυが
らの切換信号SWRKよって第6図IK示すような順序
で3個のRAM 6c対して切り換えられる。すなわち
、期間TムでRAJIに書き込まれた偶数データ及び奇
数データは期間TCにおいて軌み出され、また期間Tm
においてRAM(至)に書き込まれたデータは期間TA
において読み出され、期間TCにおいCRAM−に書幹
込まれたデータは期間TBにおいて読み出されるよ5に
なる。この場合、それぞれ単位区関分のデータの偶数番
目と奇数番目が交互にアドレス#&場によって絖み出さ
れて元の時系列とされたその単位時間分のデータが0秒
の元の時間軸に伸張されて菖・図LK示すように読み出
されるものである。こうして絖み出された信号はスイッ
チ回路&υを通じて修!1回路−に供給され、訂正しき
れなかったデータに対して−り修整ρ1なされる。誤り
修整回路−”) 出力kt D/A :=rノパータ關
に供給される。D/AコンバータIIにおいてアナ費ダ
信号に戻されたPCM信号の各サンプルは、スイッチ回
路−が記録時の信号SWと同じ周波数の信号(44,1
kHz )によって切り換えられることにより、アンプ
(65L)を通じて左チャンネルのオーディオ信号8L
が、アンプ(85R)を通じて右チャンネルのオーディ
オ(ivslかそれぞれ出力端子(6@L)及び(66
R) K取り出されるものである。
以上述べたようなこの発明装置によればlトラック分相
当の単位時間分のオーディオデータは、偶数書目のデー
タと奇数番目のデータに分けられ2本のトラックにまた
がって記録されるようになる。したがってPCM信号の
単位時間分のデータが2トラック分にIってばらまかれ
ることになる。そして、この発明によれば、1トラック
分のデータが欠落し″C再生時得られなくなった場合で
も、その前後のトラックが再生され【いればその欠番し
た1セグメント分のデータの偶数11)1あるいは奇数
番目のどちらかのデータは必ず前後のトラックに記録さ
れ一11aつ【いることから、データが情報的にはiと
なっているものの全て欠落してしま5ようなことがなく
なる。したがって例えば−り修贅回路−において、この
TK欠路したデータを用いてその閣のデータを補間する
、すなわち偶数番目あるいは奇数1ji目のデータを用
いて平均値袖閲法などによって奇数番目あるいは偶数番
Hのデータワードな補間するようKすることができるの
で、イg号処堀した後の再生データとして非常Km/N
のよいデータが得られる。しかもそのための構成も非常
に簡単にできるという効果がある。
当の単位時間分のオーディオデータは、偶数書目のデー
タと奇数番目のデータに分けられ2本のトラックにまた
がって記録されるようになる。したがってPCM信号の
単位時間分のデータが2トラック分にIってばらまかれ
ることになる。そして、この発明によれば、1トラック
分のデータが欠落し″C再生時得られなくなった場合で
も、その前後のトラックが再生され【いればその欠番し
た1セグメント分のデータの偶数11)1あるいは奇数
番目のどちらかのデータは必ず前後のトラックに記録さ
れ一11aつ【いることから、データが情報的にはiと
なっているものの全て欠落してしま5ようなことがなく
なる。したがって例えば−り修贅回路−において、この
TK欠路したデータを用いてその閣のデータを補間する
、すなわち偶数番目あるいは奇数1ji目のデータを用
いて平均値袖閲法などによって奇数番目あるいは偶数番
Hのデータワードな補間するようKすることができるの
で、イg号処堀した後の再生データとして非常Km/N
のよいデータが得られる。しかもそのための構成も非常
に簡単にできるという効果がある。
また、すでに記録済みの部分に絖いて、その記録済みの
部分から連続して配録V始めたとき、そのつなぎ目にお
いては新1日両データの偶数番編あるいは奇数番目のデ
ータのみが残っていることになり、つなぎ目の信号処理
も前述の誤り修整と同様な手法によって補間処理などを
行うことができ、その信号のつなぎ目をスムーズにつな
げることができる勢、高度の効果的な方式が実現できる
可能性があるという利点もある。
部分から連続して配録V始めたとき、そのつなぎ目にお
いては新1日両データの偶数番編あるいは奇数番目のデ
ータのみが残っていることになり、つなぎ目の信号処理
も前述の誤り修整と同様な手法によって補間処理などを
行うことができ、その信号のつなぎ目をスムーズにつな
げることができる勢、高度の効果的な方式が実現できる
可能性があるという利点もある。
さらに、この発明においCは1トラツタ分の前半には偶
数(奇数)データが記録され、後#PKは奇数(偶数)
データが記録されるようにし【あるのでインターリーブ
畏は従来の1で、それが2つに分かれることになる。し
かし第41EI及び第6図から明らかなように、エラー
訂正にかけられる時間が非常に長(取れ、偶数データあ
ゐいは奇数データおのおの毎、そし″′C金体のデータ
とで訂正の処理なすることかで館、訂正の能力を非常に
上げることができるという効果がある。
数(奇数)データが記録され、後#PKは奇数(偶数)
データが記録されるようにし【あるのでインターリーブ
畏は従来の1で、それが2つに分かれることになる。し
かし第41EI及び第6図から明らかなように、エラー
訂正にかけられる時間が非常に長(取れ、偶数データあ
ゐいは奇数データおのおの毎、そし″′C金体のデータ
とで訂正の処理なすることかで館、訂正の能力を非常に
上げることができるという効果がある。
また上述したように、案内ドラ五に対するテープの巻き
付は角を、回転ヘッドの数をNとしたと360゜ 館ヘッドの取り付は角間隔、すなわち1「よりも小さく
したことにより記録及び再生時、ヘッド(l^)及び(
IB)がテープ(2)K対接しない期間が存在し、その
期間を利用することによって、記録時は各チャンネルの
データに対するパリティ及びCRCコード等の冗長デー
タの付加が容易にで會、再生時は誤り訂正ができるので
、従来のようにテープの巻き付は角をヘッド取り付は角
間隔に勢しく選定する場合のように、記録時の冗長デー
タの付加及び再生時のart訂正用の時間的余裕を作る
べく複雑な信号処理をしたり、多量の遅延用バッファを
用いたりする必要はないという効果がある。
付は角を、回転ヘッドの数をNとしたと360゜ 館ヘッドの取り付は角間隔、すなわち1「よりも小さく
したことにより記録及び再生時、ヘッド(l^)及び(
IB)がテープ(2)K対接しない期間が存在し、その
期間を利用することによって、記録時は各チャンネルの
データに対するパリティ及びCRCコード等の冗長デー
タの付加が容易にで會、再生時は誤り訂正ができるので
、従来のようにテープの巻き付は角をヘッド取り付は角
間隔に勢しく選定する場合のように、記録時の冗長デー
タの付加及び再生時のart訂正用の時間的余裕を作る
べく複雑な信号処理をしたり、多量の遅延用バッファを
用いたりする必要はないという効果がある。
もつともこの発明によれば、誤り訂正は全データに対す
る訂正、偶数データに対する訂正、奇数データに対する
訂正と訂正時間を非常に長く堆ることかできる。これは
取りも直さず、このようなヘッド取り付は角間隔に対し
てテープ巻き付は角を小さくした場合に限らず、ヘッド
類り付は角間隔とテープ巻き付は角間隔を同様にした場
合においても訂正時間として余裕のある訂正時間が得ら
れるものである。
る訂正、偶数データに対する訂正、奇数データに対する
訂正と訂正時間を非常に長く堆ることかできる。これは
取りも直さず、このようなヘッド取り付は角間隔に対し
てテープ巻き付は角を小さくした場合に限らず、ヘッド
類り付は角間隔とテープ巻き付は角間隔を同様にした場
合においても訂正時間として余裕のある訂正時間が得ら
れるものである。
第1図はこの発明に用いる回転ヘッド鋏曹の一例を説明
するための図、II2図はその記録トフックパターンを
示す園、第3WAはこの発明装置の一例の系統図、第4
図はその説明のためのタイZンダチャートを示す図、第
5図は再生系の一例の系統図、第6図はその説明のため
のタイずングチャートを示す図である。 (IA)及び(IB)は回転ヘッド、(2)は磁気テー
プ、(3)は案内ドラム、C1υ(至)(至)はRAM
、(ロ)(至)(至)はパリティあるいはCRC付加
回路である。
するための図、II2図はその記録トフックパターンを
示す園、第3WAはこの発明装置の一例の系統図、第4
図はその説明のためのタイZンダチャートを示す図、第
5図は再生系の一例の系統図、第6図はその説明のため
のタイずングチャートを示す図である。 (IA)及び(IB)は回転ヘッド、(2)は磁気テー
プ、(3)は案内ドラム、C1υ(至)(至)はRAM
、(ロ)(至)(至)はパリティあるいはCRC付加
回路である。
Claims (1)
- 【特許請求の範囲】 回転ヘッドによって記録媒体上に斜めのトラックを形成
してPCMデータを記録する装置であり【、上記PCM
データの単位時間分毎に上記データが偶数番目のものと
奇数番目のものに分けられ、上記偶数番目のデータ及び
上記奇数番目のデータのそれぞれに冗長データが付加さ
れると共に、この冗長データが付加された上記偶数番目
及び奇数番目のデータが隣り合う別のトラックに記録さ
れ、且つ、同一のトラックの前半のデータと後半のデー
タとは異なる上記単位時間分のデータであるようにされ
たPCMデータの記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6991582A JPS58188314A (ja) | 1982-04-26 | 1982-04-26 | Pcmデータの記録装置及び再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6991582A JPS58188314A (ja) | 1982-04-26 | 1982-04-26 | Pcmデータの記録装置及び再生装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9338189A Division JPH01311475A (ja) | 1989-04-13 | 1989-04-13 | Pcmデータの記録装置及び再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58188314A true JPS58188314A (ja) | 1983-11-02 |
JPH0554192B2 JPH0554192B2 (ja) | 1993-08-11 |
Family
ID=13416458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6991582A Granted JPS58188314A (ja) | 1982-04-26 | 1982-04-26 | Pcmデータの記録装置及び再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58188314A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59213008A (ja) * | 1983-05-16 | 1984-12-01 | Mitsubishi Electric Corp | Pcm記録及び再生装置 |
JPS615475A (ja) * | 1984-06-08 | 1986-01-11 | Sony Corp | デジタルビデオ信号の記録方式 |
JPS6177107A (ja) * | 1984-09-21 | 1986-04-19 | Sony Corp | 映像信号記録方式 |
JPS6253522A (ja) * | 1985-09-03 | 1987-03-09 | Sony Corp | Pcm信号の記録再生方法 |
JPS6326868A (ja) * | 1986-07-21 | 1988-02-04 | Hitachi Ltd | 磁気記録再生方式における符号誤り訂正方式 |
US4758907A (en) * | 1985-04-10 | 1988-07-19 | Hitachi, Ltd. | Method and apparatus for recording and/or reproducing PCM signals |
JPS6444141A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Clock protection circuit |
JPH0242687A (ja) * | 1989-03-27 | 1990-02-13 | Mitsubishi Electric Corp | 回転ヘッド形磁気記録・再生方法及び装置 |
US4903148A (en) * | 1986-04-02 | 1990-02-20 | Matsushita Electric Industrial Co., Ltd. | Digital signal editing apparatus |
US4905100A (en) * | 1984-02-21 | 1990-02-27 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recorder/reproducer |
US5237461A (en) * | 1987-06-03 | 1993-08-17 | Robert Bosch Gmbh | Method and apparatus for reproducing video data stored on a magnetic tape in a manner facilitating search and slow-motion operation |
JPH05234259A (ja) * | 1992-07-27 | 1993-09-10 | Mitsubishi Electric Corp | 回転ヘッド形磁気記録・再生装置と、これらに用いる信号処理回路、及び磁気テープ |
-
1982
- 1982-04-26 JP JP6991582A patent/JPS58188314A/ja active Granted
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59213008A (ja) * | 1983-05-16 | 1984-12-01 | Mitsubishi Electric Corp | Pcm記録及び再生装置 |
US4905100A (en) * | 1984-02-21 | 1990-02-27 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recorder/reproducer |
US5461630A (en) * | 1984-02-21 | 1995-10-24 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recorder/reproducer |
US5353290A (en) * | 1984-02-21 | 1994-10-04 | Mitsubishi Denki Kabushiki Kaisha | Magnetic recorder/reproducer |
JPS615475A (ja) * | 1984-06-08 | 1986-01-11 | Sony Corp | デジタルビデオ信号の記録方式 |
JPS6177107A (ja) * | 1984-09-21 | 1986-04-19 | Sony Corp | 映像信号記録方式 |
US4758907A (en) * | 1985-04-10 | 1988-07-19 | Hitachi, Ltd. | Method and apparatus for recording and/or reproducing PCM signals |
JPS6253522A (ja) * | 1985-09-03 | 1987-03-09 | Sony Corp | Pcm信号の記録再生方法 |
US4903148A (en) * | 1986-04-02 | 1990-02-20 | Matsushita Electric Industrial Co., Ltd. | Digital signal editing apparatus |
JPS6326868A (ja) * | 1986-07-21 | 1988-02-04 | Hitachi Ltd | 磁気記録再生方式における符号誤り訂正方式 |
US5237461A (en) * | 1987-06-03 | 1993-08-17 | Robert Bosch Gmbh | Method and apparatus for reproducing video data stored on a magnetic tape in a manner facilitating search and slow-motion operation |
JPS6444141A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Clock protection circuit |
JPH0519785B2 (ja) * | 1989-03-27 | 1993-03-17 | Mitsubishi Electric Corp | |
JPH0242687A (ja) * | 1989-03-27 | 1990-02-13 | Mitsubishi Electric Corp | 回転ヘッド形磁気記録・再生方法及び装置 |
JPH05234259A (ja) * | 1992-07-27 | 1993-09-10 | Mitsubishi Electric Corp | 回転ヘッド形磁気記録・再生装置と、これらに用いる信号処理回路、及び磁気テープ |
JPH0785338B2 (ja) * | 1992-07-27 | 1995-09-13 | 三菱電機株式会社 | 回転ヘッド形磁気記録装置及びこれに用いる信号処理回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0554192B2 (ja) | 1993-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0092403B1 (en) | Methods of and apparatus for recording and reproducing analog signals | |
US4758902A (en) | PCM signal recording and reproducing apparatus including simultaneous error detection/correction | |
JP2776005B2 (ja) | ディジタル信号記録再生装置 | |
JPH0152813B2 (ja) | ||
JPS58188314A (ja) | Pcmデータの記録装置及び再生装置 | |
US4544958A (en) | High-speed recording and reproducing of signals | |
EP0115200A1 (en) | Methods and apparatus for recording an information signal on a magnetic medium | |
JPH0554191B2 (ja) | ||
JPH0572002B2 (ja) | ||
CA1190641A (en) | Method for editing of pcm signal and apparatus thereof | |
JPS59117713A (ja) | デイジタルオ−デイオ信号の伝送装置 | |
JPS60173774A (ja) | Pcmデ−タの記録装置 | |
JPS58143404A (ja) | Vtr | |
JPH0583983B2 (ja) | ||
JPH0697543B2 (ja) | Pcmデ−タの記録装置 | |
JPH01311475A (ja) | Pcmデータの記録装置及び再生装置 | |
JPH0551989B2 (ja) | ||
JPH0551983B2 (ja) | ||
JPH043714B2 (ja) | ||
JPS60191471A (ja) | Pcm信号の倍速再生方法 | |
JPS62150559A (ja) | Pcm信号記録再生装置及び再生装置 | |
JPH0583984B2 (ja) | ||
JPH0377562B2 (ja) | ||
JPS6172484A (ja) | ディジタル信号の再生装置 | |
JPH01312795A (ja) | 磁気記録再生装置 |