JPS58188314A

JPS58188314A - Ｐｃｍデータの記録装置及び再生装置

Info

Publication number: JPS58188314A
Application number: JP6991582A
Authority: JP
Inventors: Shinichi Fukuda; 伸一福田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-04-26
Filing date: 1982-04-26
Publication date: 1983-11-02
Also published as: JPH0554192B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】情報信号、例えばオーディオ信号を記録再生する場合、
このオーディオ信号をＰＣＭ化すれば高品位の記録再生
ができる。

情報信号をＰＣＭ化して磁気テープに記録再生する方式
としては、固定ヘッド方式と１転ヘッド方式があるが、
ヘッドのテープに対する相対速度が速く、記録密度を容
易に上げられる点で回転ヘッド方式の方が有利である。

この回転ヘッド方式において、例えば、回転ヘッドを複
数個、例えば２個用いる場合には、通常は回転ヘッドを
ほぼ度＝１８０°の角間隔で取り付けると共に、磁気テ
ープを案内ドフ五に対して同じ角範囲＜　１８０’）に
巻き付け、２個の回転ヘッドによって交互にそれぞれ１
本づつのトラックを形成してＰＣＭデータを記録するよ
うにしている。

ところで、とのＰＣＭデータの記録にあたっては、従来
通常は各１トラック分として記録される単位時間分のデ
ータ（ｌセグメントのデータ）をそのままテープ上に１
トラック分として記録するようにしているため、その１
トラック分の再生データかドロップアウト等によっ【欠
落すると、この１トラック分相当の時間の間、データが
全く存在しない状態が生じ【しま５゜このようになっ【
４ｈ。

いわゆる誤り修整回路において、例えばその前の１トラ
ツタ分のデータを用いて補間するいわゆる前置ホールド
勢の１９修整手法により修整することはできるが、全く
欠落し【しまったデータを前のデータ郷で補間するよう
になるため、信号の劣化は免れないという欠点がある。

この発明は以上の点に鑑み、１トラック分のデータが再
生時に欠落したとしても、再生時、元の時系列のデータ
に戻したとき、データははぼ欠落することなく連続的に
得られるようにして、バーストエラーに対する強化を図
ると共に誤り修整として高度手法を容易に用いることが
でき、修ＩＩ優においては信号の劣化も殆んど目立たな
いようＫすることができるようにしたものを提供しよう
とするものである。

以下、この発明の一例をオーディオ信号をＰＣＭ化し【
記録する場合を例にとって図Ｖ＃照しながら説明しよう
。

ところで、回転ヘッド装置によってＰＣＭ信号を記録す
る時、回転ヘッド装置が従来の通常の場合のように、例
えば−転ヘッドが２個でその角間隔が１８０°であり、
テープの案内ドラムに対する４Ｉキ付は角も同じ１８０
であるようなものである場合、２１１１のヘッドがテー
プ上を交互に連続的に走査して時間的に間隙なく連続的
にトラックが形成されるようになるため、オーディオＰ
ＣＭ（ｌ−ＩＫ−り訂正用のパリティ等の冗長データを
付加するための時間的余裕がそのままではなくなってし
ま５゜このため、信号遅凰用のバッファメモリを多量に
用いる勢をしなければならず、また、信号処理が複雑に
なり易いという欠ムがある。

そこで、この例では特にこの回転ヘッド方式の記録再生
装置として上記のような欠点を生じないよ５に考廟、し
た新規な装置を用いるようにしている。

＃Ｌ１図はこの新規な装置に用いる回転ヘッド装置の一
例で、これは回転磁気ヘッドが２個の場合である。この
場合、この２＠の回転ヘッド（ＩＡ）及び（ＩＢ）は３
６０’、＝１８０°の角間隔を保つ【配置される。

一方、磁気テープ（２）がテープ案内ドラム（３）の周
面に泪って、その１８０’角範囲よりも小さい例えば９
０°の角範囲区間に巻き付けられるようにされる。

そして、回転ヘッド（ＩＡ）及び（ＩＢ）が１秒間に３
０回転の割合で図中矢印（ＩｓＨ）で示す方向に回転さ
れると共に、テープ（２）が矢印（５Ｔ）で示す方向に
所定の速度で走行されて、回転ヘッド（ＩＡ）及び（Ｉ
Ｂ）によりその一回転区間において、磁気テープ（２）
上に第２図に示すようなそれぞれ斜めの１本づつの磁気
トラック（４Ａ）及び（４Ｂ）が交互に形成されて信号
が記録されるよ５にされる。この場合、ヘッド（ＩＡ）
及び（ＩＢ）のキャップの幅方向は、その走査方向に山
交する方向に対して互いに異なる方向となるようにされ
る。つまりいわゆるアジマス角が異なるようにされてい
る。

以上の一転ヘッド装置によれば、２個の一転へツ、ド（
ＩＡ）及び（ＩＢ）が磁気テープ（２）Ｋ対して共に対
接しない期間（これはこの例では９ｆの角範囲分の期間
である。）が生じ、この期間を利用し【ＰＣＭデータに
対するノ（リテイ勢の冗長データの付加処理をすれば記
録ｉｔにおける）（ツファ回路の減少が図れると共に構
成の簡略化が図れるものである。

次に、この回転ヘッド装置を用いたこの発Ｗ！ｉ４によ
る記録装置及びその再生装置の一実施例を説明しよう。

第３図はその一例の記録系である。

第３図の例はオーディオ信号を、右チャンネルと左チャ
ンネルの２チャンネル信号として記録する場合の例であ
る。

この場合、回転磁気ヘッド（ＩＡ）及び（ＩＢ）は前述
のよう４ｃ　３０Ｈｚで回転されるのであるが、その同
転位相は次のように制御されている。

すなわち、コントロール信号発生回路儀鳴において、マ
スタークロツタ発生回路（９）からのマスタークロック
信号に基づいて形成されて得られる３０Ｈ１の基準信号
ＣＴが位相比較回路（８）Ｋ供給される。また、回転ヘ
ッド（ＩＡ）及び（ＩＢ）のｌ回転につき１個のパルス
を発生するパルス発生器（６）からの信号ＰＧがこの位
相比較回路（８）に供給され、これより信号ＣＴと信号
ＰＧどの位相誤差に応じた電圧か回転ヘッド駆１用ドラ
ムモータ（７）Ｋ供給されて、信号ＣＴの位相と１転ヘ
ツド（ＩＡ）及び＜　ＩＢ）のＷ７Ａ＠位相とが所定の
関係となるように制御される。

コントロール信号発生回路Ｑｌは、また、このｉスター
クロック信号に基づいて信号ＣＴｏ仙、後述のような各
種のコントロール信号を発生する。

したがって、その各種コント尊−ル信号の位相は信号Ｃ
Ｔの位相、すなわちヘッド（ＩＡ）及び（ＩＢ）の回転
位相に同期する。

左チャンネル及び右チャンネルのオーディオ信号ｓＬ及
びＳＲは入力端子０υ及びＱを通じてスイッチ回路Ｃ２
３ｉの一方及び他方の入力ｍＫ供給される。このスイッ
チ回路（ハ）はコン）ｏ−ルイ７１号発生回路（ＩＱか
らの、例えば４４．１ｋＨｚの切り換え信号５Ｗ（１４
図人）によってその一方及び他方の入力端に交互に切り
換えられる。したかって、このスイッチ回路（ハ）から
は第４図Ａ及びＢに示すようＫ、この切り換え信号ＳＷ
がハイレベルの期間には左チャンネルの信号が、信号Ｓ
Ｗが冒−レベルの期間には右チャンネルの信号が、それ
ぞれ取り出されるようにされ、これがＡ／Ｄコンバータ
（２）に供給される。

このＡ／Ｄコンバーターにおいては、１チヤンネル白た
りナンプリング周波数４４．１ｋＨｚですンプリングさ
れる。コントロール信号発生回路−からの信号ＳＰはと
のナンプリンダ信号であって、この信号８Ｐによって左
及び右チャンネルのオーディオ信号が夫々サンプリング
されると共にこのサンプリングされたデータが１サンプ
ル当たり例えばｌ＠ビットのＰＣＭ信号Ｓｏに変換され
る。第４図ＢはこのＡ／Ｄコンバータの出力信号Ｓ（、
を示し、”Ｏｔ　Ｌｌ　＊Ｌ２・・・・・・は左チャン
ネルのオーディオＰＣＭ信号の１データワードをそれぞ
れ示しており、Ｒ・＃　ａ１＊　Ｒ１・・・・・・は右
チャンネルのオーディオＰＣＭ信号の１データワードを
それぞれ示し【いる。

Ａ／Ｄコンバーターの出力信号Ｓｏはスイッチ回路（ハ
）を通じて３個のＲＡＪＩυ、儲、ＣＩＫ書き込まれる
が、後述するように３個のうち２個のＲＡＭは蒼き込み
状態とはなっておらず、この書き込み状態にない２個の
ＲＡＭにおい【は冗長データの付加あるいはその冗長デ
ータの付加されたデータの読み出しがなされるようにさ
れている。

コントロール信号発生−路ａ呻から３個のＲＡＪυ。

□□□、□□□の書き込みを制御するための制御信号Ｒ
Ｗがスイッチ回路に）を介して３個のＲＡＭＧ１１．Ｃ
（Ｌ＠の制御端子に供給されている。そして、スイッチ
回路四と（２）がコントロール信号発生回路−からの切
換信号ＳＷＷによって、ｗｃ４図ＰＫ示すような切換順
序えられる。つまり１秒周期で３個のＲＡＭ　９υ〜（
至）は０切り換えられる。

したがって、３個のＲＡＭ＠υ、ａａ、ｃａＫは℃秒期
間分の単位時間分のＰＣＭオーディオデータが順次第４
図Ｃ，Ｄ、Ｅに示すよ５に書鎗込まれることになる。す
なわち、ＲＡＭＣＩＩ）に単位時間分のデータ群〔１〕
が、ＲＡＭ　＠　Ｋ次の一位時間分のデータ群〔２〕が
、ＲＡＭ（至）Ｋ′８らＫその次の単位時間分のデータ
群〔３〕が、というよ５Ｋｔ、てへ秒の期間分のデータ
群が３個のＲＡＭ　＠υ（至）ＣＩＫｍ次書き込まれ番
。

ここで、６秒の期間内に含まれるｔノズル数は１４７０
個であり、これは第４図ＢＫ示すよ５に左チャンネルの
オーディオ１８号のワードＬ・〜Ｌマ軸の７３５ワード
と、右チャ／ネルのオーディオＩＩ−ＩＩのワードＲ・
〜Ｒマｓ４のｔＳＳワードとの会計１４７０ワードＥｌ
ｌ白する。この例ではこの１秒の期間分相当のデータを
単位期間分のデータとし、ＲＡＭ・Ｄ〜（至）はそれぞ
れ１４７０個分のワードを記憶できる容量とされ【いる
。

こうし【１秒毎の単位期間停缶に３個のＲＡＭＣＩＩＩ
。

ＯＯａ、（至）Ｋ書き込まれたデータはその全てのデータ
に対して誤り訂正用のパリティＰ、Ｑが付加されると共
に、それが奇数データと偶数データに分けられ、それぞ
れその奇数データ、偶数データに対してパｔＪ　？（Ｅ
ＰｊＬＴＪＥＱ、　Ａ９　ｆイＯＰ及びＯＱ、更ＥＩＫ
り検出用のＣＲＣコードが付加され、それぞれその付加
された奇数データ毎、及び偶数データ毎Ｋ。

時間軸圧縮されＣ４ｒＲＡＭより読み出しがなされる。

ここで、奇数データというのはとのム験の単位期間分の
複数データワードのうち左チャンネル及び右チャンネル
それぞれの奇数番目のデータワードであり、第４図Ｂに
示すように左チャンネルのデータワードＬｈ右チャンネ
ルのデータワードＩＬ１゜左チャンネルのデータワード
しｓ、右チャンネルのデータワードＲｓというよ５に？
フイッタスが１．３．５・・・・・・７３３である左右
チャ／ネルのワード対の合計７３４個のデータワードで
ある。一方、偶数データというのは、この単位期間分の
複数のデータワードのうち左チャンネル及び右チャンネ
ルそれぞれの偶数番目のデータワードであり、第４ｗＪ
ＢＫ示すように左及び右チャンネルのワードＬｏ　ｔ　
Ｒ＠、Ｌ！、Ｒ冨、・・−・・とい５よ５にすフィック
スが０．！、４．６・・・・・・７３４である左右チャ
ンネルのワード対の合計７３６個のデータワードである
。

各ＲＡＭに書き込まれたデータに対するパリティの付加
及び読み出しは次のようＫしてなされる。

すなわち、コントロール信号発生回路ａ〔より、単位期
間分食てのデータに対するパリティを発生させこれを付
加させるか、あるいはそのうちの奇数データのみに対す
るパリティを発生させそれをその奇数データに付加させ
るかを制御するための制御信号ＲＡＯが得られ、これが
スイッチ回路罰な通じて３個のＲＡＭ（ｌυ、＠、−の
制御端子に供給される。また、単位区間分のデータのう
ちの偶数データに対するパリティを発生させそれを付加
させるかと、３個のｌ’ＬＡＭｃ１υ〜（至）からのデ
ータの掃き出しをするかとを制御するための信号ＲＥＲ
が発生回路ａ１より得られ、これがスイッチ回路（２）
を通じて３個のＲＡＭ（Ｉｌｌ、国、（至）の制御端子
に供給される。一方これら３個のＲＡＭ（１υ、匈、＠
の出力データはスイッチ回路（２）を通じて単位期間分
食データに対するパリティの付加回路Ｃ３７）Ｋ供給さ
れると共に、単位期間分のデータのうちの奇数データに
対するパリティ及びＣＲＣコードの付加回路（至）に供
給され、またＳ＠のＲＡＭ　＠υ、□□□、關の出力デ
ータはスイッチ−路−を介して偶数データに対するパリ
ティ及びＣＲＣコードの付加回路ＣＩＫ供給される。そ
して付加−路Ｏｎ及び岐の出力データがスイッチ回路（
財）及び（ハ）な介して３個のＲＡＭ＠ｌ、Ｏａ、（至
）の入力端に供給されると共に、付加回路（至）の出力
データがスイッチ囲路（２）を介して３個のＲＡＭ＠υ
、ａ、＆１０入力端に供給されるそして、スイッチ回路（ハ）、（２）及び（至）がコン
トロール信号発生回路顛からの切換信号８ＷＰＯＫよっ
て第４図Ｇに示すよ５な順序で３個のＲＡＭ＠υ、Ｃ１
３，（至）に対する切り換えがなされ、また、スイッチ
−路＠ｌ（至）及び（至）がコントロール信号発生回路
（ＩＩからの切換信号８ＷＥＲＫよって第４１０Ｈに示
すような順序で３個のＲＡＭＣ５υ、□、Ｃ（ＩＫ対す
る切り換えがなされる。

この場合３個のＲＡＭ＠υ、ｅａ、ｔ１３はこれが書き
込み状態でない時は紋み出し可能状態とされ【おり、デ
ータは出力されている。

また、付加回路０′ｌ）の制御信号ＡＰ（第４図Ｉ）が
コントロール信号発生回路ｔＡ匈より得られ、これが付
加回路Ｇηに供給されてその／”１イレベルである山砂
の期間にこの付加囲路翰が動作状態となるようにされて
いる。また、この信号ＡＰと逆極性の信号ＯＰＣがコン
トロール信号発生−路ａ〔より得られ、この信号ＯＰＣ
が付加回路（至）に供給され、そのハイレベルである期
間すなわち信号ＡＰが６−レベルである市秒の期間、こ
の付加回路（至）が動作状態となるよ５にされる。さら
に信号ＡＰに対して９０°位相のずれた状態の信号ｇＰ
ｃ（第４１１Ｊ　）がコントロール信号発生關路舖より
得られ、これが付加回路＠に供給され、そのハイレベル
の期間この付加回路（至）が動作可能状態になる。

信号ＡＰは３個のＲＡＭ　＠υ、叱＠ｆ）＠り換えタイ
ｉングとその一周期分が丁度一致する信号となりており
、この信号ＡＰは、それぞれＲＡＭＨ，ＣＩＪ、＠山砂
の期間トレイルとなるようなものとなりている。

信号ＲＰＣは信号ＡＰＫ対しく　９Ｇ’位相が連れた央
部のＩ秒の期間ハイレベルとなり、会期間〒１゜信号で
ある。

そして、この信号ＥＰＣの位相は、位相サーがによって
制御されているヘッド（ＩＡ）及び（ＩＢ）の回転位相
に同期し、この信号ＥＰのハイレベルである期間にヘッ
ド（ＩＡ）及び（ＩＢ）のいずれかがテープ（２）上を
走査し、その−一レベルである期間においては、ヘッド
（１人）及び（ＩＢ）は共にテープ（２）に対接しない
ようになっている。

以上のことから、例えば期間ＴｌでＲＡＭ（３ｍ）Ｋ書
き込まれた単位期間分のデータは、期間Ｔｍ及びＴｓに
おいて、全データに対するパリティの発生付加及び絖み
出し、奇数及び偶数データそれぞれに対するパリティの
発生付加等及び絖み出しがなされる。

すなわち、期間ＴＩＫなると、切換信号５ＷＰＯＫよっ
てスイッチ回路＠＠（至）がＲＡＭ＠υを選択するよう
に切り換えられ、このＲＡＭ１υにおいて全デーＩに対
するパリティＰ、Ｑの発生付加及び奇数データに対する
パリティＯＰ、ＯＱの発生付加、ＣＲＣ薯−ドの発生付
加のモードとなるようにされる。すなわち、この期間Ｔ
８の前半において、信号ＡＰがハイレベルとなると付加
−路Ｇηが動作状態となり、ＲＡＭＧυの畢位期間分の
すべてのデータに対するパリティＰ及びＱが付加回路Ｃ
ｌ７）において発生せられ。

その全データに付加される。このパリティＰ、Ｑがその
データに付加されたものがスイッチ鴎路（財）及び（至
）を通じてＲＡＭ（１３）の所定のアドレスに戻されて
誉き込まれる。スイッチ回路−は信号ＡＰと同様の信号
によってそのハイレベルである期間、図の状態に、その
−一レベルである期間、図の状態とは逆の状態に切り換
えられるようＫなっている。

次に、期間Ｔ！の後半になると、信号ＡＰがｍ−レベル
、従って、信号ＯＰＣがハイレベルとなって、奇数デー
タのパリティ及びＣＲＣコードの発生付加回路（２）が
動作可能状態となるとと−にスイッチ回路−が−の状態
とは逆の状態に切り換えられ、ＲＡＭ＠ｌ）に書き込ま
れている単位時間分のデータの５ち奇数データのみに対
してパリティＯＰ及びＯＱ。

さらにＣＲＣコードが発生せられるとともにそのデータ
に付加され、その付加された状態のデータがスイッチ回
路（ロ）及び（至）を通じてＲＡＭＧ（転）の所定のア
ドレスに書き込まれることになる。

次に、期間Ｔｓになると切り換え信号８ＷＥＲＫよって
スイッチ回路＠−−がＲＡＭ　＠υ稠に切り換えられ、
ＲＡＭ＠υは絖み出しあるいは偶数データに対するパリ
ティ及びＣＲＣコードの発生付加の篭−ドとされる。そ
して、信号ＥＰＣがこの期間Ｔｓの始めの比の期間、ロ
ーレベルとなっているため付加回ｗＩ１．ｇＪは非動作
状慾であり、制御信号ＲＥＲによってＲＡＪｌｌｊから
は全データに対するパリティＰ　＊　Ｑ　−奇数データ
に対するパリティＯＰ、ＯＱ及びＣＲＣ：２−ドの付加
された奇数データがこの比秒の期間に読み出される。

その後、信号ＥＰＣがハイレベルとなると付加−絡端が
動作可能状態となりＲＡＭ０Ｕからの偶数データが読み
出され、これに対するパリティＥＰ及びＥＱさらＫＣＲ
Ｃコードが付加回路（至）で発生せられ。

これらがその偶数データに対して付加され、その付加さ
れたデータがスイッチ回路（至）を介してＲＡＭ６υの
所定のアドレスに再び書き込まれる。そしてこの偶数デ
ータはこの期間Ｔｓの終わりの土砂の！４０期間で信号ＥＰがｍ−レベルとなることから絖み出され
ることになる。

同様に、期間Ｔ、におい−Ｃ１ＲＡＭ□に４）き込まれ
た単位時間分のデータは、期間Ｔ３の前半において全デ
ータについてのパリティＰ、Ｑの発生付加がなされ、後
半においてその５ちり奇数データについてのパリティＯ
Ｆ、ＯＱ及びＣＲＣ：ｚ−ドの発生付加がなされる。そ
し【、その次の期間ＴＩの始めの山秒の期間において、
そのパリティＰ、Ｑ、ＯＰ。

ＯＱ及びＣＲＣ：Ｉ−ドの付加された奇数データの読み
出しがなされ、この期間Ｔ１の中程の期間において偶数
データに対するパリティＥＰ、ＩＱ及びＣＲＣコードの
発生付加がなされ、パ”リテイＰ、Ｑ、ＥＰ。

ＥＱ及びＣＲＣコードの付加された偶数データがこの期
間Ｔ１の終わりの山砂の期間において読み出されるよう
になされる。

期間ＴｓにおいてＲＡＭ（（ｌに絖み出されたデータも
、同様にして、パリティ及びＣＲＣ：ｆ−ドの発生付加
がなされ、期間Ｔ冨の始めの２”４０秒の期間において
全データに対するパリティＰ、Ｑ、奇数データに対する
パリティＯＰ、ＯＱ及びＣＲＣコードの付加された奇数
データの読み出しがなされ、その終わりのＭ秒の期間に
パリティＰ、Ｑ、ＥＰ、ＥＱ及びＣＲＣコードの付加さ
れた偶数データの絖み出しがなされる。

以上のＲＡＭ　Ｑυ、（至）、（ハ）の毫−ドは第４図
Ｃ，Ｄ、　Ｅに示す通りである。また、読み出されたデ
ータのタイミングは同図Ｋに示す通りである。この図か
らもわかるように、単位時間分のデータ群例えばデータ
群〔１〕の奇数データ（１０）は期間Ｔｓの始めの九秒
の期間に、偶数データ（Ｉｇ）は期間Ｔｓの終わりの山
砂の期間に、それぞれ絖み出され、データ群（１）の次
のデータ群〔２〕の奇数データ＜２？５〕は期間Ｔ３の
次の期間Ｔｌの始めのホ妙の期間に、偶数データ（２Ｅ
）はその終わりの讐り秒の期間に、それぞれ読み出され
る。以下同様にして、データ群〔３〕、〔４〕、〔５〕
・・・・・・ノ奇数デー）　（３０）（４０）Ｃ５０）
−・・・・・と奇数データ（３Ｅ）（４Ｅ）（５Ｅ）・
・・・・・とがそれぞれ１０秒の期間ＴＩ　、”Ｌ１２のいずれかの始めと終わりの
ふ秒の期間に分けられて飲み出されることになる。そし
て、連続するデータの流れとしてみると、各期間”１　
＊　′ｒ２　＋　”３の終わりのｍ秒期間から次の期間
Ｔ２．　’ｒ３．　’ｒ、の始めの山砂期間までが一連
のデータとなる。したがって、この一連のデータの前半
は偶数データ、ｖｋ牛は奇数データとなり、しかも、そ
の偶数データと奇数データとは異なる単位期間分のデー
タ群からのデータとなっている。

ここで、この読み出された奇数データ及び偶数データは
次のような構成となっている。−１′なわち、パリティ
及びＣＲＣゴードの発生付加処理にあたっては、第６図
Ａに示すようにＰＣＭオーディオデータは８デ一タワー
ド単位でブ關ツク化されると共に、この８データワード
に対して、全データに対するパリティワードＰ、Ｑが付
加され、データワードが偶数データであるときはさらに
パリティワードｍＶ、ＢＱ及びＣＲＣＷ−ドが付加され
、一方、データワードが奇数データであるときはパリテ
ィワードＯＦ、ＯＱ及びＣＲＣ：ｌ−ドが付加されてい
る。

この場合に１プロツタとされる８個のデータワードはＲ
ＡＭ０υ〜（ト）の読み出しアドレスが制御されて、デ
ータワードが分散されるようにインターリーゾ処場され
ている。なおこの場合１プ陣ツクは８データワードから
なるものであるから、図に示すように偶数データ及び奇
数データブロックＢ・〜Ｂｅｔで構成される９２個のプ
ロッタからなっている。

とうして、各ＲＡＭ　Ｃ（υ〜（至）から読み出された
奇数データ及び偶数データは記鍮プ謬セツナーを通じて
２ｇＡの回転ヘッド（ＩＡ）及び（ＩＢ）　Ｋ供給され
番。

回転ヘッド（ＩＡ）及び（ＩＢ）は、前述のように：１
ントロール信号発生回路Ｑｌからの信号ＣＴＫよって位
相ナーボされて、それぞれ信号ＥＰＣｆ）ｗｘ−レベル
である期間でテープ（２）上を走査するよ５にされてい
る。したがって、第４図ＫＫ示すようなタイイングで読
み出されたそれぞれｍ秒の期間のデータは、ヘッド（Ｉ
Ａ）及び（ＩＢ）により【これが丁度テープ（２）上を
走査する区間において、それぞれ１本ずつのトラック（
４人）及び（４Ｂ）を交互に形成してテープ（２）上に
記録される。すなわち、１Ｉ２１Ｋｌに示すようにトラ
ック（４Ａ）及び（４Ｂ）　Ｋは、七〇前半に、ある単
位区間分のデータの偶数データ（ＯＥ）（ＩＥ）（２Ｅ
）（３Ｅ）・・・・・・が記録され、そのトラックの後
半には、その単位区間分の次の単位区間分のデータのう
ちの奇数データ（１０）　（Ｊｉｏ）　（３０）　（４
０）・・−・・が記録されることＫなる。したがって、
１本のトラックに記録されるデータは時間的には２単位
区間分にわたるものである。しかし、１トラツクＫｌｅ
母されるデータ量はそれぞれ奇数データと偶数データと
からな・りているからこれは丁度単位区間分のデータ量
に等しいものとなっている。

この場合１．）秒の期間に各ＲＡＭＫ書き込まれたＰＣ
Ｍデータの奇数データ、偶数データがそれぞれ九秒の期
間において記録されることになり、データは捻イ１に時
間軸圧縮されている。

なお、記録プロセラ？−においてはｌ５６ＷＡＡに示す
よさに１プロツタのデータに対してブーツタ同期信号５
ＹＮＣ及びプロッタアドレスデータ＾Ｄ８の付加がなさ
れる。また偶数データ及び奇数データとしてそれぞれ記
録されるプはツクＢｏからｋｉｓｌに対してプリアンプ
ル信号及びポストアンブル信号の付加がなされる。プリ
アンプル信号は、再生時、データを抽出するためのクロ
ックを発生させ、るための信号であり、ポストアンブル
信号は偶数データあるいは奇数データの終わりを示す信
号である。

記録プロセッサーにおいては、さらに、ＰＣＭデータが
記録に適当な信号、例えば＠流分ができるだけ少なくな
るようなイぎ号に変調される処理も行なわれる。

次にこのように記録されたオーディオＰＣＭデータの再
生について説明しよう。

第５図はその再生系の一例であり、第６図はそのタイミ
ングチャートを示している。

第５図の再生系においては、マスタータロツタ発生回路
（９）の出力に基づいてコントロール信号発生回路ａυ
において形成される３０Ｂｇｆ）（１号ＳＨ（第６図Ｂ
）によって回転ヘッド（ＩＡ）　、　（ＩＢ）　Ｋ対し
て位相ナーボがかけられている。そして、このコントロ
ール信号発生回路αυから得られる再生時のコントロー
ル信号、すなわちヘッドの再生出力の切換信号、この再
生出力に対する書き込み及び耽み出し信号等のコントロ
ール信号がこの基準の３９Ｂｇの信号ＳＨと一定の位相
関係にあるよ５Ｋｊれている。

ヘッド（１人）及び（ＩＢ）からの再生出力はアンプ（
４１Ａ）及び（４１Ｂ）を通じ【スイッチ回路■に供給
される。このスイッチ回路禰は位相ナーボ用の３０Ｈ１
の信号８ＨＫよってアンプ（４１Ａ）　＠とアンプ（４
１Ｂ）側に交互に切り換えられる。したがって、このス
イッチ回路嘔からは第６図ＣＫ示すような、ヘッド（Ｉ
Ａ）の出力とヘッド（ＩＢ）の出力が交互に連続するよ
５なデータ列が得られる。

このスイッチ回路（６）により得られるデータはデジタ
ル信号復元回路−に供給されてデジタル信号に復元され
、誤まり検出及びＲＡＭ書き込み制御信号発生回路（４
４１に供給される。この誤まり検出及びＲＡＭ書き込み
制御信号発生回路■からは誤まり検出のなされたデータ
ＳＤが得られると共に、３個のＲＡＭ　Ｃ）υ碕−への
書き込みアドレス及び嘗き込みタイ建ング信号ＲＷＰが
得られる。

スイッチ回路（ハ）は、ＲＡＭ６υ關（至）に回路（財
）からの誤まり検出のなされたデータ８Ｄを書會込むか
、または誤まり訂正回路−からの奇数データに対する誤
まり訂正のなされたデータを書き込むかを制御するため
のスイッチである。先ずデータｓＤの取り込みについて
説明する。

スイッチ（ロ）路−はコントロール信号発生ｗａｓｔｅ
からのＲＡＭ　５υ〜ｆＡＫおける書き込み及び訂正肴
−ドを切り換えるための切り換え信号ｗｏ６ｃよっ【切
り換えられる。すなわち、この切り換え信号ｗ。

は第６図ＪＫ示すよ５に＠ＯＨｉの信号であるが、その
１周期の前半のハイレベルである市秒の期間ＰＷはヘッ
ド（ＩＡ）あるいは（ＩＢ）から再生出方が得られる期
間であり、後半のローレベルである山砂の期間ＰＣはヘ
ッド（ＩＡ）　、　（ＩＢ）から共に再生出力が得られ
ない、つまり、２つのヘッド（ＩＡ）及び（ＩＢ）が共
にテープ（２）Ｋ対接しない期間となっている。そして
、この信号ＷＯがハイレベルとなる期間ＰＷではスイッ
チ回路（ハ）が図の状態に信号ｗｏがローレベルである
期間ＰＣではスイッチ回路−は図の状態とは逆の状態に
それぞれ切り換えられるようＫされている。

また、囲路−がらの書き込みアドレス及び書き込みタイ
Ｚング信号ＲＷＰはスイッチ−路−及び−な介してＲＡ
Ｍ　６υ−一の制御端子に供給される。また、スイッチ
回路−を通じた回路（財）からの誤まり検出が出された
データ８Ｄは、スイッチ回路−を通じて３個のＲＡＭ５
υ輪儲の入力端子にそれぞれ供給されるようになされて
いる。そして、ＲＡＭ６］）ｆｔａｉｉｌから絖み出さ
れたデータがスイッチ囲路■を介し−〔奇数データの誤
まり訂正−絡端の入力端に供給されている。この奇数デ
ータの誤まり訂正回路−の出力信号はスイッチ回路−の
他方の入力端に供給され【いる。

そし【スイッチ回路＠６４＠がコント買−ル信号発生回
路Ｑｌ）からの制御信号ｓｗｗｏによって第６図ＧＫ示
すよ５な順序でへ秒毎に３個のＲＡＭｌ５１１６２６３
に対して順次切り換えられる。

この場合、信号ｓｗｗｏによる３個のＲＡＭ６υ關輪−
の切り換えタイミングは、信号ＷＯのハイレベルである
期間ＰＷのほぼ中央の時点となっている。

また、；ントｐ−ル信号発生回路ａ１）から奇数データ
についての訂正の峰−ドを制御するための信号ｃｏが得
られ、これがスイッチ回路−の他方の入力端に供給され
、スイッチ回路−を介して３個のＲＡＭ５υ５２５３の
制御端子に供給される。そし【、スイッチ回路冊は信号
ＷＯ）Ｃよってスイッチ回路−と同期して切り換えられ
る。

したがって、信号ＷＯがハイレベルである期間ＰＷは、
３個のＲＡＭ　６υ〜情は書き込み峰−ドとなるが、こ
の期間ＰＷは、切換信号”５ＷＷＯＫよってスイッチ回
路６１輛及び卵がそれぞれＲＡＭ５υ、　ＲＡＪｔＪ。

各期間ＴＡ　＊　”Ｂ　ｐ　”Ｃ’）始めの１００秒の
期間Ｐｏハ、期間Ｐｗの後半の期間（ヘッドのテープ（
２）上の走査期間の後手に相当）であって、この期間Ｐ
ｏにおいては、第６図Ｃ及びＪから４ｈ明らかなように
、内生ヘッド出力は奇数データ（１０）　？　（２◇）
　、　（＄０）・・・・・・が得られる。したかつ【、
この期間ＰＯにおいて、各ＲＡＭ６１）６ａ６３に奇１
［ｆ−ｐ　ｏ５）ｃｚ心＞　（５ａ）−−−−−カ、回
路＜４４）からの書き込みアドレス及びタイインダ佃号
ＲＷＰによって所定のアドレスに書き込まれる。

一方、各期間Ｔｌｅ　”ｌ　ｐ　”Ｃ’）　Ｈわりの山
砂の期間ＰＥは、期間ＰＷの前半の期間（ヘッドのテー
プ（２）上の走査期間の前半に相当）であって、この期
間ＰｇＫはｌＫ６図Ｃ及びＪからも明らかなよ５に再生
ヘッド出力としては偶数データ（ＩＥ）　、　（ＲＫ）
　。

（３Ｅ）・・・・・・が得られる。したがって、この期
間ＰｍＫおい【、各ＲＡＭ６１脅關に偶数データ（ＩＥ
）　ｓ　（２”）　）（３Ｅ）・・−・・炉回路−から
の信号ＲＷＰ　Ｋ　ＩＩＩＪ　ｍ１ｌｌされて書き込ま
れる。

信号ＷＯがｍ−レベルである各期間Ｔム＊　”ｌ　を丁
Ｃの中央の山砂の期間Ｐｃにおいては、スイッチ關ｗＩ
−及び（ハ）は図の状態とは逆の状態に切り換えられる
ため、訂正回路−からの訂正されたデータが各ＲＡＭ　
５υ６２６３に書會込まれる状１１になる。つまり奇数
データの訂正モードとなる。なおコントロール信号発生
回路（１１Ｊからはこの奇数データの訂正−絡端にその
制御信号ＯＣが供給されている。この信号ＯＣは信号Ｗ
Ｏとは逆Ｉｉ性の信号であって、そのハイレベルの期間
（これは期間ＰＣである）に訂正回路（４６］が動作可
能状態となるようにされる。

したかつて、信号５ＷＷＯＫよってスイッチ回路６１―
（ト）が切り換えられて、各ｆＬＡＭ６１）５３−がそ
れぞれ選択されている期間Ｔムｅ　”ｌ　ｅ　”Ｃのう
ちの期間ＰＣにおいて、制御信号ｃｇ６ｃより【、各Ｒ
ＡＪｔ９−一から読み出された奇数データが訂正回路−
でパリティＯＰ、ＯＱが用いられて、−り検出のなされ
たデータに対する訂正がなされ、その訂正後のデータが
スイッチ回路−及び−を介して元のＲＡＭｌｌ６湯椋に
戻される。

そして次に各期間Ｔム＊　”ｌ　＊　”Ｃの終りのホ妙
の期間に書き込まれた偶数番目のデータに対する誤り訂
正と全データに対する糾り訂正が次のよ５にしてなされ
る。

すなわち、そのための制御ｌｌ儂号信号Ａがコントロー
ル信号発生回路Ｉからスイッチ回路−を通じて３個のＲ
ＡＭ５１１１…の制御端子に供給される。また３個のＲ
ＡＭ６１１Ｈｕからの出力データがスイッチ−路ｒ５７
）を通じて偶数データの訂正団路罰に供給されるととも
に単位区間分食データの訂正回路−に供給される。そし
てこの偶数データの訂正囲路一つの出力と全データの訂
正器ｗ１（４１Ｓの出力信号がスイッチ回路＠によって
切り換えられ、その出力がスイッチ回路−を通じて３個
のｕＡＭ６１）６３６１の入力端に供給される。そして
、スイッチ回ｌｌ６ｆ９５７１及び（至）がツント■−
ル信号発生回路稙υからの切や換え（１４＃８ＷｇＡ　
Ｋよって第６図ＨＫ示すような順序で３個のＲＡＭ５υ
６ａ６１に対して切り換えられる。

また、偶数データの訂正回路儲ηにはコントロール信号
発生回路Ｑｌ）からその制御信号ＥＣ（第６図Ｋ）が供
給されて、そのハイレベルである期間、この訂正回路的
が動作するよ５にされる。また訂正回路−にはこの信号
ＥＣＫ対して逆他性の信号ＡＣが供給され、やはりその
ハイレベルである期間、この訂正囲路−が動作可能状態
となるようＫされている。この信号ｇＣは期間Ｔム、Ｔ
鳳、　ＴＣｆ）前半においてハイレベル、後半において
−−レベルとなるような信号である。したがって訂正−
絡端ηは期間Ｔｌ＝　ＴＢ　＋　”Ｃの前半の１秒の期
間において２０動作可能状態となり、一方訂正回路鵠は期間Ｔｌ。

Ｔｌ　、　ＴＣｆ）後半の山砂の期間動作可能状部とな
る。

スイッチ回路−は信号ＥＣと同相の信号によって切り換
えられ、そのハイレベルである期間は図の状臓に、ロー
レベルである期間は図の状態とは逆の状１１ｉＫ切り換
えられる。

したがって、第６図から明らかなように、信号５ＷＥＡ
によってＲＡＭ５１が選択される期間ＴＩにおいては、
この期間Ｔｉの前半の期間において、回路ｑυからの制
御信号ＣＥムによつＣＲＡＭ６υから詭み出された偶数
データがスイッチ回路６７）を通じて４ＡＩＩｌデータ
の訂正回路（４７１及び全データの訂正回路−に供給さ
れている。そしてこの前半の期間においては偶数データ
の訂正回路ばつが動作可ＩＩ＠秋論となることから、偶
数データに対−ｒるパリティＥＰ及びＥＱが用いられて
その偶数データに対する−り訂正がなされ、訂正のなさ
れたデータがスイッチ−路−及び−を通じてＲＡＭ　５
υＱ６１の元の所定のアドレスに書き込まれる。そして
この期間Ｔｇ　ｆ）　Ｗｋ半になると全データの訂正回
路−が動作可能状態となることから、パリティＰ、Ｑが
用いられ【単位期間分相当の全データに対するデータ誤
りの訂正がなされる。そして、その誤り訂正がなされた
データがスイッチ回路−及び−を通じてＲＡ）Ｊｌｔ３
）の所定のアドレスに書き込まれる。

同様にして、期間ＴＣにおいてはＲＡＭ輪に％き込まれ
ているデータのうちの偶数データにつ−・て、パリティ
ＥＰ及びＥＱを用いた訂正がなされるとと４、　Ｋ　／
（リテイＰ、Ｑを用いたその全データの訂正が。

それぞれ−路＠η及び−におい【なされてＲＡＭＩＩの
元のアドレスに書き込まれる。さらに期間ＴＡＫおイ”
Ｃｋｔ　ＲＡＭ（ｖｌｃ書き込まれていたデータの偶数
データに対するパリティＢＰ及びｇＱＫよる訂正及び倉
データに対するパリティＰ％ＱＫよる訂正がそれぞれ回
路−力及びｗＩにおいてなされて、その訂正がなされた
データがＲＡＭ−に書き込まれている。

以上のことから期間”Ａ　＊　”ｌ　ｅ　”Ｃにおいて
ＲＡＭ６ｔ…にそれぞれ書き込まれたデータは、′それ
ぞれその書き込み期間の後謁秒の時間が軽過した後は、
ＲＡＭ５υ−Ｈ１ｌＫ書き込まれているデータは−り訂
正能力の範囲内で訂正可能なデータが全て訂正された状
態のＰＣＭデータが書き込まれていることになる。

こ５して書き込み及び訂正のなされたデータは、それぞ
れ書き込み終了から１秒経過した後のへ秒の期間におい
てそれぞれ読み出される。すなわちコントロール信号発
生回路ａυから絖み出し制御信号ＲＲがスイッチ回路−
を通じてＲＡＭ参１６４６１の制御端子に供給される。

またＲＡＪｔ！１（ロ）−の出方信号はスイッチ回路−
ＶＡじて修整ｗＡ路−に供給される。そしてこれらスイ
ッチ回路−及び藝υはコントロール信号発生回路ａυが
らの切換信号ＳＷＲＫよって第６図ＩＫ示すような順序
で３個のＲＡＭ　６ｃ対して切り換えられる。すなわち
、期間ＴムでＲＡＪＩに書き込まれた偶数データ及び奇
数データは期間ＴＣにおいて軌み出され、また期間Ｔｍ
においてＲＡＭ（至）に書き込まれたデータは期間ＴＡ
において読み出され、期間ＴＣにおいＣＲＡＭ−に書幹
込まれたデータは期間ＴＢにおいて読み出されるよ５に
なる。この場合、それぞれ単位区関分のデータの偶数番
目と奇数番目が交互にアドレス＃＆場によって絖み出さ
れて元の時系列とされたその単位時間分のデータが０秒
の元の時間軸に伸張されて菖・図ＬＫ示すように読み出
されるものである。こうして絖み出された信号はスイッ
チ回路＆υを通じて修！１回路−に供給され、訂正しき
れなかったデータに対して−り修整ρ１なされる。誤り
修整回路−”）　出力ｋｔ　Ｄ／Ａ　：＝ｒノパータ關
に供給される。Ｄ／ＡコンバータＩＩにおいてアナ費ダ
信号に戻されたＰＣＭ信号の各サンプルは、スイッチ回
路−が記録時の信号ＳＷと同じ周波数の信号（４４，１
ｋＨｚ　）によって切り換えられることにより、アンプ
（６５Ｌ）を通じて左チャンネルのオーディオ信号８Ｌ
が、アンプ（８５Ｒ）を通じて右チャンネルのオーディ
オ（ｉｖｓｌかそれぞれ出力端子（６＠Ｌ）及び（６６
Ｒ）　Ｋ取り出されるものである。

以上述べたようなこの発明装置によればｌトラック分相
当の単位時間分のオーディオデータは、偶数書目のデー
タと奇数番目のデータに分けられ２本のトラックにまた
がって記録されるようになる。したがってＰＣＭ信号の
単位時間分のデータが２トラック分にＩってばらまかれ
ることになる。そして、この発明によれば、１トラック
分のデータが欠落し″Ｃ再生時得られなくなった場合で
も、その前後のトラックが再生され【いればその欠番し
た１セグメント分のデータの偶数１１）１あるいは奇数
番目のどちらかのデータは必ず前後のトラックに記録さ
れ一１１ａつ【いることから、データが情報的にはｉと
なっているものの全て欠落してしま５ようなことがなく
なる。したがって例えば−り修贅回路−において、この
ＴＫ欠路したデータを用いてその閣のデータを補間する
、すなわち偶数番目あるいは奇数１ｊｉ目のデータを用
いて平均値袖閲法などによって奇数番目あるいは偶数番
Ｈのデータワードな補間するようＫすることができるの
で、イｇ号処堀した後の再生データとして非常Ｋｍ／Ｎ
のよいデータが得られる。しかもそのための構成も非常
に簡単にできるという効果がある。

また、すでに記録済みの部分に絖いて、その記録済みの
部分から連続して配録Ｖ始めたとき、そのつなぎ目にお
いては新１日両データの偶数番編あるいは奇数番目のデ
ータのみが残っていることになり、つなぎ目の信号処理
も前述の誤り修整と同様な手法によって補間処理などを
行うことができ、その信号のつなぎ目をスムーズにつな
げることができる勢、高度の効果的な方式が実現できる
可能性があるという利点もある。

さらに、この発明においＣは１トラツタ分の前半には偶
数（奇数）データが記録され、後＃ＰＫは奇数（偶数）
データが記録されるようにし【あるのでインターリーブ
畏は従来の１で、それが２つに分かれることになる。し
かし第４１ＥＩ及び第６図から明らかなように、エラー
訂正にかけられる時間が非常に長（取れ、偶数データあ
ゐいは奇数データおのおの毎、そし″′Ｃ金体のデータ
とで訂正の処理なすることかで館、訂正の能力を非常に
上げることができるという効果がある。

また上述したように、案内ドラ五に対するテープの巻き
付は角を、回転ヘッドの数をＮとしたと３６０゜館ヘッドの取り付は角間隔、すなわち１「よりも小さく
したことにより記録及び再生時、ヘッド（ｌ＾）及び（
ＩＢ）がテープ（２）Ｋ対接しない期間が存在し、その
期間を利用することによって、記録時は各チャンネルの
データに対するパリティ及びＣＲＣコード等の冗長デー
タの付加が容易にで會、再生時は誤り訂正ができるので
、従来のようにテープの巻き付は角をヘッド取り付は角
間隔に勢しく選定する場合のように、記録時の冗長デー
タの付加及び再生時のａｒｔ訂正用の時間的余裕を作る
べく複雑な信号処理をしたり、多量の遅延用バッファを
用いたりする必要はないという効果がある。

もつともこの発明によれば、誤り訂正は全データに対す
る訂正、偶数データに対する訂正、奇数データに対する
訂正と訂正時間を非常に長く堆ることかできる。これは
取りも直さず、このようなヘッド取り付は角間隔に対し
てテープ巻き付は角を小さくした場合に限らず、ヘッド
類り付は角間隔とテープ巻き付は角間隔を同様にした場
合においても訂正時間として余裕のある訂正時間が得ら
れるものである。

【図面の簡単な説明】

第１図はこの発明に用いる回転ヘッド鋏曹の一例を説明
するための図、ＩＩ２図はその記録トフックパターンを
示す園、第３ＷＡはこの発明装置の一例の系統図、第４
図はその説明のためのタイＺンダチャートを示す図、第
５図は再生系の一例の系統図、第６図はその説明のため
のタイずングチャートを示す図である。（ＩＡ）及び（ＩＢ）は回転ヘッド、（２）は磁気テー
プ、（３）は案内ドラム、Ｃ１υ（至）（至）はＲＡＭ
　、（ロ）（至）（至）はパリティあるいはＣＲＣ付加
回路である。

Claims

【特許請求の範囲】回転ヘッドによって記録媒体上に斜めのトラックを形成
してＰＣＭデータを記録する装置であり【、上記ＰＣＭ
データの単位時間分毎に上記データが偶数番目のものと
奇数番目のものに分けられ、上記偶数番目のデータ及び
上記奇数番目のデータのそれぞれに冗長データが付加さ
れると共に、この冗長データが付加された上記偶数番目
及び奇数番目のデータが隣り合う別のトラックに記録さ
れ、且つ、同一のトラックの前半のデータと後半のデー
タとは異なる上記単位時間分のデータであるようにされ
たＰＣＭデータの記録装置。