JPS5818760A - 多重計算機処理システム - Google Patents
多重計算機処理システムInfo
- Publication number
- JPS5818760A JPS5818760A JP56115184A JP11518481A JPS5818760A JP S5818760 A JPS5818760 A JP S5818760A JP 56115184 A JP56115184 A JP 56115184A JP 11518481 A JP11518481 A JP 11518481A JP S5818760 A JPS5818760 A JP S5818760A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- computer
- computers
- memories
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多重計算機処理システムに係り、特に共有メモ
リ上のデータの配列が頻繁に変更されるシステムに好適
な多重計算機処理システムに関する。
リ上のデータの配列が頻繁に変更されるシステムに好適
な多重計算機処理システムに関する。
各種工業プロセス制御やオンライン情報システムでは非
常に高い信頼性が要求されるために中央処理装置（以下
、単に計算機と称する。）等のシステム中の主要機器を
多重化し、相互バックアップによりシステムの信頼性を
向上させる手法を用いることが多い。このような多重計
算機処理システムにおいて、計算機間の情報伝達の高速
化、計算機間の情報伝達の高速化と処理の連続性を実現
するために最近、計算機間の担当業務切替の高速化と処
理の連続性を実現するために、共有メモリを用いること
が行われている。
常に高い信頼性が要求されるために中央処理装置（以下
、単に計算機と称する。）等のシステム中の主要機器を
多重化し、相互バックアップによりシステムの信頼性を
向上させる手法を用いることが多い。このような多重計
算機処理システムにおいて、計算機間の情報伝達の高速
化、計算機間の情報伝達の高速化と処理の連続性を実現
するために最近、計算機間の担当業務切替の高速化と処
理の連続性を実現するために、共有メモリを用いること
が行われている。
計算機関共有メモリは信頼性の向上の目的で二重化され
ることが多く、該共有メモリには計算機間の管理情報や
アクセス頻度の高いオンラインデータが格納される。計
算機関共有メモリの採用により、信頼性が高いだけでな
く計算機間の負荷分担が容易なことによるハードウェア
資源の効率的使用、計算機業務を中断なく高速に切替る
こと等が可能になるが、応用分野によっては次のような
問題が生じる。
ることが多く、該共有メモリには計算機間の管理情報や
アクセス頻度の高いオンラインデータが格納される。計
算機関共有メモリの採用により、信頼性が高いだけでな
く計算機間の負荷分担が容易なことによるハードウェア
資源の効率的使用、計算機業務を中断なく高速に切替る
こと等が可能になるが、応用分野によっては次のような
問題が生じる。
即ち、何かの理由でソフトウェア変更の必要が発生し、
共有メモリ上のデータ内容や、アロケーションが変更に
なった場合には全システムの停止を必要とする。また、
複数台の計算機のうちの１台をオンライン制御から外し
、開発中のプログラムのテストに使うような場合も、こ
の計算機に共有メモリ上のオンラインデータの書替えを
許せないために、テストの内容が制約されてしまう。−
例を挙げると、電力系統の計算機制御システムでは、信
頼度、応答性等に高い性能が要求される一方で、制御対
象となる電力系統は毎日のように増設、改造が行われる
。このため、電力系統の実時間状態を表現する共有メモ
リ上のデータの配列は、頻繁に変更される。また、変更
後は、実運転に入る前に変更後のソフトウェアでテスト
運転を行いたいという要求もある。しかし、ソフトウェ
ア変更中の過渡的なデータをオンラインプログラムが参
照することを許可すれば計算機システムの誤動作の恐れ
がある為、このようなソフトウェア変更時にはシステム
を停止しなければならないし、共有メモリ上のデータを
書き替えるようなテストも実行できない。
共有メモリ上のデータ内容や、アロケーションが変更に
なった場合には全システムの停止を必要とする。また、
複数台の計算機のうちの１台をオンライン制御から外し
、開発中のプログラムのテストに使うような場合も、こ
の計算機に共有メモリ上のオンラインデータの書替えを
許せないために、テストの内容が制約されてしまう。−
例を挙げると、電力系統の計算機制御システムでは、信
頼度、応答性等に高い性能が要求される一方で、制御対
象となる電力系統は毎日のように増設、改造が行われる
。このため、電力系統の実時間状態を表現する共有メモ
リ上のデータの配列は、頻繁に変更される。また、変更
後は、実運転に入る前に変更後のソフトウェアでテスト
運転を行いたいという要求もある。しかし、ソフトウェ
ア変更中の過渡的なデータをオンラインプログラムが参
照することを許可すれば計算機システムの誤動作の恐れ
がある為、このようなソフトウェア変更時にはシステム
を停止しなければならないし、共有メモリ上のデータを
書き替えるようなテストも実行できない。
本発明は上記問題点に鑑み、計算機関共有メモリの使用
による利点（高信頼性、負荷分担の容易性、計算機担当
業務切替の高速化）を生かしながらシステムのオンライ
ン運転を継続しつつ、１台又は複数台の計算機に対して
ソフトウェアの自由な変更及び試験を行うことが可能な
多重計算機処理システムを提供することを目的とする。
による利点（高信頼性、負荷分担の容易性、計算機担当
業務切替の高速化）を生かしながらシステムのオンライ
ン運転を継続しつつ、１台又は複数台の計算機に対して
ソフトウェアの自由な変更及び試験を行うことが可能な
多重計算機処理システムを提供することを目的とする。
本発明の特徴はファグランドモードとバックグランドモ
ードの二つのアクセスモードを有する二つの共有メモリ
と、該二つの共有メモリが同一モードでアクセスされた
場合のマスター・スレーブ管理及びアクセスモード変更
時のコピー処理を行う共有メモリ制御回路と、前記共有
メモリのアクセスモード設定用のビットをステータスレ
ジスタに各々、有する複数台の計算機とを含んで構成し
た点にある。
ードの二つのアクセスモードを有する二つの共有メモリ
と、該二つの共有メモリが同一モードでアクセスされた
場合のマスター・スレーブ管理及びアクセスモード変更
時のコピー処理を行う共有メモリ制御回路と、前記共有
メモリのアクセスモード設定用のビットをステータスレ
ジスタに各々、有する複数台の計算機とを含んで構成し
た点にある。
即ち、本発明では二重化共有メモリの各々がフォアグラ
ンドモードとバックグランドモードの二つの状態を持つ
ようにする一方で、計算機ステータスレジスタ中に共有
メモリのアクセスモード設定のビットを設けることによ
り、複数台の計算機の各々が２重化された共有メモリの
両方又は片方たけにアクセスできるようにし、共有メモ
リのモードと計算機のアクセスモードは、プログラムに
より自由に変更できるようにする。このような機能を持
たせることにより、定常運転状態では２つの共有メモリ
を２重化運転し、まだ複数台の計算機のうちある計算機
でソフトウェアの変更又はテストをする時には二つの共
有メモリを分離し、片方にオンライン用、片方をテスト
用として自由に切替えて使用できる。
ンドモードとバックグランドモードの二つの状態を持つ
ようにする一方で、計算機ステータスレジスタ中に共有
メモリのアクセスモード設定のビットを設けることによ
り、複数台の計算機の各々が２重化された共有メモリの
両方又は片方たけにアクセスできるようにし、共有メモ
リのモードと計算機のアクセスモードは、プログラムに
より自由に変更できるようにする。このような機能を持
たせることにより、定常運転状態では２つの共有メモリ
を２重化運転し、まだ複数台の計算機のうちある計算機
でソフトウェアの変更又はテストをする時には二つの共
有メモリを分離し、片方にオンライン用、片方をテスト
用として自由に切替えて使用できる。
以下、本発明の実施例を図面に基づいて説明する。第１
図には本発明に係る多重計算機処理システムの全体構成
が示されており、同図において共有メモＩＪＩＡ、ＩＢ
は共有メモリ制御回路２により二重化されると同時に、
複数台の計算機３ａ。
図には本発明に係る多重計算機処理システムの全体構成
が示されており、同図において共有メモＩＪＩＡ、ＩＢ
は共有メモリ制御回路２により二重化されると同時に、
複数台の計算機３ａ。
３ｂ、・・・・・・、３１に各々、接続されている。
そして各計算機３ａ、３ｂ、・・・・・・３１は各々、
データバス１２及びマルチアのセスコントローラ７Ａ、
７Ｂを介して二重化された補助メモリ８Ａ。
データバス１２及びマルチアのセスコントローラ７Ａ、
７Ｂを介して二重化された補助メモリ８Ａ。
８Ｂを読書したり、データバスに接続される共有バス制
御回路１０を通じて計算機間で共有する周辺機器１１に
アクセスできる。まだ、計算機間コミュニケーション装
置１３は、計算機間の信号受授を行う。ここで、２つの
共有メモリは、各々フォアグラウンドモードとバックグ
ラウンドモードの二つのモードを有し、共有メモリＩＡ
、１Ｂに付属する操作パネルからの操作又は接続されて
いる計算機の指令によりモードを変更できる機能を有す
る。一方、各計算機のステータスレジスタには第２図に
示すように、共有メモＩＪＩＡ、ＩＢへのアクセスを規
定するアクセスモード設定用ビン）Ｂ７を設ける。ここ
で、ステータスレジスタ２０中の他のビットの意味は、
従来の計算機と同様である。
御回路１０を通じて計算機間で共有する周辺機器１１に
アクセスできる。まだ、計算機間コミュニケーション装
置１３は、計算機間の信号受授を行う。ここで、２つの
共有メモリは、各々フォアグラウンドモードとバックグ
ラウンドモードの二つのモードを有し、共有メモリＩＡ
、１Ｂに付属する操作パネルからの操作又は接続されて
いる計算機の指令によりモードを変更できる機能を有す
る。一方、各計算機のステータスレジスタには第２図に
示すように、共有メモＩＪＩＡ、ＩＢへのアクセスを規
定するアクセスモード設定用ビン）Ｂ７を設ける。ここ
で、ステータスレジスタ２０中の他のビットの意味は、
従来の計算機と同様である。
共有メモリのモードと、計算機側のアクセスモードとの
関係により各計算機３ａ、３ｂ、・・・・・・。
関係により各計算機３ａ、３ｂ、・・・・・・。
３１と共有メモＩＪＩＡ、ＩＢとの関係は次のように変
化する。即ち、通常のオンライン運転では２台の共有メ
モＩＪＩＡ、ＩＢはいずれもフォアグランドモードに設
定され、各計算機内のステータスレジスタ２０のアクセ
スモードもフォアグラウンドモードに設定される。この
状態で計算機が共有メモリに書込みを行うと、２台の共
有メモリＩＡ。
化する。即ち、通常のオンライン運転では２台の共有メ
モＩＪＩＡ、ＩＢはいずれもフォアグランドモードに設
定され、各計算機内のステータスレジスタ２０のアクセ
スモードもフォアグラウンドモードに設定される。この
状態で計算機が共有メモリに書込みを行うと、２台の共
有メモリＩＡ。
ＩＢに同時に書込みが行われる。また読出時には、２台
の共有メモリＩＡ、１Ｂのうち先にフォアグラウンドモ
ードが設定された方の１台（これを共有メモリ２重化運
転中のマスク側と呼ぶ。）からデータが読出される。ま
だ１台以上の計算機がソフトウェア修正又は試験中の時
は、これらの計算機のアクセスモードをバックグラウン
ドモードとし、共有メモリＩＡ’、１Ｂの一方をフォア
グラウンドモードに、もう一方をバックグラウンドモー
ドに設定する。オンライン業務を行っている方の計算機
は、フォアグラウンドモードに設定されているのでフォ
アグランドモードの共有メモリに対してしかアクセス（
読み書き）できず、他方バックグラウンドアクセスモー
ドに設定された計算機は、バンクグラウンドモードに設
定された共有メモリに対してしかアクセスできない。こ
うすることにより、２台の共有メモリの一方をオンライ
ン処理用として使用しながら、他方をソフトウェア修正
や試験に使用できる。しかもバックグラウンドモード共
用メモリには、自由にテストデータが設定できるので、
オンライン運転と全く同じ環境でソフトウェアのテスト
が可能である。
の共有メモリＩＡ、１Ｂのうち先にフォアグラウンドモ
ードが設定された方の１台（これを共有メモリ２重化運
転中のマスク側と呼ぶ。）からデータが読出される。ま
だ１台以上の計算機がソフトウェア修正又は試験中の時
は、これらの計算機のアクセスモードをバックグラウン
ドモードとし、共有メモリＩＡ’、１Ｂの一方をフォア
グラウンドモードに、もう一方をバックグラウンドモー
ドに設定する。オンライン業務を行っている方の計算機
は、フォアグラウンドモードに設定されているのでフォ
アグランドモードの共有メモリに対してしかアクセス（
読み書き）できず、他方バックグラウンドアクセスモー
ドに設定された計算機は、バンクグラウンドモードに設
定された共有メモリに対してしかアクセスできない。こ
うすることにより、２台の共有メモリの一方をオンライ
ン処理用として使用しながら、他方をソフトウェア修正
や試験に使用できる。しかもバックグラウンドモード共
用メモリには、自由にテストデータが設定できるので、
オンライン運転と全く同じ環境でソフトウェアのテスト
が可能である。
尚、ここで注意しなければならないのは計算機のアクセ
スモードは割り当てられたまま一定ではないという点で
ある。何故なら共有メモリには各計算機の共有資源管理
情報が格納されているので、この管理情報が格納されて
いる記憶エリアまでも含めて２台の共有メモリを分離し
てしまうと多重計算機処理システムの管理や計算機間コ
ミュニケーションが不可能となる。
スモードは割り当てられたまま一定ではないという点で
ある。何故なら共有メモリには各計算機の共有資源管理
情報が格納されているので、この管理情報が格納されて
いる記憶エリアまでも含めて２台の共有メモリを分離し
てしまうと多重計算機処理システムの管理や計算機間コ
ミュニケーションが不可能となる。
従ってバックグランドモードを設定した計算機でも二重
系管理情報や計算機間メツセージへのアクセスを行う時
には一度、フォアグランドモードにモード変更した後、
共有メモリにアクセスし、その後、アクセスモードを元
にもどすという処理をするように構成されている。
系管理情報や計算機間メツセージへのアクセスを行う時
には一度、フォアグランドモードにモード変更した後、
共有メモリにアクセスし、その後、アクセスモードを元
にもどすという処理をするように構成されている。
一方、共有メモリ制御回路２は上述のように２台の共有
メモリが同一モードの時のマスター、スレーブ管理の外
に、片方の共有メモリのモードを変更した時のコピーを
行う。つまり、一方の共有メモリがフォアグラウンドモ
ードであり、他方がバックグラウンドモードである時に
バックグラウンドモードに設定されている共有メモリを
フォアグラウンドモードに変更した時には、フォアグラ
ウンドモード側のデータを新しくフォアグラウンドモー
ドになった方にコピーする。また、２重化されている共
有メモリの一方に障害が検出された場合にはこの共有メ
モリを切離す処理をする。
メモリが同一モードの時のマスター、スレーブ管理の外
に、片方の共有メモリのモードを変更した時のコピーを
行う。つまり、一方の共有メモリがフォアグラウンドモ
ードであり、他方がバックグラウンドモードである時に
バックグラウンドモードに設定されている共有メモリを
フォアグラウンドモードに変更した時には、フォアグラ
ウンドモード側のデータを新しくフォアグラウンドモー
ドになった方にコピーする。また、２重化されている共
有メモリの一方に障害が検出された場合にはこの共有メ
モリを切離す処理をする。
次に本実施例においてどのような手順でソフトウェアの
変更、試験が行われるについて説明する。
変更、試験が行われるについて説明する。
まず１）通常の運転状態では２台の共有メモリＩＡ、Ｉ
Ｂはフォアグランドモードで二重化運転され、全計算機
３ ａ ＋ ３ ｂ＋・・・・・・、−３１はフォアグ
ランドモードで処理を分担する。そして谷計算機は共有
メモリ上のオンライン情報に自由にアクセスでき、計算
機間の情報授受も共有メモＩＪＩＡ。
Ｂはフォアグランドモードで二重化運転され、全計算機
３ ａ ＋ ３ ｂ＋・・・・・・、−３１はフォアグ
ランドモードで処理を分担する。そして谷計算機は共有
メモリ上のオンライン情報に自由にアクセスでき、計算
機間の情報授受も共有メモＩＪＩＡ。
ＩＢを介して行われる。
次に２）計算機群３ａ、３ｂ、・・・・・・、３１のう
ち特定の計算機、例えば計算機３ａによりソフトウェア
の変更と試験を行うために計算機３ ａ １ｉ４４４当
していた処理業務を他の計算機（例えば ｉｌ算機３ｂ
）に引き継ぎ、計算機３ａは一担、処理を中止する。そ
して３）共有メモＩＪＩＡ、１１（の・）ち一方（例え
ばＩＡ）を・くツクグランドモード変更する（計算機３
ａのプログラム指令により７１う。）。同様に二重化さ
れた補助メモリの一ブｊ（例えば補助メモリ８Ａ）もオ
ペレーティングシステムの構成定義を再定義することに
より切離す。
ち特定の計算機、例えば計算機３ａによりソフトウェア
の変更と試験を行うために計算機３ ａ １ｉ４４４当
していた処理業務を他の計算機（例えば ｉｌ算機３ｂ
）に引き継ぎ、計算機３ａは一担、処理を中止する。そ
して３）共有メモＩＪＩＡ、１１（の・）ち一方（例え
ばＩＡ）を・くツクグランドモード変更する（計算機３
ａのプログラム指令により７１う。）。同様に二重化さ
れた補助メモリの一ブｊ（例えば補助メモリ８Ａ）もオ
ペレーティングシステムの構成定義を再定義することに
より切離す。
更に４）計算機３ａをノ（ツクグランドモードしこ設定
変更すると同時に計算機３ａの構成定義を変更し、３）
で切離された方の補助メモｌＪ８Ａを接続する。
変更すると同時に計算機３ａの構成定義を変更し、３）
で切離された方の補助メモｌＪ８Ａを接続する。
以上の操作で計算機３ａ，・（ツタグランドモードに設
定された共有メモ１月Ａ及び補助メモリ８Ａにより一つ
の計算機システムが構成され、これを用いることにより
ソフトウェアの変更及び試験を行う。
定された共有メモ１月Ａ及び補助メモリ８Ａにより一つ
の計算機システムが構成され、これを用いることにより
ソフトウェアの変更及び試験を行う。
ここで共有メモリのアクセスモードを一時的にフォアグ
ラウッドモードにすれば、細針算機の監視や細針算機へ
の情報授受も自由にできる。従って、細針算機のうちの
１台が何かの障害で停止した時には、ソフトウェアの修
正や試験を中止してその処理業務を引継ぎバックアップ
することも可能である。
ラウッドモードにすれば、細針算機の監視や細針算機へ
の情報授受も自由にできる。従って、細針算機のうちの
１台が何かの障害で停止した時には、ソフトウェアの修
正や試験を中止してその処理業務を引継ぎバックアップ
することも可能である。
さて、５）試験が終了したら、計算機３ａに本来の処理
業務分担をもどし、更に他の計算機についても計算機３
ａを中心とした新ソフトウェアのシステムに組み入れる
ためにアクセスモードをバックグランドモードとする。
業務分担をもどし、更に他の計算機についても計算機３
ａを中心とした新ソフトウェアのシステムに組み入れる
ためにアクセスモードをバックグランドモードとする。
次に６）１台残ったフォアグランドモードに設定された
計算機により二重化された共有メモリ及び補助メモリの
内容を新ノフトウエアに等化する。更に７）全計算機を
再びフォアグランドモードにもどし、平常運転形態とす
る。そして８）バックグラウンドモードのままに設定さ
れている共有メモリＩＡをフォアグランドモードに変更
する。
計算機により二重化された共有メモリ及び補助メモリの
内容を新ノフトウエアに等化する。更に７）全計算機を
再びフォアグランドモードにもどし、平常運転形態とす
る。そして８）バックグラウンドモードのままに設定さ
れている共有メモリＩＡをフォアグランドモードに変更
する。
以上の手順によりソフトウェアの変更及び試験が可能と
なる。
なる。
以上に説明した如く、本発明によれば稼動率を低下させ
ることなく１台又は複数台の計算機に対してソフトウェ
アの自由な変更及び試験が可能な多重計算機処理システ
ムを実現することができる。
ることなく１台又は複数台の計算機に対してソフトウェ
アの自由な変更及び試験が可能な多重計算機処理システ
ムを実現することができる。
第１図は本発明に係る多重計算機処理ンスデｌ、の全体
構成を示すブロック図、第２図は第１図の多重計算機処
理システムの各計算機におけるステータスレジスタのビ
ット構成を示す図である。 ＩＡ、ＩＢ・・・共有メモリ、２・・・共有メモリ制御
回路、３ ａ、 ３ ｂ、 −・・−・−、３ｒ−計算
機、？Ａ。
構成を示すブロック図、第２図は第１図の多重計算機処
理システムの各計算機におけるステータスレジスタのビ
ット構成を示す図である。 ＩＡ、ＩＢ・・・共有メモリ、２・・・共有メモリ制御
回路、３ ａ、 ３ ｂ、 −・・−・−、３ｒ−計算
機、？Ａ。
Claims (1)
- １、 フォアグランドモードとバックグランドモードの
二つのアクセスモードを有する二つの共有メモリと、該
二つの共有メモリが同一モードでアクセスされた場合の
マスター・スレーブ管理及びアクセスモード変更時のコ
ピー処理を行う共有メモリ制御回路と、前記共有メモリ
のアクセスモード設定用のビットをステータスレジスタ
に各々、有する複数台の計算機とを含んで構成されるこ
とを特徴とする多重計算機処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56115184A JPS5818760A (ja) | 1981-07-24 | 1981-07-24 | 多重計算機処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56115184A JPS5818760A (ja) | 1981-07-24 | 1981-07-24 | 多重計算機処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5818760A true JPS5818760A (ja) | 1983-02-03 |
Family
ID=14656430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56115184A Pending JPS5818760A (ja) | 1981-07-24 | 1981-07-24 | 多重計算機処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62274600A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Medical Corp | Ｘ線装置 |
-
1981
- 1981-07-24 JP JP56115184A patent/JPS5818760A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62274600A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Medical Corp | Ｘ線装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819232A (en) | Fault-tolerant multiprocessor arrangement | |
| US20050081092A1 (en) | Logical partitioning in redundant systems | |
| JPS5818760A (ja) | 多重計算機処理システム | |
| CN111858187A (zh) | 一种电子设备及业务切换方法、装置 | |
| KR100235190B1 (ko) | 로보트제어기의 감시프로그램과 plc간의 인터페이스방법 | |
| CN113342257B (zh) | 伺服器及相关的控制方法 | |
| JPH0441395Y2 (ja) | ||
| EP0316251B1 (en) | Direct control facility for multiprocessor network | |
| JPH05189004A (ja) | プラント制御装置 | |
| JPS6083151A (ja) | デ−タ処理レベル制御方式 | |
| JPS641809B2 (ja) | ||
| JPH03184128A (ja) | 二重化計算機システム | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JPH0625987B2 (ja) | 複合計算機システム | |
| JPH05127935A (ja) | 二重系計算機装置 | |
| JPH041845A (ja) | 多重化システムのアダプタアクセス方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS60220447A (ja) | ネツトワ−クの試験方式 | |
| JPS5994160A (ja) | 複合系電子計算機システムのデ−タ等価方式 | |
| KR950009572B1 (ko) | 고속 중형 컴퓨터에서 고속 온라인 백업 방법 | |
| JPS61208104A (ja) | 数値制御装置 | |
| US20040088707A1 (en) | Operating mode for a computer | |
| JPH07129524A (ja) | 二重化システムの高速切替装置 | |
| JPS604498B2 (ja) | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 | |
| Gibson | Time-Sharing With the System/360, Model 67 |