JPH041845A - 多重化システムのアダプタアクセス方式 - Google Patents

多重化システムのアダプタアクセス方式

Info

Publication number
JPH041845A
JPH041845A JP2103564A JP10356490A JPH041845A JP H041845 A JPH041845 A JP H041845A JP 2103564 A JP2103564 A JP 2103564A JP 10356490 A JP10356490 A JP 10356490A JP H041845 A JPH041845 A JP H041845A
Authority
JP
Japan
Prior art keywords
adapter
common bus
adapters
access
mask table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2103564A
Other languages
English (en)
Inventor
Tadashi Hanada
正 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2103564A priority Critical patent/JPH041845A/ja
Publication of JPH041845A publication Critical patent/JPH041845A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要] 複数個の計算機の本体装置が、現用システムと。
予備システムとから構成され、それぞれ、共通バスアダ
プタを経由し、アダプタ共通バスを介して複数個の入出
力装置(Ilo)を制御する複数個のアダプタを共用す
る計算機システムにおけるアダプタアクセス方式に関し
、 各アダプタが、複数個の現用システム“/予備システム
の何れのシステムで使用されているかを、選択的に意識
して、それぞれのシステムが各アダプタを擾乱させるこ
となくアクセスすることができる方式を提供することを
目的とし、 上記共通バスアダプタ内に、上記アダプタ共通バスに接
続されている複数個のアダプタに対応して、複数個の現
用システム、及び、予備システムのそれぞれからのアク
セス形態(書き込み可能。
読み出しのみ)を指示する運用マスクテーブルを設け、
該運用マスクテーブルが示すアクセス指示情報に基づい
て、各現用/予備の本体装置が、各アダプタをアクセス
するように構成する。
〔産業上の利用分野〕
本発明は、計算機を構成している複数個の本体装置がア
ダプタ共通バスを介して、複数個のアダプタを共有する
システムにおいて、入出力装置(Ilo)を制御する各
アダプタを、各本体装置の中央処理装置CCPU)がア
クセスする方式に関する。
近年の情報処理システムのオンライン化と、情報処理の
多様化に伴う処理能力の向上化指向から、24時間運転
などの高信軽性システムを構築する場合において、多重
化システムを構築するようになってきた。
この場合、現用システムが、何らかの要因により処理を
中断せざるをえない状態になった場合、業務処理の引き
継ぎを予備システムに速やかに引き継ぐ手段が要求され
、且つ、現用システムの不良部品の交換及び保守を、該
業務を引き継いでいるシステムを擾乱させることなく行
うことが必要となる。
又、予備システム装置は、現用システムのバックアップ
のためにだけの目的では、システムの金額、効率のため
に有効ではない。
通常、多少制限があっても、他の目的に使用した方が、
予備システムへの切り替え頻度にもよるが、全体効率は
向上する。
システム規模が大きくなるほど、予備システムに対する
金額も膨大になり、該予備システムのより有効な利用が
必要となってくる。
このとき、現用システムと、予備システムで共用してい
る、アダプタに対するアクセスは、それぞれのシステム
で、各アダプタが現用/予備の何れのシステムで使用さ
れているかを正確に認識して使用できることが必要とさ
れる。
〔従来の技術と発明が解決しようとする課題〕第3図は
、多重化システムでの従来のアダプタアクセス方式を説
明する図である。
従来、現用システム1aから予備システムlbヘジョブ
を引き継ぐ時、システム監視装置4からの切り替え信号
■により、切り替え機構5が切り替え処理を行った後、
現用システム1aで不良部品の交換、保守、税調等を行
う時、システムの正常性を確認するため、テストプログ
ラムをランニングさせる。
その時、アダプタ共通バス3上の各アダプタ(#0〜#
n)2が予備システム(現運用システム)から使用中の
場合、該テストプログラムで、該使用中のアダプタ(1
10〜)2をアクセス、特に、書き込み動作を行うと、
そのアダプタ(#0〜)2が誤動作する誘因となる問題
があった。
本発明は上記従来の欠点に鑑み、該アダプタの誤動作の
誘因を無(すため、アダプタ共通バス上の各アダプタが
、現用/予備システムのどちら側で運用可能であるか、
アダプタ番号に対応する運用マスクテーブルを設け、有
効なアダプタには全てのテストを有効にし、無効のアダ
プタにはアダプタの誤動作を誘因しないようなテスト(
例えば、状態センス等)のみ実行可能なようにするアダ
プタアクセス方式を提供することを目的とするものであ
る。
〔課題を解決するための手段〕
第1図は本発明の原理構成図である。
上記の問題点は下記の如くに構成した多重化システムの
アダプタアクセス方式によって解決される。
複数個の計算機の本体装置1が、現用システム1aと、
予備システムlbとから構成され、それぞれ、共通ハス
アダプタ12を経由し、アダプタ共通バス3を介して複
数個の入出力装置(Ilo)を制御する複数個のアダプ
タ(#o〜)2を共用する計算機システムにおいて、 上記共通ハスアダプタ12内に、上記アダプタ共通バス
3に接続されている複数個のアダプタ(#0〜)2に対
応して、複数個の現運用システム1a、及び、予備シス
テムibの、それぞれがらのアクセス形態(書き込みが
可能、或いは、読み出しのみ可能)を指示する運用マス
クテーブル120を設け、 該運用マスクテーブル120が示すアクセス指示情報に
基づいて、各現用/予備の本体装置1a、 lbが、各
アダプタ2をアクセスするように構成する。
〔作用〕
第1図は、本発明の原理構成図である。
ここでは、多重化システムとして、二重化システムにお
ける現用システム、予備システムを例にとって示しであ
る。
多重化システムにおいては、例えば、システム監視装置
4により多重化システム全体を監視し、予備機への切り
替え手段を持つ。この指示信号■が、切り替え機構5に
接続されている。
該切り替え機構5は、共通バスアダプタ12への通知信
号である“A/B−イトプル”信号■をもっている。
共通バスアダプタ(#A/IB) 12は、中央処理装
置(CPtlltA/1FB) 10からの、各々入出
力装置(Ilo) 6を制御する各アダプタ(#0〜)
2に対するアクセス要求、例えば、テスト要求に対し、
上記“^/B−(ネー刀シ”信号■により選択される運
用マスクチーフル120のマスクデータ(各アダプタ番
号に対応)の値が、例えば、1”に対応するものだけ全
てのテスト(具体的には、書き込み/読み出しテスト)
が可能となる。
該マスクデータが“Onに対応するものは、他系(ここ
では、予備システムlb)で、該アダプタ(婁O〜)2
が使用されている可能性があるため、該アダプタ(#0
〜)2が誤動作を誘因しないようなテスト(例えば、状
態センス等)のみ実行可能なようにする。
このようなアダプタアクセスを行うことにより、現運用
側のシステムが使用しているアダプタに影響を与えるこ
となく、システムの正常性を確認できる効果がある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
前述の第1図は本発明の原理構成図であり、第2図は本
発明の一実施例を示した図であって、(al) 、 (
a2)は構成例を示し、(b)は切り替え時の^/Bイ
トカシ信号信号共通バスアダプタへの通知例を示してお
り、本体装置lの共通バスアダプタ(IA。
IB) 12に、アダプタ共通バス3上の各アダプタ2
が、現用/予備システムのどちら側で運用可能であるか
を、アダプタ番号に対応して指示する運用マスクテーブ
ル120を設け、有効(’l’)なアダプタ2には全て
のアクセスを有効にし、無効(“0°)のアダプタ2に
は、該アダプタの誤動作を誘因しないようなアクセスを
行う手段が本発明を実施するのに必要な手段である。尚
、全図を通して同じ符号は同じ対象物を示している。
以下、第1図を参照しながら、第2図によって、本発明
の多重化システムにおてるアダプタアクセス方式を説明
する。
前述のシステム監視装置4は、全システムの運用状態を
監視する。
即ち、各本体装置1a、 lb内のサービスプロセッサ
(以下、SvPという) 13経由で、現用システムの
本体装置1aの状態を知ることができ、異常検出、オペ
レータ指示、プログラム指示等の要因により、現用シス
テム1aから予備システム1bへ切り替え指示が行われ
る。
該システム監視装置4がらの切り替え指示信号■が、切
り替え機構5に接続されている。
該切り替え機構5は、アダプタ共通バス3に接続されて
いる複数個のアダプタ(110〜)2からのバス要求に
対し使用権を与えるためのバスアービタ機構、及び、前
述のシステム監視装置4からの信号を受け、上記バスア
ービタ機構からの信号で、共通バスオペレーションの切
れ目との同期をとり、共通バスアダプタ(IA、IB)
 12への通知信号”A/B−(ネーブル”■を送出す
る。
共通ハスアダプタ(IIA/#B) 12は、アダプタ
共通バス3に接続されている複数のアダプタ(110〜
)2と中央処理装置(CP[I) 10の間に位置し、
中央処理装置(CP[J) 10から各アダプタ(#O
〜)2に対する起動、センス、テスト等の指示の中継、
情報転送、及び、割込み要求信号の制御を行っている。
該“A/B−イネーブル”信号■により対応する運用マ
スクテーブル120a、bが選択される。
該運用マスクテーブル120は、アダプタ共通ハス3に
接続されている複数個のアダプタ(#0〜)2と中央処
理装置(CP[J) 10間で、中央処理装置(CPU
) ioから各アダプタ(#0〜)2に対するアクセス
、例えば、テスト指示が行われた場合、該“A/B−イ
ネ−フル”信号■により“イネーブル指示″(A/Bイ
ネーブル信号信号上れぞれ“1”)されている該運用マ
スクテーブル120a、bが参照され、該テスト指示さ
れたアダプタ番号に一致するビットが“1”であれば、
全てのテスト (具体的には、書き込み、読み出しテス
ト)を行うための指示を、該共通バスアダプタ(ljA
/IB) 12が対応するアダプタ(IIO〜)2へ中
継指示を行う。
若し、該参照処理で、対応するビットが“0”であれば
、該対応アダプタ(#0〜)2の誤動作を誘因しないよ
うなテスト、例えば、読み出しのみ実行するよう中継指
示を行う。
例えば、(al)図に示したように、現用システム1a
側の共通バスアダプタ#A12に対し“A−イネーブル
”指示(“1゛)を、予備システムlb側の共通バスア
ダプタ#B12に対し“B−イネーブル”指示(’1’
)がなされている時、現用システム1aからのテストは
、運用マスクテーブル(JjA) 120aから、アダ
プタ番号“0,1.3.  ・・”に対応するアダプタ
(#0.〜)2には、全てのテスト指示を行い、アダプ
タ番号“2.・・”については、予備システム1bで使
用している可能性があるとして、全てのテストは出来な
いように指示する。
該運用マスクテーブル(雲A、1IB) 120 a、
bの設定は、例えば、予め、システム立ち上げ時等に、
該共通バスアダプタ(IA、IB) 12に、システム
監視装置4から、それぞれ設定される。
第2図(b)は、システム監視装置4からの指示により
、現用システム1aから予備システム1bへ切り替わっ
たときの、上記“A−イネープ8/B−イネープ8”信
号■による指示例が示しである。
即ち、正常運用時においては、現用システム1aの上記
“^−イネープル7B−イトプル”信号■が°110”
であるので、本発明の運用マスクテーブル(IIA) 
120aと、中央処理装置(CP[J IIA) 10
からのアクセス指示とが、比較器121で比較され、該
運用マスクテーブル(ltA) 120aのビットの値
が“l゛のアダプタ番号に対応するアダプタ($10.
1.3〜)2に対しては、自由なアクセス(書き込み、
読み出し)を行い、ビットの値が“0゛のアダプタ番号
に対応するアダプタ(112) 2に対しては、予備シ
ステム1bが使用している可能性があると認識して、例
えば、読み出しに限定してアクセスを行うように指示す
る。
同様にして、予備システム1bの上記″A−イネープ1
/B−イトプル”信号■は“0/l°であるので、本発
明の運用アダプタテーブル(参B) 120bと、中央
処理装置(CPU JIB) 10からのアクセス指示
とが、比較器121で比較され、ビットの値に対応した
アクセスを行うように指示する。尚、上記運用マスクテ
ーブル120において、アダプタ(110) 2が両シ
ステム1a、 lbから自由なアクセスができるように
設定されているのは、該アダプタ(#O) 2が両系か
らの同時アクセスができる機構を備えている為である。
従って、現用システムIaと、予備システム1bとから
のアダプタ(#0〜)2に対するアクセスにおいて、該
アダプタ(#0〜)2に誤動作を起こさせることはない
次に、現用システム1a→予備システム1bへの切り替
えの時には、現用システム1aの上記“A−イネープB
/B−イトプル”信号■を “010゛とし、予備シス
テム1bの上記“^−イトプルノB−イネーカ1″信号
■を “1/1”とする。
従って、現用システム1aからは、如何なるアダプタ(
110〜)2に対してもアクセスできない状態であり、
不良部品の交換等の保守作業を行うことができる。
このとき、予備システム(即ち、現運用システム) l
bの上記“八−イネーブル/B−イネーブル”信号■は
°1/1”となっており、全てのアダプタ(10〜)2
に対して、自由なアクセスが可能である。
上記保守作業が終了すると、再び、現用システム 1a
 の上記 “A−イネーブル/ローイネーブル”信号■
が °110゛とし、予備システム(現運用システム)
 lbの上記“八−イネーブル/ローイトプル”信号■
を 0/l°とすることで、現用システム1aは、予備
システム1bの使用状況に対応して、該予備システムl
bが使用していないアダプタ(111,3〜)2に対し
ては自由なテストを行い、該予備システム1bが使用し
ている可能性のあるアダプタ(襲2〜)2に対しては、
読み出し、例えば、状態センス手段で、テストすること
で、現運用システム1bに影響を与えることな(、テス
トを行うことができる。
このように、本発明は、複数個の計算機の本体装置が、
現運用システムと、予備システムとから構成され、それ
ぞれ、共通バスアダプタを経由し、アダプタ共通バスを
介して複数個の入出力装置を制御する複数個のアダプタ
を共用する計算機システムにおいて、それぞれの本体装
置が排他的に使用するアダプタを、例えば、システム立
ち上げ時等において、共通バスアダプタ(ltA/B)
に設けられている運用マスクテーブルに、システム対応
で指示しておくことにより、通常運用時、或いは、運用
システムを現用システムから、予備システムに切り替え
た際等において、該システム対応の運用マスクテーブル
を、各システムに、選択的に指示することで、他のシス
テムが使用しているアダプタに対して、書き込み等の誤
動作の要因となるアクセスを回避することができるよう
にした所に特徴がある。
〔発明の効果〕
以上、詳細に説明したように、本発明の多重化システム
のアダプタアクセス方式は、複数個の計算機の本体装置
が、現運用システムと、予備システムとから構成され、
それぞれ、共通バスアダプタを経由し、アダプタ共通バ
スを介して複数個の入出力袋f(Ilo)を制御する複
数個のアダプタを共用する計算機システムにおいて、上
記共通バスアダプタ内に、上記アダプタ共通バスに接続
されている複数個のアダプタに対応して、複数個の現用
システム、及び、予備システムのそれぞれがらのアクセ
ス形態(書き込み可能、読み出しのみ)を指示する運用
マスクテーブルを設け、該運用マスクテーブルが示すア
クセス指示情報に基づいて、各現用/予備の本体装置が
、各アダプタをアクセスするようにしたものであるので
、現用システムから予備システムに切り替えた時、現運
用側のシステムが使用しているアダプタに影響を与える
ことなく、システムの正常性を確認することができる効
果がある。
【図面の簡単な説明】
第1図は本発明の原理構成図。 第2図は本発明の一実施例を示した図。 第3図は多重化システムでの従来のアダプタアクセス方
式を説明する図。 である。 IOは中央処理装置(CPU #A、#B)。 11は主記憶装置。 12は共通バスアダプタ(#A、1B)13はサービス
プロセッサ(SVP) 。 3はアダプタ共通バス。 4はシステム監視装置。 5は切り替え機構。 ■は切り替え信号。 ■は Aイネーブル/B イネーブル イ言号。 をそれぞれ示す。 図面において、 1は本体装置、      1aは現用システム。 ibは予備システム、  2はアダプタ($0−In)

Claims (1)

  1. 【特許請求の範囲】 複数個の計算機の本体装置(1)が、現用システム(1
    a)と、予備システム(1b)とから構成され、それぞ
    れ、共通バスアダプタ(12)を経由し、アダプタ共通
    バス(3)を介して複数個の入出力装置(I/O)(6
    )を制御する複数個のアダプタ(2)を共用する計算機
    システムにおいて、 上記共通バスアダプタ(12)内に、上記アダプタ共通
    バス(3)に接続されている複数個のアダプタ(2)に
    対応して、複数個の現運用システム(1a)、及び、予
    備システム(1b)の、それぞれからのアクセス形態を
    指示する運用マスクテーブル(120)を設け、 該運用マスクテーブル(120)が示すアクセス指示情
    報に基づいて、各現用/予備の本体装置(1a、1b)
    が、各アダプタ(2)をアクセスすることを特徴とする
    多重化システムのアダプタアクセス方式。
JP2103564A 1990-04-19 1990-04-19 多重化システムのアダプタアクセス方式 Pending JPH041845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2103564A JPH041845A (ja) 1990-04-19 1990-04-19 多重化システムのアダプタアクセス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2103564A JPH041845A (ja) 1990-04-19 1990-04-19 多重化システムのアダプタアクセス方式

Publications (1)

Publication Number Publication Date
JPH041845A true JPH041845A (ja) 1992-01-07

Family

ID=14357304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2103564A Pending JPH041845A (ja) 1990-04-19 1990-04-19 多重化システムのアダプタアクセス方式

Country Status (1)

Country Link
JP (1) JPH041845A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5975518A (en) * 1996-09-30 1999-11-02 Oki Data Corporation Paper feeding mechanism
CN104732112A (zh) * 2015-04-20 2015-06-24 武汉大学 一种用于提高混凝土重力坝安全性能的抗爆防护方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5975518A (en) * 1996-09-30 1999-11-02 Oki Data Corporation Paper feeding mechanism
CN104732112A (zh) * 2015-04-20 2015-06-24 武汉大学 一种用于提高混凝土重力坝安全性能的抗爆防护方法

Similar Documents

Publication Publication Date Title
US7055054B2 (en) Fail-over of multiple memory blocks in multiple memory modules in computer system
US6487623B1 (en) Replacement, upgrade and/or addition of hot-pluggable components in a computer system
EP0330475B1 (en) Configuration control system
JPH11272427A (ja) データ退避方法および外部記憶装置
EP1011047B1 (en) Fault recovery method and storage controller in information processing apparatus
US5005172A (en) Diagnostic system in a data processing system
JP2710195B2 (ja) 記憶装置コントローラ
KR100258079B1 (ko) 밀결합 결함 허용 시스템에서 메모리 버스 확장에 의한 동시 쓰기 이중화 장치
JP3195489B2 (ja) 外部記憶制御装置およびバス切り替え制御方法
US7529890B1 (en) System, apparatus and method for facilitating on-chip testing
JPH041845A (ja) 多重化システムのアダプタアクセス方式
US9836359B2 (en) Storage and control method of the same
US6425063B1 (en) Method and arrangement for memory management
KR100331042B1 (ko) 통신시스템에서의 이중화 저장장치
JPH08234929A (ja) ディスクアレイ装置
JP3124201B2 (ja) 入出力制御装置
KR100348566B1 (ko) 통신시스템에서의 이중화 저장장치
JPH03184128A (ja) 二重化計算機システム
JPH0324634A (ja) 二重系システム装置
JP3273191B2 (ja) データ転送装置
JPH0635747A (ja) デバッグ支援装置
JPH086890A (ja) 入出力制御システム
JPS60157643A (ja) 二重化計算機
CN113342257A (zh) 伺服器及相关的控制方法
TW202121182A (zh) 一種主從架構伺服器及其資訊讀寫方法