JPS5817630A - 集回路用のテ−プ自動ボンデイング - Google Patents

集回路用のテ−プ自動ボンデイング

Info

Publication number
JPS5817630A
JPS5817630A JP57118707A JP11870782A JPS5817630A JP S5817630 A JPS5817630 A JP S5817630A JP 57118707 A JP57118707 A JP 57118707A JP 11870782 A JP11870782 A JP 11870782A JP S5817630 A JPS5817630 A JP S5817630A
Authority
JP
Japan
Prior art keywords
integrated circuit
central portion
insulating substrate
item
peripheral portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57118707A
Other languages
English (en)
Inventor
ウイリアム・エス・フイ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS5817630A publication Critical patent/JPS5817630A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路に関するものであって、更に詳細には
、集積回路のテープ自動ボンディング技術に関するもの
である。
集積回路へのリードをテープ自動ボンディングすること
は公知である。テープ自動ボンディングは、連続的なフ
ィルム支持体上にリードを形成することによって集積回
路へのリードを相互接続する為の技術を与えるものであ
る。このフィルムは、通常、プラスチック物質から構成
され、その側部に沿ってスプロケット孔が形成されてお
り、従ってフィルム支持体とリードとを自動ボンディン
グ装置内で給送させることが可能である。典型的には、
これらのリードは、銅又はそめ他の導電性物質の薄膜を
プラスチック表面上に付着させることによって形成され
るものであって、この導電性物質をエツチング処理して
所望のパターンを有するリードを形成する。
従来技術に於いては、各リードパターンは連続的なフィ
ルム支持プラスチック又はその他の物質内に“パーソナ
リティ窓”と呼ばれる中央窓乃至は開口を有するもので
ある。この場合の導電性リードは、支持構成体の端部か
らパーソナリティ窓内に片持梁状に突出しており、これ
らが集積回路チップにボンディングされるものである。
この様な技術に関連して使用される集積回路は、リード
を接着すべき箇所に“バンプ”と呼称される導電性物質
からなる***部分を有している。リフロー。
半田付又は熱圧着等の公知の技術を使用してプラスチッ
ク基板上のリードをバンプへ接着させる。
又、耐放射線型の液体プラスチックで集積回路の上表面
を被覆することによって入射される放射線から集積回路
を保護する技術も公知である。液体プラスチックを有す
る集積回路を加熱してその液体プラスチックを硬化させ
る。しかしながら、この様な方法に於いては製造工程数
を増加さゼることを必要とし、且つプラスチックが収縮
してリードとチップとの間の接着を破壊することがあり
、許容可能な品質を有する製品の歩留を減少させるもの
である。
本発明は、以上の点に鑑みなされたものであって、集積
回路のテープ自動ボンディングを行なう方法及びそれに
直接使用する装置を提供することを目的とする。
本発明の１特徴に拠れば、集積回路への電気的接続を形
成する方法を提供するものであって、中央部分と周辺部
分とを具備した電気的絶縁性基板を形成し、前記周辺部
分は前記中央部分から選定箇所に於いて分離されており
、前記基板の少なくとも前記周辺部分の上に複数個の導
電性リードを形成し、前記複数個の導電性リードの各々
を前記集積回路に接着させて前記中央部分を前記集積回
路の近傍に配置させるものである。
本発明の別の特徴によれば、集積回路への電気的接続を
形成する為に使用する複合構成体を提供するものであっ
て、前記複合構成体が、集積回路の表面近傍に配設され
るべく構成された中央部分を具備すると共に前記中央部
分の少なくとも１部の周辺に配設された周辺部分を具備
する絶縁性基板を有し、前記周辺部分は前記中央部分か
ら選定箇所に於いて分離されており、前記絶縁性基板の
少なくとも前記周辺部分上に配設された導電性物質から
なるパターンを有し、前記導電性物質からなるパターン
は前記周辺部分が前記中央部分から分離されている箇所
に於いて前記集積回路に接続すべく構成さ４ており・前
記−一性基板の前記中央部分が前記集積回路近傍に配置
されているものである。
以下、添付の図面を参考に本発明の具体的実施の態様に
付いて詳細に説明する。テープ自動ボンディングに於い
ては、集積回路チップへの導電性相互接続を形成して、
チップをより大型のパッケージへ相互接続させることを
可能とするものである。この様な接続は、通常下方に存
在する絶縁性基板上に導電性物質からなるフィルムを形
成し、次いで公知の技術を使用１てその導電性物質をパ
ターン形成するものである。その絶縁性基板はそれ自身
１つ以上の物質層を有することが可能である。典型的に
は、絶縁性基板は１側部又は両側部に沿って穿孔されて
おり、これらの穿孔を使用して絶縁性基板が送給され、
且つ導電性パターンとの整合の為に使用される。
第１図は、電気的接続を行なうべく構成された複数個の
ポンディングパッド１２を有する集積回路チップ１０を
示した拡大図である。従来のテープ自動ボンディング方
、式に於いては、ポンディングパッド１２は、集積回路
チップ１０の表面と同一平面から上方に突出する小さな
導電性“バンプ”を各パッド上に有する様に形成されて
いる。導電性リード１５はバンプ１２へ接着されて集積
回路１０への電気的接続を提供する。リード１５の反対
端部（不図示）は、例えば、集積回路パッケージ又はリ
ードフレーム等の任意の物体に接続させることが可能で
ある。
第１図及び第２図に図示した如く、バンプ１２は、通常
、チップ１００周辺部周りに配設され、能動　及び／又
は　受動電子コンポーネントが集積回路チップ１０の中
央部分１８内に形成されている。第１図に示した電気的
絶縁性物質２０は、集積回路チップ１０の中央の選定領
域を被覆する中央部分２５を有している。従来のテープ
自動ボンディング方式に於いては、この様な中央部分２
５は設けられていない。任意の形状をした支持部材２６
．２７．２８．２９によって中央部分２５が絶縁性物質
領域２０に支持されると共に接続されている。これら支
持部材２６．２７．２８．２９の特定の寸法及び配設位
置は、集積回路チップ１０の周辺部局りに設けられたバ
ンプ１２の特定の配列状態に依存するものである。リー
ド１５をバンプ１２に接着させた後は、基板２０の周辺
部分の不要部分を切除することが可能である。
第１図に示した構成に於ける特徴としては、基板２０を
アルファ粒子又はその他の好ましくない放射線を阻止す
ることの可能な物質で構成することによって、集積回路
チップ１０自身がこの様な放射線から保護されるという
ことである。特に、集積回路チップ１０をアルファ粒子
（α線）から保護することが望ましい。アルファ粒子は
金属。
セラミックス、及び幾つかのプラスチック物質から射出
される。アルファ粒子が半導体メモリセル上に投射され
ると、メモリセル内のビットの状態を変化させ、半導体
業界に於いて“ソフトエラー”として知られる現象を起
こす可能性がある。この様なエラーは、ハミング符号の
様な公知のエラー補正検知方法を使用して補正すること
が可能であるが、ソフトエラーが多数ある場合にはこの
様なエラー検知補正方法でもって補正を行なうことが不
可能な状態が発生する。従って、集積回路チップ１０を
アルファ粒子その他の放射線から遮蔽することは極めて
望ましいことである。基板２０を、アルファ粒子の放出
が比較的少なく、且つアルファ粒子を透過させない物質
で形成することによって、絶縁性基板２０の中央部分２
５は、集積回路チップ１０の中央領域に於ける保護コー
ティングを提供し、チップ１０をアルファ粒子から保護
することが可能である。アルファ粒子に対する効果的な
障壁として機能し、且つアルファ粒子の発生が比較的少
ない物質としては、デュポン（ＤＬＩｐｏｎｔ）社製の
完全にイミド化したポリイミドであるＫ　ａｐｔｏｎ　
（商標名）がある。本発明者の知得したところによれば
、このポリイミドフィルムは４００℃を越えた濃度で集
積回路チップを処理するのに使用可能である。別の好適
な物質としてはエクソン（Ｅ　ｘｘｏｎ）社製のＴ　ｒ
ａｄｌｏｎ　（商標名）がある。又、その他の好適なフ
ィルムとしてはポリパラバン酸フィルムがある。
本発明に於けるその他の利点としては、Ｋ　ａｐｔ。
ｎその他の物質からなる中央部分２５を集積回路チップ
１０の表面に接触させることを可能とすることによって
、導電性リード１５を基板２０から片持梁状に形成する
必要がない。その代り、第１図及び第２図に示した如く
、導電性リード１５を基板２０の周辺部から中央部２５
へ延在させて設けることが可能である。この様に、導電
性リード１５は両端部に於いて支持され、その結果屈曲
されたり破壊されたりすることの可能性が減少される。
更に、本発明に於いては、リード１５をバンプ１２へ整
合させる点で改良されている。
第２図は第１図に示した構造の断面を示すものである。
第２図に示した如く、基板２０の中央部分２５は集積回
路チップ１０の上表面に直接接触させて位置させである
。点線３０は、リード１５をバンプ１２ヘボンデイング
させるのに好適である如く凹設した中央部分３２を有す
る熱圧着装置その他の公知の工具の先端部を示している
。図示した如く、基板２０の中央部分２５は、アルファ
粒子等の放射線遮蔽スクリーンとして機能し、入射して
くるアルファ粒子を阻止する。
以上、本発明の具体的構成に付いて詳細に説明したが、
本発明はこれら具体例に限定されるべき、ものではなく
、本発明の技術的範囲を逸脱することなしに種々の変形
が可能であることは勿論である。例えば、基板２０の中
央部分２５を集積回路チップ１０に直接接触させること
が好ましくない場合には、導電性物質１５を基板２０の
下表面上に設けることが可能である。このように、導電
性リード１５は中央部分２５を支持すると共に、フィル
ム支持体２０と集積回路チップ１０との藺に小さな９閤
を提供する。
【図面の簡単な説明】
第１図は集積回路へ接続される導電性リードを支持する
と共に集積回路を保護する為に如何に耐放射性物質を使
用するかということを示した集積回路チップの平面図、
ｌｌＩ２図は第１図に示した２−２線に沿って取った断
面図、である。 （符号の説明） １０：　集積回路チップ １２：　ポンディングパッド １５：　導電性リード ２０：　絶縁性基板 ２５：　中央部分 特許出願人　　　フェアチアイルド　カメラアンド　イ
ンストルメント コーポレーション し、−二゛ 手続補正書 昭和５７年　８月１１日 特許庁長官　　若　杉　和　夫　　殿 １、事件の表示　　　昭和５７年　特　許　願　第　１
１８７０７　　号２、発明の名称　　　集積回路用のテ
ープ自動ポンディング３、補正をする者 事件との関係　　　特許出願人 コーポレーション ４、代理人 ５、補正命令の日付　　自　　発 ６、補正により増加する発明の数　　な　　し７、補正
の対象　　　　委　任　状、　図　面８、補正の内容　
　　　別紙の通り

Claims (1)

  1. 【特許請求の範囲】 １、集積回路への電気的接続を形成する方法に於いて、
    中央部分と周辺部分とを有する電気的絶縁性基板を形成
    し、前記周辺部分は前記中央部分から選定箇所に於いて
    分離されており、前記基板の少なくとも前記周辺部分上
    に複数個の導電性リードを形成し、前記複数個の導電性
    リードの各々を集積回路に接着させて前記中央部分を前
    記集積回路の近傍に配置させることを特徴とする方法。 ２、上記第１項に於いて、前記絶縁性基板を耐放射線物
    質から構成し、集積回路の近傍に配置される前記基板の
    前記中央部分が前記集積回路に対し放射線からの保護を
    与えることを特徴とする方法。 ３、上記第１項又は第２項に於いて、前記耐放射線物質
    がポリイミドフィルム又はポリパラバン酸フィルムの少
    なくとも一方を有することを特徴とする方法。 ４、上記第１項乃【第３項の内の何れか１項に於いて、
    前記複数個の導電性リードを接着させる工程に於いて、
    集積回路を加熱し、前記中央部分を前記集積回路の近傍
    に配Ｉｉさせて前記集積回路を放射線から保護すること
    を特徴とする方法。 ５、上記第１項乃至第４項の内の何れか１項に於いて、
    前記複数個の導電性リードが前記基板の前記中央部分上
    にも配設されていることを特徴とする方法。 ６、上記第１項乃至第５項の内の何れか１項に於いて、
    前記中央部分が集積回路の上に配置されていることを特
    徴とする方法。 ７、集積回路への電気的接続を形成する為に使用する複
    合構成体に於いて、集積回路の表面近傍に配置されるべ
    く適合された中央部分を具備し且つ前記中央部分の少な
    くとも１部の周辺に配設された周辺部分とを具備した絶
    縁性基板を有しており、前記周辺部分は前記中央部分か
    ら選定箇所に於い゛ζ分離されており、前記絶縁性基板
    の少なくとも前記周辺部分の上に配設した導電性物質′
    ｂ翫らなるパターンを有しており、前記導電性物質力〜
    らなるパターンは前記周辺部分が前記中央部分力兎ら分
    離されている箇所に於いて前記集積回路に接続されるべ
    く構成されており、前記絶縁性基板の前記中央部分が前
    記集積回路近傍に配置されてしすることを特徴とする構
    成体。 ８、上記第７項に於いて、前記導電性物質からなるパタ
    ーンが前記絶縁性基板の前記周辺部分と前記中央部分の
    両方の上に配設されていることを特徴とする構成体。 ９、上記第７項又は第８項に於いて、前記絶縁性基板が
    ポリイミドフィルムを有することを特徴とする方法。 １０、上記第９項に於いて、前記ポリイミドフィルムが
    Ｋ　ａｐｔｏｎ　　（商標名）であることを特徴とする
    構成体。 １１、上記第７項又は第８項に於いて、前記絶縁性基板
    がポリパラバン酸フィルムを有することを特徴とする構
    成体。 １２、上記第１１項に於いて、前記ポリパラバン酸フィ
    ルムがＴ　ｒａｄｌｏｎ　（商標名）であることを特徴
    とする構成体。 １３、上記第７項乃至第１２項の内の何れか１項に於い
    て、前記絶縁性基板の前記中央部分が前記集積回路の表
    面と接触して配置されていることを特徴とする構成体。 １４、上記第７項乃至第１３項の内の何れか１項に於い
    て、前記絶縁性基板の前記中央部分が前記集積回路の表
    面上方に配置されていることを特徴とする構成体。
JP57118707A 1981-07-13 1982-07-09 集回路用のテ−プ自動ボンデイング Pending JPS5817630A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/282,569 US4380566A (en) 1981-07-13 1981-07-13 Radiation protection for integrated circuits utilizing tape automated bonding
US282569 1981-07-13

Publications (1)

Publication Number Publication Date
JPS5817630A true JPS5817630A (ja) 1983-02-01

Family

ID=23082100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57118707A Pending JPS5817630A (ja) 1981-07-13 1982-07-09 集回路用のテ−プ自動ボンデイング

Country Status (6)

Country Link
US (1) US4380566A (ja)
EP (1) EP0070242B1 (ja)
JP (1) JPS5817630A (ja)
CA (1) CA1187625A (ja)
DE (1) DE3279115D1 (ja)
PH (1) PH18824A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224634A (ja) * 1985-07-24 1987-02-02 Hitachi Vlsi Eng Corp 半導体装置
JPS6395639A (ja) * 1986-10-09 1988-04-26 Mitsubishi Electric Corp テ−プキヤリア
JPS63173670A (ja) * 1987-01-13 1988-07-18 Alps Electric Co Ltd 光書き込みヘッド
JPS6435925A (en) * 1987-07-30 1989-02-07 Mitsubishi Electric Corp Integrated circuit element
JPH0291345U (ja) * 1988-12-30 1990-07-19

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3377313D1 (en) * 1982-08-23 1988-08-11 Burroughs Corp Alpha-particle protection in integrated circuit packages
US4514583A (en) * 1983-11-07 1985-04-30 Energy Conversion Devices, Inc. Substrate for photovoltaic devices
US4761335A (en) * 1985-03-07 1988-08-02 National Starch And Chemical Corporation Alpha-particle protection of semiconductor devices
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
US7329620B1 (en) 2004-10-08 2008-02-12 National Semiconductor Corporation System and method for providing an integrated circuit having increased radiation hardness and reliability

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5626448A (en) * 1979-08-13 1981-03-14 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700538A (en) * 1970-09-10 1972-10-24 Nasa Polyimide resin-fiberglass cloth laminates for printed circuit boards
JPS49348B1 (ja) * 1970-12-25 1974-01-07
US3940534A (en) * 1973-11-07 1976-02-24 G. T. Schjeldahl Company Electrical laminate
US4148969A (en) * 1976-03-03 1979-04-10 Exxon Research & Engineering Co. Polyparabanic acid/copper foil laminates obtained by direct solution casting
JPS5335163A (en) * 1976-09-14 1978-04-01 Hitachi Chemical Co Ltd Method of producing printed circuit board substrate having through hole from metallic material
WO1981001345A1 (en) * 1979-11-02 1981-05-14 Burroughs Corp Integrated circuit alpha radiation shielding means

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5626448A (en) * 1979-08-13 1981-03-14 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224634A (ja) * 1985-07-24 1987-02-02 Hitachi Vlsi Eng Corp 半導体装置
JPS6395639A (ja) * 1986-10-09 1988-04-26 Mitsubishi Electric Corp テ−プキヤリア
JPH055376B2 (ja) * 1986-10-09 1993-01-22 Mitsubishi Electric Corp
JPS63173670A (ja) * 1987-01-13 1988-07-18 Alps Electric Co Ltd 光書き込みヘッド
JPS6435925A (en) * 1987-07-30 1989-02-07 Mitsubishi Electric Corp Integrated circuit element
JPH0291345U (ja) * 1988-12-30 1990-07-19

Also Published As

Publication number Publication date
EP0070242A3 (en) 1985-01-02
US4380566A (en) 1983-04-19
EP0070242A2 (en) 1983-01-19
PH18824A (en) 1985-10-07
CA1187625A (en) 1985-05-21
DE3279115D1 (en) 1988-11-17
EP0070242B1 (en) 1988-10-12

Similar Documents

Publication Publication Date Title
US6710437B2 (en) Semiconductor device having a chip-size package
CA1259425A (en) Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
US6589810B1 (en) BGA package and method of fabrication
JP3578770B2 (ja) 半導体装置
JPH09330934A (ja) 半導体装置及びその製造方法
JPS5817630A (ja) 集回路用のテ−プ自動ボンデイング
JP3942299B2 (ja) チップスケールパッケージの製造方法
JPH10289932A (ja) キャリアフィルム及びそれを使用した集積回路装置
JPH04233244A (ja) 集積回路アセンブリ
US6818542B2 (en) Tape circuit board and semiconductor chip package including the same
JP2001007252A (ja) 半導体装置およびその製造方法
JP2841825B2 (ja) 混成集積回路
JPH06203642A (ja) 異方導電性フィルム及びフィルム状配線体
JPS63283044A (ja) 半導体集積回路装置
JPH11297750A (ja) 半導体装置およびその製造方法および半導体装置の実装方法
JPH07249707A (ja) 半導体パッケージ
JP3316532B2 (ja) 半導体装置及びその製造方法
KR100337454B1 (ko) 반도체패키지용 써킷테이프
JPH01207938A (ja) 半導体装置
JPS62291128A (ja) 混成集積回路装置
JPS62224033A (ja) テ−プキヤリア装置
JPS6290939A (ja) 半導体装置
JPS60160625A (ja) 半導体装置の製造方法
JPH07114223B2 (ja) 半導体装置
JPH01140646A (ja) 電極形成方法