JPS58170213A - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPS58170213A JPS58170213A JP57051369A JP5136982A JPS58170213A JP S58170213 A JPS58170213 A JP S58170213A JP 57051369 A JP57051369 A JP 57051369A JP 5136982 A JP5136982 A JP 5136982A JP S58170213 A JPS58170213 A JP S58170213A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- amplification
- node
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/10—Measuring sum, difference or ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本a明は,電圧比較−路Vこ係り、特にアナログーティ
ジタル( A/l) )コンバータ、ディジタル−アナ
ログ( D/A )コンバータに用いて好適な電圧比較
回路に−するものである。
ジタル( A/l) )コンバータ、ディジタル−アナ
ログ( D/A )コンバータに用いて好適な電圧比較
回路に−するものである。
従来,電圧比較回路は文献” MOnolithic
i3xpandable6 bit 20 MHz C
MO8/808 A/D convertor″’79
IEEkJ of 8,8.C, vol, 8C−
14あるいは米国公報V8F3676702、 %許日
July 11, 1972等に示されている。
i3xpandable6 bit 20 MHz C
MO8/808 A/D convertor″’79
IEEkJ of 8,8.C, vol, 8C−
14あるいは米国公報V8F3676702、 %許日
July 11, 1972等に示されている。
従来例の電圧比較回路を第1図乃至第5図に使い以下説
明する。第1図は従来の電圧比較回路を示す回路図であ
る。第2図は第1図に示す電圧比較回路へを制御するク
ロックφ1,φ2の波形を示す図である。第1図におい
て,φ1:ーvss(”0゜)、φ2二+VDD(”1
”)の場合、入力信号Mintはトランスファゲート(
1)がクロックφ1.φ8によって開き、ノード(2)
の電圧■cは入力信号Vin!となるO即ちs Vc−
Vinzである。ここでトランスファゲートはnチャン
ネルアゲート(4)が開き、ノード(5)にアンプ(6
ンの出力電圧VOutが帰還される0ここで第3図は、
アンプ(6)の入出力特性を示す図である。館3図にお
いて横軸にアンプの人力電圧Viを縦軸にアンプの出力
電圧をとると、アンプの入出力特性曲線はl[Aに示す
ようになり、tた。入力と出力を短絡した直流帰還特性
曲線は曲@Bに示すようになる。従って、第1図に示す
ノード(5)の電圧ViFi絶3図に示す曲線ム、Bの
交点即ち1.電圧■opとなる。以下−IJIIA、B
の交点の入力端子を増幅動作点電圧と定義する。つまり
Vi=Vout、=vopである0次に。
明する。第1図は従来の電圧比較回路を示す回路図であ
る。第2図は第1図に示す電圧比較回路へを制御するク
ロックφ1,φ2の波形を示す図である。第1図におい
て,φ1:ーvss(”0゜)、φ2二+VDD(”1
”)の場合、入力信号Mintはトランスファゲート(
1)がクロックφ1.φ8によって開き、ノード(2)
の電圧■cは入力信号Vin!となるO即ちs Vc−
Vinzである。ここでトランスファゲートはnチャン
ネルアゲート(4)が開き、ノード(5)にアンプ(6
ンの出力電圧VOutが帰還される0ここで第3図は、
アンプ(6)の入出力特性を示す図である。館3図にお
いて横軸にアンプの人力電圧Viを縦軸にアンプの出力
電圧をとると、アンプの入出力特性曲線はl[Aに示す
ようになり、tた。入力と出力を短絡した直流帰還特性
曲線は曲@Bに示すようになる。従って、第1図に示す
ノード(5)の電圧ViFi絶3図に示す曲線ム、Bの
交点即ち1.電圧■opとなる。以下−IJIIA、B
の交点の入力端子を増幅動作点電圧と定義する。つまり
Vi=Vout、=vopである0次に。
]
I り1:I F 41 φl=+V1)DC”
1”)+φ2ニーV、、(”0” )の場合はトランス
ファゲート(1)、 (4)は閉じ、かわってトランス
ファゲート(8)が開き、ノード(りの電圧■cは。
1”)+φ2ニーV、、(”0” )の場合はトランス
ファゲート(1)、 (4)は閉じ、かわってトランス
ファゲート(8)が開き、ノード(りの電圧■cは。
人力電圧Vinxが入力され■c二Vin1となる。こ
こでコンデンサ四の両端の電位差は変化しないから。
こでコンデンサ四の両端の電位差は変化しないから。
ノード(5)の電位Viはノード(2)の電圧変化分、
即ち、(Vi旧−Vins)だけ変化する。従って、ノ
ート(5)の電位Viは V’1=(Vint ’+nx)+vopとなる0ア
ンプのゲインをK(<0)とすれば、出力電圧VOut
はVout=”(Vinl Vin2)+Vop’・
’(19式となり、入力イロ号V inlとV1n!と
の差電圧を増−した出力電圧が出力される。第4図、纂
5図は第1図に示す回路の出力波形を示す図である。第
4図第5図において。
即ち、(Vi旧−Vins)だけ変化する。従って、ノ
ート(5)の電位Viは V’1=(Vint ’+nx)+vopとなる0ア
ンプのゲインをK(<0)とすれば、出力電圧VOut
はVout=”(Vinl Vin2)+Vop’・
’(19式となり、入力イロ号V inlとV1n!と
の差電圧を増−した出力電圧が出力される。第4図、纂
5図は第1図に示す回路の出力波形を示す図である。第
4図第5図において。
クロックφ1の波形Cとともに点線で理想出力曲線りを
実線で出力波形Bを示している。ここでm想出力aai
iとは(1)式を満足する曲線を意゛昧する。第4図、
第5図に示すように、φ1が”O″になる毎Vc、出力
■。ut Fiv。、にセットされるため、第4図にボ
/すようにφ1の周期が蚤い場合つまりサンプリ
ング周tlt数が低い場合には、出力voutが理想出
力曲線りに運するが、第5図に示すようにサンプリング
周波数が萬くなると、出力voutが理想曲線DK:J
Mしなくなる。これは、第1図に示すアンプ(6)の入
力信号に対する立上がり、立下がりの応答により変化し
、これによって正確な電圧比較を行なうことので龜るす
ンプリング周波数の上限が人定されるO 従って、第1図に示す従来例であれに、サンプリング周
波数により、低周波電圧利得が変化する。
実線で出力波形Bを示している。ここでm想出力aai
iとは(1)式を満足する曲線を意゛昧する。第4図、
第5図に示すように、φ1が”O″になる毎Vc、出力
■。ut Fiv。、にセットされるため、第4図にボ
/すようにφ1の周期が蚤い場合つまりサンプリ
ング周tlt数が低い場合には、出力voutが理想出
力曲線りに運するが、第5図に示すようにサンプリング
周波数が萬くなると、出力voutが理想曲線DK:J
Mしなくなる。これは、第1図に示すアンプ(6)の入
力信号に対する立上がり、立下がりの応答により変化し
、これによって正確な電圧比較を行なうことので龜るす
ンプリング周波数の上限が人定されるO 従って、第1図に示す従来例であれに、サンプリング周
波数により、低周波電圧利得が変化する。
このため、従来回路によって充分なゲインを得るには、
増−鯵の帯域をサンプリング周波数根皮まで広ける必蒙
があった。
増−鯵の帯域をサンプリング周波数根皮まで広ける必蒙
があった。
本発明は上記点に鑑みなされたもので、第1゜第2の入
力信号を交互に出力するスイッチング手段と、このスイ
ッチング手段の一方の出力偵号に一期して所定の電圧を
発生する増幅動作点電圧発生手段と、この増幅動作点電
圧発生手段と前記スイッチング手阪関に接続された容量
性素子と、この容量性素子と前記増幅動作点電圧発生手
段とのの出7]AKIW1期してlll記1!l、第2
の人力悟号の&電圧を出力し保持する保持手段とを具備
したことを%倣とする電圧比較回路を提供することを目
的とするものである。
力信号を交互に出力するスイッチング手段と、このスイ
ッチング手段の一方の出力偵号に一期して所定の電圧を
発生する増幅動作点電圧発生手段と、この増幅動作点電
圧発生手段と前記スイッチング手阪関に接続された容量
性素子と、この容量性素子と前記増幅動作点電圧発生手
段とのの出7]AKIW1期してlll記1!l、第2
の人力悟号の&電圧を出力し保持する保持手段とを具備
したことを%倣とする電圧比較回路を提供することを目
的とするものである。
以下、実施例に従って本@明を評細に脱明する、縞6図
乃至第9図は、本発明に係る電圧比較回路を示す図であ
る。纂6図または第7図はクロック−1,φ意によって
制御されるスイッチを単チャンネルMO8)う/ジスタ
で構成した場合を示し、第8図1たは、第91@lはス
イッチをCMU8 )ランジスタで構成し九場合を示す
。単チャンネルMO8)ランジスタで構成する場合、第
6図、第7図に示すNチャネルMO8)ランジスタに限
らすPチャネルMO8)ランジスタでも構成することが
できる。
乃至第9図は、本発明に係る電圧比較回路を示す図であ
る。纂6図または第7図はクロック−1,φ意によって
制御されるスイッチを単チャンネルMO8)う/ジスタ
で構成した場合を示し、第8図1たは、第91@lはス
イッチをCMU8 )ランジスタで構成し九場合を示す
。単チャンネルMO8)ランジスタで構成する場合、第
6図、第7図に示すNチャネルMO8)ランジスタに限
らすPチャネルMO8)ランジスタでも構成することが
できる。
第10図または第111iiは制御用クロックφ1.φ
2の波形−を示す図である。
2の波形−を示す図である。
纂6図に示すように第1.第2の入力信号■int+V
in*が入力され、これら入力信号Vini、■i。2
はスイッチング手段例えば第1θ図またFi第11図に
示すクロックφl+φ2によって制御されるnチャネル
△−に出力される。例えばクロックφ、ニー■8.(“
0”)。
in*が入力され、これら入力信号Vini、■i。2
はスイッチング手段例えば第1θ図またFi第11図に
示すクロックφl+φ2によって制御されるnチャネル
△−に出力される。例えばクロックφ、ニー■8.(“
0”)。
か゛
φ2−+VDDC1“)の場合、トランジスタ味オンし
。
。
トランジスタ6XJがオフしているため、ノード−の電
圧■cは第2の人力信号Vinxである。つまりvc=
Vtnz(”)となる。ここでVinl(’)は■in
2のn回目のサンプル値を示す。またノード−に接続さ
れた容量性素子、たとえはコンデンサ(Cc)の他端ノ
ーら ドーには同じくクロックNによって制御されたnチャネ
ルMO8)ランシスターによって基準電圧■。
圧■cは第2の人力信号Vinxである。つまりvc=
Vtnz(”)となる。ここでVinl(’)は■in
2のn回目のサンプル値を示す。またノード−に接続さ
れた容量性素子、たとえはコンデンサ(Cc)の他端ノ
ーら ドーには同じくクロックNによって制御されたnチャネ
ルMO8)ランシスターによって基準電圧■。
が印加され、ノード−の電位■1はVi二■、となる。
次にり0ツクφ1.φ2がφ1:+VDD(” 1 =
)+φ2=−V、、(”0”)になるとnチャネルト
ランジスタ61)、(/l)がオンしnチャネルトラン
ジスター−がオフして、ノード−の電圧は第1の人力信
号Vinlとなる。こむでコンデンサ(Cc)の両端の
電位差は変化しないから、ノード−の電位v1はノード
−の電位変化分、即ち’ (Vinl(fl) V
inl(n))だけ変化する。従ツーcノーy62の電
位■alはVai=CMint(n)Vtnz(n))
+Vrとなる0次に増幅手段1例えばアンプまたはソー
スフォロワ回路σ勾の増ll1I度をKとすると、アン
プまたはソースフォロワ回路を通して、出力電圧vou
t はvOut”K・(Vinl(”)−Vinz(
[1))+Vrとなる。ここで電圧■、を第3図に示し
たようにアンプまたはソースフォロワ−路a4の増幅動
作点電圧■opに設定しておくと出力電圧■。utはV
out=K”(Vinx(n) Vinz(n))+V
opとなる。
)+φ2=−V、、(”0”)になるとnチャネルト
ランジスタ61)、(/l)がオンしnチャネルトラン
ジスター−がオフして、ノード−の電圧は第1の人力信
号Vinlとなる。こむでコンデンサ(Cc)の両端の
電位差は変化しないから、ノード−の電位v1はノード
−の電位変化分、即ち’ (Vinl(fl) V
inl(n))だけ変化する。従ツーcノーy62の電
位■alはVai=CMint(n)Vtnz(n))
+Vrとなる0次に増幅手段1例えばアンプまたはソー
スフォロワ回路σ勾の増ll1I度をKとすると、アン
プまたはソースフォロワ回路を通して、出力電圧vou
t はvOut”K・(Vinl(”)−Vinz(
[1))+Vrとなる。ここで電圧■、を第3図に示し
たようにアンプまたはソースフォロワ−路a4の増幅動
作点電圧■opに設定しておくと出力電圧■。utはV
out=K”(Vinx(n) Vinz(n))+V
opとなる。
次にクロックφ1.φ8が再びφl:l−■ss(”0
“)、φ2二十vDD(・1・)になるとトランジスタ
6υ、σlはオフし、トランジスター、@はオンし、
(n+1)回目のサンプル値Vinz(”+1)を人力
し、/ −トロ41(7)1[圧vca■c二V□z(
n+1)となる。一方、出方電圧V。utはトランジス
タCIIがクロックφ1によってオフするため、TIン
デンすCfによってn回目のサンプル値が保持されてお
6v。ut=K(Vinl(”) Vinz(n)+V
op O値を保持している。ここでコンデンサC(は保
持用のコンデンサであり、w学的につくがあるいは積極
的につけたものである。 ′ 従って出力電圧はn回目のサン1リング値vint(n
)とVioz(”)との差電圧を出力したあと、次の(
n+1)回目のサンプリング値Mint(n+1)とV
inz(n+1)との差電圧を出力するまでの間は、ト
ランジスタrlIがオフするため第12図、第13図に
示すようにn回目のサンプル値即ち* Vout=K”
(Mint(n)’log (n))1−Vopを保持
する。第12図、 嬉13b1mオいて1点線は理想出
力曲線り、実線はクロック−1による出力曲線Eを示し
、第12図はサンプリング周波数が低い場合、第13図
はサンプリング周波数が高い場合を示す。以上説明した
ように本発明によれば人力信号V、。1(n)とVtn
z(”)をサンプルし、かつ保持する機能を有するため
、サンプリング周波数が高くな−)ても出力voutが
理想出力曲線に達する九め低周波電圧利得が下がること
はない。
“)、φ2二十vDD(・1・)になるとトランジスタ
6υ、σlはオフし、トランジスター、@はオンし、
(n+1)回目のサンプル値Vinz(”+1)を人力
し、/ −トロ41(7)1[圧vca■c二V□z(
n+1)となる。一方、出方電圧V。utはトランジス
タCIIがクロックφ1によってオフするため、TIン
デンすCfによってn回目のサンプル値が保持されてお
6v。ut=K(Vinl(”) Vinz(n)+V
op O値を保持している。ここでコンデンサC(は保
持用のコンデンサであり、w学的につくがあるいは積極
的につけたものである。 ′ 従って出力電圧はn回目のサン1リング値vint(n
)とVioz(”)との差電圧を出力したあと、次の(
n+1)回目のサンプリング値Mint(n+1)とV
inz(n+1)との差電圧を出力するまでの間は、ト
ランジスタrlIがオフするため第12図、第13図に
示すようにn回目のサンプル値即ち* Vout=K”
(Mint(n)’log (n))1−Vopを保持
する。第12図、 嬉13b1mオいて1点線は理想出
力曲線り、実線はクロック−1による出力曲線Eを示し
、第12図はサンプリング周波数が低い場合、第13図
はサンプリング周波数が高い場合を示す。以上説明した
ように本発明によれば人力信号V、。1(n)とVtn
z(”)をサンプルし、かつ保持する機能を有するため
、サンプリング周波数が高くな−)ても出力voutが
理想出力曲線に達する九め低周波電圧利得が下がること
はない。
第7図は、第6図と同様、クロックφ1.φ2によって
制御されるスイッチに単チャネルMO8)ランシスタで
構成し友ものである。第6図と−J−1i所はIr2」
−符号を付している。嬉7図は、nチャネルMO8)ラ
ンシスターに印加されるクロックを絹6図においてφ2
であったものをφIK変えた場合である。こうすること
によって、まずスイッチ−U−がオンし、ノード−の電
圧vcはvc=■1n1(n)、ノード−の電位v1は
V4=Vrとなる。次にスイッチ劫σQがオンしてノー
ド−の電圧■。はV。二Vinz (n) −Vint
(n) トナk)、/ l’ff1o1を圧V511
riV2i”Vinl(n)−Vint (n ++V
rとなる。そして出カ゛電圧v。utは■。ut =’
(Vinl(n)−Tint (n) )+Vyとなる
。ここで基準電圧■、をアンプσ尋の増幅動作点電圧V
。pに設定しておくと出力電圧■。utは■。ut =
K(Vtn2(n)−Vinl(n))+V となる
。従って第7図ではスイッチp −に印加するクロ、りを変えることによって比較する入
力信号の被比較入力信号を変えることが可能である。
制御されるスイッチに単チャネルMO8)ランシスタで
構成し友ものである。第6図と−J−1i所はIr2」
−符号を付している。嬉7図は、nチャネルMO8)ラ
ンシスターに印加されるクロックを絹6図においてφ2
であったものをφIK変えた場合である。こうすること
によって、まずスイッチ−U−がオンし、ノード−の電
圧vcはvc=■1n1(n)、ノード−の電位v1は
V4=Vrとなる。次にスイッチ劫σQがオンしてノー
ド−の電圧■。はV。二Vinz (n) −Vint
(n) トナk)、/ l’ff1o1を圧V511
riV2i”Vinl(n)−Vint (n ++V
rとなる。そして出カ゛電圧v。utは■。ut =’
(Vinl(n)−Tint (n) )+Vyとなる
。ここで基準電圧■、をアンプσ尋の増幅動作点電圧V
。pに設定しておくと出力電圧■。utは■。ut =
K(Vtn2(n)−Vinl(n))+V となる
。従って第7図ではスイッチp −に印加するクロ、りを変えることによって比較する入
力信号の被比較入力信号を変えることが可能である。
第8図、第9Eは第6図、第7図において説明したスイ
ッチを0MO8)ランシスタによって構成し友場合であ
る。同一箇所は同一符号で示す。第8図に示す実施例が
第6図に示す実施例と、第9図に示す実施例が第7図に
示す実施例と同様の動作をする。この場合、クロック波
形は第10図に示すクロックを使用することが必要であ
る。
ッチを0MO8)ランシスタによって構成し友場合であ
る。同一箇所は同一符号で示す。第8図に示す実施例が
第6図に示す実施例と、第9図に示す実施例が第7図に
示す実施例と同様の動作をする。この場合、クロック波
形は第10図に示すクロックを使用することが必要であ
る。
また、第6図、第7図に示すようにスイッチをNチャネ
ルトランジスタで構成した場合は、クロックφ1.φ2
は第11図に示すように同時に°0°の期間があるクロ
ックのほうがよい。同時に′0”の期間があるためクロ
ックφ1によって制御されるスイッチとクロックφ2に
よって制御されるスイッチが一方がオンあるいはオフし
てから、オフあるいはオンし、確実な動作をすることが
できる。
ルトランジスタで構成した場合は、クロックφ1.φ2
は第11図に示すように同時に°0°の期間があるクロ
ックのほうがよい。同時に′0”の期間があるためクロ
ックφ1によって制御されるスイッチとクロックφ2に
よって制御されるスイッチが一方がオンあるいはオフし
てから、オフあるいはオンし、確実な動作をすることが
できる。
次に第6図乃至第9図において示したアンプσ◆の実施
例を第14図(a)〜(f)に示す。1814図(a)
〜(eJはNチャネルMO8)シンジスタを用いt(
場合で図中EFiエンリンスメント型トランジスタDF
iデプレッシ璽ン型トランジスタ、VBは直流バイアス
電圧を示す。914図(f)はCMO8)ランジスタを
用い九場合でおる。尚、第14図tin)〜(el)に
おいて、NチャネルMO8)ランジスタを示したがこれ
のみなら−fPfヤネルM(JS)ランジスタでも同様
に構成できる。
例を第14図(a)〜(f)に示す。1814図(a)
〜(eJはNチャネルMO8)シンジスタを用いt(
場合で図中EFiエンリンスメント型トランジスタDF
iデプレッシ璽ン型トランジスタ、VBは直流バイアス
電圧を示す。914図(f)はCMO8)ランジスタを
用い九場合でおる。尚、第14図tin)〜(el)に
おいて、NチャネルMO8)ランジスタを示したがこれ
のみなら−fPfヤネルM(JS)ランジスタでも同様
に構成できる。
第15図(a)〜(C)に増一手段としてソースフォロ
ワを用いる場合を示す。@14図と同様、Eはエンノ1
ンスメント型トランジスタ、Dはデプレツシ目ン型トラ
ンジスタ、VBは直流バイアス電圧を示す。
ワを用いる場合を示す。@14図と同様、Eはエンノ1
ンスメント型トランジスタ、Dはデプレツシ目ン型トラ
ンジスタ、VBは直流バイアス電圧を示す。
第16図は基準電圧vr発生回路を示す実施例である。
第16図に示すように、増幅手段としてのアンプと同一
構成を有する回路を設け、その入力に出力をWjLfI
L的に帰還することにより基準電圧■、を得る(ハ)路
である。この基準電圧■rFi第3図に示すように増幅
動作点電圧vopK等しい電圧となる。
構成を有する回路を設け、その入力に出力をWjLfI
L的に帰還することにより基準電圧■、を得る(ハ)路
である。この基準電圧■rFi第3図に示すように増幅
動作点電圧vopK等しい電圧となる。
第17図は、増幅手段としてのアンプが低利得の場合本
しくはソースフォロワを用いた場合の基準電圧Vr発生
回路の実施例でおる。増幅手段が低々1」得なため入力
直流電圧が多少変わっても動作に支障をきたすことはな
い。
しくはソースフォロワを用いた場合の基準電圧Vr発生
回路の実施例でおる。増幅手段が低々1」得なため入力
直流電圧が多少変わっても動作に支障をきたすことはな
い。
第15図、第17因に示す回路においても前述同様Nチ
ャネルMO8)ランジスタのみならずPチャネルMO8
)ランジスタで本同様に構成できる。
ャネルMO8)ランジスタのみならずPチャネルMO8
)ランジスタで本同様に構成できる。
以上、*明したように、本願発明によれば、電圧比較出
力を増幅し、保持する機能を有するため。
力を増幅し、保持する機能を有するため。
サンプリング周波数が高くなっても出力電圧が理想出力
曲線に達するため低周波電圧利得が=トがることはない
。
曲線に達するため低周波電圧利得が=トがることはない
。
従って、低周rIL電圧利得が、サンプリング周波数依
存性を持たない丸め、従来に比べ、より正確な電圧比較
値を得ることができる。
存性を持たない丸め、従来に比べ、より正確な電圧比較
値を得ることができる。
従って1本願発明はA/Dコンバータ、 IJ/Aコン
バータのみならず分割電極型CODのトランスバーサル
フィルタの出力回路にも応用することができる。
バータのみならず分割電極型CODのトランスバーサル
フィルタの出力回路にも応用することができる。
【図面の簡単な説明】
第1図は、従来の電圧比較(ロ)路を示す図、第2図は
、第1図に示す電圧比較回路を制御するクロックの波形
図、#!3図はアンプの入力出特性を示す卸、第4図ま
たはW、5図は、17pJ1図に示す電圧比較回路の出
力波形を示す図、wJ6図乃至第9図は本発明に係る電
圧比較回路を示す図、第101d。 絽11図はそれぞれ第8図、第9図または第6図、第7
図に示す電圧比較回路を制御するクロックの波形図、無
12図、餠13図は本発明に係る電圧比路 較IgIp出力波形を示す図、第14図はアンプの柚々
の実施例を示す図、第15図はソースフォロワの樵々の
実施例を示す図、譲16図、第17図は基準電圧発生回
路を示す図である。図において A・・・アンプの入出力特性曲線。 B・・直fIt噛遺籍性曲線。 vo、・・・増幅動作点電圧、
′Vin1・・・第1の入力信号、 ■ln2・・・第2の入力信号。 61、412.68.70・・・スイッチ。 60、64.72・・・ノード。 Cc・・・容量性素子。 Cf・・・保持用容量性素子、 74・・・保持手段。 ■、・・・基準電圧。 ■ヮt1・・出力電圧、 E・・・出力液形 D・・・理想出力曲線。 (7317)代理人 弁理士 則 近 唐 佑(ほか1
名) 輩1図 第2図 策3図 一■ 第4図 −7、C 輩50 第60 y 策3図 ′f;q図 輩lθ図 $11図 輩12図 策f5図 ′ftb図 ft7図 v5s
、第1図に示す電圧比較回路を制御するクロックの波形
図、#!3図はアンプの入力出特性を示す卸、第4図ま
たはW、5図は、17pJ1図に示す電圧比較回路の出
力波形を示す図、wJ6図乃至第9図は本発明に係る電
圧比較回路を示す図、第101d。 絽11図はそれぞれ第8図、第9図または第6図、第7
図に示す電圧比較回路を制御するクロックの波形図、無
12図、餠13図は本発明に係る電圧比路 較IgIp出力波形を示す図、第14図はアンプの柚々
の実施例を示す図、第15図はソースフォロワの樵々の
実施例を示す図、譲16図、第17図は基準電圧発生回
路を示す図である。図において A・・・アンプの入出力特性曲線。 B・・直fIt噛遺籍性曲線。 vo、・・・増幅動作点電圧、
′Vin1・・・第1の入力信号、 ■ln2・・・第2の入力信号。 61、412.68.70・・・スイッチ。 60、64.72・・・ノード。 Cc・・・容量性素子。 Cf・・・保持用容量性素子、 74・・・保持手段。 ■、・・・基準電圧。 ■ヮt1・・出力電圧、 E・・・出力液形 D・・・理想出力曲線。 (7317)代理人 弁理士 則 近 唐 佑(ほか1
名) 輩1図 第2図 策3図 一■ 第4図 −7、C 輩50 第60 y 策3図 ′f;q図 輩lθ図 $11図 輩12図 策f5図 ′ftb図 ft7図 v5s
Claims (1)
- 【特許請求の範囲】 (1)第1.第2の入力信号を交互に出力するスイッチ
ング手段と、このスイッチング手段の一方の出力信号に
同期して所定の電圧を発生する増幅動作点電圧発生手段
と、この増幅動作点電圧発生手段と前記スイッチング手
段間に接続された容量性素子と、この容量性素子と前記
増幅動作点電圧発生手段の差電圧を出力し保持する保持
手段とを具備し九ことをq#徴とする電圧比較回路。 (匂前記増一手段を少なくと41段iンブで構成したこ
とを!黴とする前記特許請求の範囲第1項記載の電圧比
較回路。 (3)前記増幅動作点電圧発生手段を前記増幅手段と岡
−構成のアンプの出力端と入力端を接続することKよっ
て栴成し九ことを特徴とする特許鯖求の範8M2項記載
の電圧比較回路。 (4)前記増幅手段をソース・フォロア回路で構成した
ことを特徴とする前記特許請求の範囲第1項記載の電圧
比較回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57051369A JPS58170213A (ja) | 1982-03-31 | 1982-03-31 | 電圧比較回路 |
EP83102906A EP0090349B1 (en) | 1982-03-31 | 1983-03-23 | Voltage comparator circuit |
DE8383102906T DE3360761D1 (en) | 1982-03-31 | 1983-03-23 | Voltage comparator circuit |
US06/480,002 US4845383A (en) | 1982-03-31 | 1983-03-29 | High frequency voltage comparator circuit |
CA000424882A CA1225744A (en) | 1982-03-31 | 1983-03-30 | Voltage comparator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57051369A JPS58170213A (ja) | 1982-03-31 | 1982-03-31 | 電圧比較回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58170213A true JPS58170213A (ja) | 1983-10-06 |
Family
ID=12885022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57051369A Pending JPS58170213A (ja) | 1982-03-31 | 1982-03-31 | 電圧比較回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4845383A (ja) |
EP (1) | EP0090349B1 (ja) |
JP (1) | JPS58170213A (ja) |
CA (1) | CA1225744A (ja) |
DE (1) | DE3360761D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0250619A (ja) * | 1988-08-12 | 1990-02-20 | Toshiba Corp | アナログ−ディジタル変換回路 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61196614A (ja) * | 1985-02-26 | 1986-08-30 | Mitsubishi Electric Corp | チヨツパ型比較器 |
JPH07117559B2 (ja) * | 1986-03-29 | 1995-12-18 | 株式会社東芝 | 電圧比較回路 |
JPH02124624A (ja) * | 1988-07-04 | 1990-05-11 | Toshiba Corp | インバータ回路及び該回路を用いたチョッパ型コンパレータ回路 |
US4989003A (en) * | 1989-06-19 | 1991-01-29 | Rca Corporation | Autozeroed set comparator circuitry |
JPH03179920A (ja) * | 1989-12-08 | 1991-08-05 | Mitsubishi Electric Corp | サンプルホールド回路装置 |
JP3068146B2 (ja) * | 1990-01-08 | 2000-07-24 | 日本電気株式会社 | 半導体集積回路 |
US5165058A (en) * | 1990-07-05 | 1992-11-17 | Motorola, Inc. | Voltage comparator with sample hold circuit |
JP3337241B2 (ja) * | 1991-07-26 | 2002-10-21 | テキサス インスツルメンツ インコーポレイテツド | 改良型多重チャンネル・センサーインターフェース回路とその製造方法 |
US5327131A (en) * | 1991-11-07 | 1994-07-05 | Kawasaki Steel Corporation | Parallel A/D converter having comparator threshold voltages defined by MOS transistor geometries |
JP2944302B2 (ja) * | 1992-05-27 | 1999-09-06 | 株式会社沖エル・エス・アイ・テクノロジ関西 | サンプリング回路 |
JP2762868B2 (ja) * | 1992-09-29 | 1998-06-04 | 日本電気株式会社 | 電圧比較回路 |
US5374855A (en) * | 1992-09-29 | 1994-12-20 | Fujitsu Limited | Apparatus and a method for detecting the coincidence of two signal levels |
US5457414A (en) * | 1992-12-22 | 1995-10-10 | At&T Ipm Corp. | Power supply loss sensor |
JPH06260941A (ja) * | 1993-03-05 | 1994-09-16 | Mitsubishi Electric Corp | アナログ/デジタル変換装置 |
US5397936A (en) * | 1993-05-03 | 1995-03-14 | Industrial Technology Research Institute | Input voltage-induced spurious current canceler for autozero type comparator in analog-to-digital converters |
JP3222276B2 (ja) * | 1993-07-30 | 2001-10-22 | セイコーインスツルメンツ株式会社 | コンパレータ回路およびコンパレータ回路の制御方法 |
US5424670A (en) * | 1994-01-24 | 1995-06-13 | Analog Devices, Inc. | Precision switched capacitor ratio system |
US5625304A (en) * | 1995-04-21 | 1997-04-29 | Lucent Technologies Inc. | Voltage comparator requiring no compensating offset voltage |
JP3709640B2 (ja) * | 1996-12-27 | 2005-10-26 | ソニー株式会社 | 電圧比較回路およびそれを用いたアナログ/ディジタル変換回路 |
JP2003188726A (ja) * | 2001-12-17 | 2003-07-04 | Fujitsu Ltd | A/dコンバータ及びシステム及びコンパレータ |
US6762627B1 (en) * | 2003-03-31 | 2004-07-13 | Micrel, Incorporated | Switched capacitor peak detector with variable time constant asymmetrical filtering |
JP4255733B2 (ja) * | 2003-04-09 | 2009-04-15 | ソニー株式会社 | コンパレータ、差動増幅器、2段増幅器及びアナログ/ディジタル変換器 |
US20060071839A1 (en) * | 2004-10-06 | 2006-04-06 | Shieh Lung W | Analog-to-digital converter |
US8385498B2 (en) * | 2006-05-31 | 2013-02-26 | Kenet, Inc. | Boosted charge transfer circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3638129A (en) * | 1970-05-07 | 1972-01-25 | Rca Corp | Chopper stabilized amplifier |
US3676702A (en) * | 1971-01-04 | 1972-07-11 | Rca Corp | Comparator circuit |
US3818246A (en) * | 1971-04-06 | 1974-06-18 | Ibm | Switching circuits particularly useful for analog-to-digital converters |
US3848139A (en) * | 1973-09-14 | 1974-11-12 | Fairchild Camera Instr Co | High-gain comparator circuit |
US4097753A (en) * | 1976-04-02 | 1978-06-27 | International Business Machines Corporation | Comparator circuit for a C-2C A/D and D/A converter |
JPS5421152A (en) * | 1977-07-18 | 1979-02-17 | Toshiba Corp | Comparison circuit |
JPS5421102A (en) * | 1977-07-18 | 1979-02-17 | Toshiba Corp | Semiconductor device circuit |
US4191900A (en) * | 1978-01-27 | 1980-03-04 | National Semiconductor Corporation | Precision plural input voltage amplifier and comparator |
GB1564671A (en) * | 1978-04-12 | 1980-04-10 | Hughes Microelectronics Ltd | Comparator |
US4237390A (en) * | 1978-09-28 | 1980-12-02 | National Semiconductor Corporation | Switching comparator |
-
1982
- 1982-03-31 JP JP57051369A patent/JPS58170213A/ja active Pending
-
1983
- 1983-03-23 EP EP83102906A patent/EP0090349B1/en not_active Expired
- 1983-03-23 DE DE8383102906T patent/DE3360761D1/de not_active Expired
- 1983-03-29 US US06/480,002 patent/US4845383A/en not_active Expired - Lifetime
- 1983-03-30 CA CA000424882A patent/CA1225744A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0250619A (ja) * | 1988-08-12 | 1990-02-20 | Toshiba Corp | アナログ−ディジタル変換回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0090349B1 (en) | 1985-09-11 |
US4845383A (en) | 1989-07-04 |
EP0090349A1 (en) | 1983-10-05 |
DE3360761D1 (en) | 1985-10-17 |
CA1225744A (en) | 1987-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58170213A (ja) | 電圧比較回路 | |
US5220286A (en) | Single ended to fully differential converters | |
JP2835347B2 (ja) | サンプリンングされたアナログ電流蓄積用回路 | |
Carley et al. | High-speed low-power integrating CMOS sample-and-hold amplifier architecture | |
US4400637A (en) | Integrator with sampling stage | |
JPS6355108B2 (ja) | ||
US10713446B2 (en) | Multiplier circuit, corresponding device and method | |
Zele et al. | Low-voltage fully differential switched-current filters | |
KR950014094B1 (ko) | 샘플된 아날로그 전기신호 처리방법 및 장치 | |
JPS62228172A (ja) | 電圧比較回路 | |
JPS60218923A (ja) | スイッチドキャパシタンスを使用するシグマ・デルタ変調器 | |
US6275178B1 (en) | Variable capacitance voltage shifter and amplifier and a method for amplifying and shifting voltage | |
KR100449353B1 (ko) | 전류메모리,전류메모리를포함하는장치,및그의조합 | |
WO1997002540A2 (en) | Current integrator | |
JPH043520A (ja) | 比較回路 | |
JPS60229420A (ja) | 非重畳2相タイミング信号発生器用雑音抑圧インターフエース回路 | |
JPH0969761A (ja) | コンパレータ | |
US6404262B1 (en) | Switched capacitor integrator using unity gain buffers | |
JPS59104827A (ja) | アナログ−デジタル変換用集積回路 | |
Huang et al. | A high-accuracy CMOS oversampling switched-current sample/hold (S/H) circuit using feedforward approach | |
CN111740707B (zh) | 一种积分放大器电路 | |
JPH0766727A (ja) | 電界効果トランジスタで構成されるアナログ信号のサンプリング回路 | |
EP0696804B1 (en) | Sampling and holding circuit | |
JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
WO2004049576A2 (en) | Track and hold circuit |