JPS58168237A - シリコン基板 - Google Patents
シリコン基板Info
- Publication number
- JPS58168237A JPS58168237A JP5019782A JP5019782A JPS58168237A JP S58168237 A JPS58168237 A JP S58168237A JP 5019782 A JP5019782 A JP 5019782A JP 5019782 A JP5019782 A JP 5019782A JP S58168237 A JPS58168237 A JP S58168237A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- oxide film
- polishing
- mirror surface
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、シリコン基板κ関する。
従来、牟導体用に使われているシリコン基板は最員仕上
が一械的κ傭爾゛研磨されたものである。
が一械的κ傭爾゛研磨されたものである。
ζO−i的、化学的鏡面研磨後ト膜シリコ1ン碁板表画
jl!κλゐ欠I&社,従来方法、例えは2結晶X11
111装置を用い九ロツ′命ングカープの側室なとでは
一mされず、□ζれ壜で無いと考えられていた。
jl!κλゐ欠I&社,従来方法、例えは2結晶X11
111装置を用い九ロツ′命ングカープの側室なとでは
一mされず、□ζれ壜で無いと考えられていた。
どビろd−近になり,X纏散漫散乱による実験から、従
来IRいと考えられてい九鏡゛面研磨による一欠陥が検
出され丸.第Imlは、その副定例である。
来IRいと考えられてい九鏡゛面研磨による一欠陥が検
出され丸.第Imlは、その副定例である。
こorigは111逆格子点のま゛わ)散一散乱を示し
□、縦“軸、横゛軸め゛単位は一である.図中縦長の楕
円一分は、シ゛リ゛コノの一手振動κ゛よるものである
。
□、縦“軸、横゛軸め゛単位は一である.図中縦長の楕
円一分は、シ゛リ゛コノの一手振動κ゛よるものである
。
間′題め欠陥に゛よる散”鰻散“区は横方向((111
)方t#IJ)κ伸び九′′「りの」である、この欠陥
は一面近傍の表1よIfJISkr以内め領゛域に発生
してい“る事も判明し友.こ−ういつ九欠論は、繍1臘
半導体の様に、シリコン基板表面層を活性領域と゛す′
る素子には少なからず悪影響を与える。
)方t#IJ)κ伸び九′′「りの」である、この欠陥
は一面近傍の表1よIfJISkr以内め領゛域に発生
してい“る事も判明し友.こ−ういつ九欠論は、繍1臘
半導体の様に、シリコン基板表面層を活性領域と゛す′
る素子には少なからず悪影響を与える。
〔発明の目的〕“
本発明は上述した従一来のシ”リコン゛碁[6欠点を改
1し、′より高**の素子を作る事が出来るシリコン基
板を提供する事にある。
1し、′より高**の素子を作る事が出来るシリコン基
板を提供する事にある。
シリコン基板の鏡面研磨工程は、素子の黴羅化に伴う、
基板の高精度平担化には必要欠くべからざるものである
。しかし、一方で上述し九様な欠陥の発生は避けられな
い0本発明の重要な点は、平m度を高精度に保つ九まま
表面層を除去する事にある。以下に本発明によるシリコ
ン基板O11造方法について第2図、及び第311を参
照しなからl!明する。第2図は通常の鏡面研磨され九
シリコン基板の製造方法の砥粒による研磨工種以後を示
し九ものである0通常のシリコン基板はラップ(4)、
面と* D (b)、エツチング(C)、鏡面研磨(d
)という順に作られる。第3図は本発明によるシリコン
基板の製造方法を示し九ものである。m面研磨工II
(d)までは、通常ウェー71と同一であるが、その後
、酸化(e)、酸化膜除去(f)という工程を加え、−
面研磨によりシリコン基板に導入される欠陥3を除去し
ている。
基板の高精度平担化には必要欠くべからざるものである
。しかし、一方で上述し九様な欠陥の発生は避けられな
い0本発明の重要な点は、平m度を高精度に保つ九まま
表面層を除去する事にある。以下に本発明によるシリコ
ン基板O11造方法について第2図、及び第311を参
照しなからl!明する。第2図は通常の鏡面研磨され九
シリコン基板の製造方法の砥粒による研磨工種以後を示
し九ものである0通常のシリコン基板はラップ(4)、
面と* D (b)、エツチング(C)、鏡面研磨(d
)という順に作られる。第3図は本発明によるシリコン
基板の製造方法を示し九ものである。m面研磨工II
(d)までは、通常ウェー71と同一であるが、その後
、酸化(e)、酸化膜除去(f)という工程を加え、−
面研磨によりシリコン基板に導入される欠陥3を除去し
ている。
次に1本発明による効果について述べる。第4■は酸化
膜厚100100AOダイオードO酸化膜破lll0I
E!#健直を見たものである。従来シリコン基板(a)
、と本発明によるシリコン基板(b)に大きな差のあみ
事が判る。電昇強[8MV%1以上の頻度は、従来クエ
ーハー60%に対し、本発明によるウェーハは〜90%
と大きい、ここでは、酸化膜の耐圧で発明の効果を見え
が、その他、旙乃牛導体のゲート酸化膜とシリコン基板
との界面の改善等、巾広い効果が期待漬れる。
膜厚100100AOダイオードO酸化膜破lll0I
E!#健直を見たものである。従来シリコン基板(a)
、と本発明によるシリコン基板(b)に大きな差のあみ
事が判る。電昇強[8MV%1以上の頻度は、従来クエ
ーハー60%に対し、本発明によるウェーハは〜90%
と大きい、ここでは、酸化膜の耐圧で発明の効果を見え
が、その他、旙乃牛導体のゲート酸化膜とシリコン基板
との界面の改善等、巾広い効果が期待漬れる。
次に本褪明O夷謔例を示す、用いたシリコンは1’fl
lの引上軸が(111)方向のtのである。これを菖3
図に示す工程にそって、1i1面研磨(d) tで行な
う。
lの引上軸が(111)方向のtのである。これを菖3
図に示す工程にそって、1i1面研磨(d) tで行な
う。
次に、1200℃、水蒸気甲で54間酸化を行なった。
この時の歇化膜厚は2.1−であった、その後、酸化膜
を弗酸で除去したe It s図は、鏡面研磨後の11
1逆格子点のまわ夛の歓漫歓、L (、l)と1化後、
弗酸で酸化膜を除去し九後の散漫散乱(b)を示したも
のである0本発明によゐシリコン基板の散漫散乱(b)
ででは、(111)方向に伸び九1、鏡面研磨によりシ
リコン基IEK導入され九5欠陥を示すrつの」が小さ
くなって^る。 。
を弗酸で除去したe It s図は、鏡面研磨後の11
1逆格子点のまわ夛の歓漫歓、L (、l)と1化後、
弗酸で酸化膜を除去し九後の散漫散乱(b)を示したも
のである0本発明によゐシリコン基板の散漫散乱(b)
ででは、(111)方向に伸び九1、鏡面研磨によりシ
リコン基IEK導入され九5欠陥を示すrつの」が小さ
くなって^る。 。
上述し九欠陥は、化学的なエツチングによ2ても除去さ
れる。この場合、基板表面の平担度は一干暴くなるが、
除去量が少なければ、それ揚大自な問題とはなら、ない
。
れる。この場合、基板表面の平担度は一干暴くなるが、
除去量が少なければ、それ揚大自な問題とはなら、ない
。
Ill!Elは従来の鏡面研磨さ、れ九(114)、シ
リ、コンクエーハからの散漫散乱の図、第2図(1)〜
(d)は従来のシリコン基板のam工程図、第341)
〜(f)は本発明によるシリコン基板0Ill、造工程
図、s4図(a)(b)は、MoSダイオードの印加電
界と、酸化膜破壊頻度との相関図、第5図(り(b)は
従来シリコン基板と、本発明によるシリコン基板のXI
I散漫散乱の比較する図である。 図に於いて、 1・・・シリコン基板、 2・・・破砕層、3・
・・虜面研磨により発生する欠−14・・・酸化膜、5
・・・格子振動に起因する散漫散乱、6・・・鏡面研磨
により発生した欠陥に起因する散漫散乱。 代理人 弁理士 則 近 憲 佑(ほか1名)第1凶 第2図 第3図 第4図 (α) @め (ム)
リ、コンクエーハからの散漫散乱の図、第2図(1)〜
(d)は従来のシリコン基板のam工程図、第341)
〜(f)は本発明によるシリコン基板0Ill、造工程
図、s4図(a)(b)は、MoSダイオードの印加電
界と、酸化膜破壊頻度との相関図、第5図(り(b)は
従来シリコン基板と、本発明によるシリコン基板のXI
I散漫散乱の比較する図である。 図に於いて、 1・・・シリコン基板、 2・・・破砕層、3・
・・虜面研磨により発生する欠−14・・・酸化膜、5
・・・格子振動に起因する散漫散乱、6・・・鏡面研磨
により発生した欠陥に起因する散漫散乱。 代理人 弁理士 則 近 憲 佑(ほか1名)第1凶 第2図 第3図 第4図 (α) @め (ム)
Claims (1)
- 【特許請求の範囲】 (1)機械的、化学的鏡面研磨後、表面層が除去され1
なる事を特徴とす4p9:zy−一・(2)除去量が1
5#lI以下である事を特徴とする特許 (3)表面層を酸化し、出来た酸化膜を除去する事κよ
ヤll藺欠陥層の除去されてなる事を時機とする前記特
許請求の範囲第1項記載のシリコン基板● (4)表面層除去方法が化学的エツチングである事を特
徴とする前記特許請求の範11111 ft記載のシリ
コン基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5019782A JPS58168237A (ja) | 1982-03-30 | 1982-03-30 | シリコン基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5019782A JPS58168237A (ja) | 1982-03-30 | 1982-03-30 | シリコン基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58168237A true JPS58168237A (ja) | 1983-10-04 |
Family
ID=12852410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5019782A Pending JPS58168237A (ja) | 1982-03-30 | 1982-03-30 | シリコン基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58168237A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993001615A1 (en) * | 1991-07-02 | 1993-01-21 | Tadahiro Ohmi | Silicon wafer and its cleaning method |
CN104347401A (zh) * | 2013-07-29 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极性晶体管的制造方法 |
-
1982
- 1982-03-30 JP JP5019782A patent/JPS58168237A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993001615A1 (en) * | 1991-07-02 | 1993-01-21 | Tadahiro Ohmi | Silicon wafer and its cleaning method |
CN104347401A (zh) * | 2013-07-29 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极性晶体管的制造方法 |
US9620615B2 (en) | 2013-07-29 | 2017-04-11 | Csmc Technologies Fab1 Co., Ltd. | IGBT manufacturing method |
CN104347401B (zh) * | 2013-07-29 | 2017-05-10 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极性晶体管的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5395788A (en) | Method of producing semiconductor substrate | |
JP5599342B2 (ja) | 半導体装置の製造方法 | |
WO2009116227A1 (ja) | Soiウェーハ及び半導体デバイスならびにsoiウェーハの製造方法 | |
JP6036732B2 (ja) | 貼り合わせウェーハの製造方法 | |
KR101488667B1 (ko) | Soi 웨이퍼의 실리콘 산화막 형성 방법 | |
JP5532680B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JP2000331899A (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
KR101486779B1 (ko) | Soi 기판의 제조 방법 및 soi기판 | |
JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN117136428A (zh) | 硅晶圆的清洗方法及带自然氧化膜的硅晶圆的制造方法 | |
TWI716627B (zh) | 貼合式soi晶圓的製造方法 | |
JP5320954B2 (ja) | Soiウェーハの製造方法 | |
JP2016201454A (ja) | Soiウェーハの製造方法 | |
JP3921823B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JPS58168237A (ja) | シリコン基板 | |
JPH05109678A (ja) | Soi基板の製造方法 | |
JP2003309101A (ja) | 貼り合せ基板の製造方法 | |
JPH06216377A (ja) | Mos型半導体装置の製造方法 | |
JP5018607B2 (ja) | 半導体装置の製造方法 | |
JPH11345954A (ja) | 半導体基板及びその製造方法 | |
JP4239324B2 (ja) | 張り合わせsoiウェーハの製造方法 | |
WO2022001779A1 (zh) | 绝缘体上半导体结构的制造方法 | |
JP2796666B2 (ja) | Copを低減した張り合わせ半導体基板およびその製造方法 | |
JPH07335513A (ja) | 半導体基板の製造方法 | |
JP3441653B2 (ja) | 半導体装置の製造方法 |