JPS58158953A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPS58158953A JPS58158953A JP4080982A JP4080982A JPS58158953A JP S58158953 A JPS58158953 A JP S58158953A JP 4080982 A JP4080982 A JP 4080982A JP 4080982 A JP4080982 A JP 4080982A JP S58158953 A JPS58158953 A JP S58158953A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- electrodes
- gate
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹脂刺止半導体装置罠関し、王に絶縁ゲート電
界効果トランジスタ（ＭＯＳＦＥＴ）の静電破壊防止技
術を対象とする。
界効果トランジスタ（ＭＯＳＦＥＴ）の静電破壊防止技
術を対象とする。
高周波増幅用のＭＯＳＦＥＴにおいては静電破壊防止用
の保膿ダイオードが同じ基板上に内蔵されているがそれ
にもかかわらずゲートの静電破壊が起り易い。特に高い
胸波数を使う双極形ＭＯ８ＦＥＴでは保腰ダイオードの
静電容量が大きくインピーダンスのマツチングがとれな
いため遅れを生じることが多い。このため樹脂封止され
たＭＯＳＦＥＴを導電性ケースに入れて静電気がチ々−
ジされないようにしているが、測定時や機器への組み込
み時に生じる静電破壊音防止することは困難であったう 本発明は上記した問題を解消するためになされたもので
、その目的は静電破壊耐量を大きくした信頼性のある樹
脂刺止半導体装置の提供にある。
の保膿ダイオードが同じ基板上に内蔵されているがそれ
にもかかわらずゲートの静電破壊が起り易い。特に高い
胸波数を使う双極形ＭＯ８ＦＥＴでは保腰ダイオードの
静電容量が大きくインピーダンスのマツチングがとれな
いため遅れを生じることが多い。このため樹脂封止され
たＭＯＳＦＥＴを導電性ケースに入れて静電気がチ々−
ジされないようにしているが、測定時や機器への組み込
み時に生じる静電破壊音防止することは困難であったう 本発明は上記した問題を解消するためになされたもので
、その目的は静電破壊耐量を大きくした信頼性のある樹
脂刺止半導体装置の提供にある。
以下本発明を実施例にそって具体的に説明する。
第１図は本発明を高周波増幅用の双極形ＭＯ８ＦＥＴに
適用した場合の一実施例を示す原理的構造断面図である
。
適用した場合の一実施例を示す原理的構造断面図である
。
同図において、ｌは例えばＰ型Ｓｉ牛導体基板、２はＮ
型拡散層でＭＯＳＦＥＴのソース、ドレイン電極Ｓ、
Ｄが接続され、３はケート絶縁膜でこの上にゲート１
１極Ｇ、、Ｇ、が設けられる。４゜５はＰＮ接合をつ（
るＮ型及びＰ型拡散層で、２つのＰ型拡散層５をソース
ＳとゲートＧ、にそれぞれ接続することによってゲート
保睦タイオードを構成する。なお第２ゲートＧ、の保睦
夕゛イオードは同図では省略されている。ソース、ドレ
イン及びゲートの各電＆はＡｕワイヤ等を介して図示さ
れないリード端子に接続される。６は樹脂モールド体で
リード端子の一部は樹脂の外部に突出するようになる。
型拡散層でＭＯＳＦＥＴのソース、ドレイン電極Ｓ、
Ｄが接続され、３はケート絶縁膜でこの上にゲート１
１極Ｇ、、Ｇ、が設けられる。４゜５はＰＮ接合をつ（
るＮ型及びＰ型拡散層で、２つのＰ型拡散層５をソース
ＳとゲートＧ、にそれぞれ接続することによってゲート
保睦タイオードを構成する。なお第２ゲートＧ、の保睦
夕゛イオードは同図では省略されている。ソース、ドレ
イン及びゲートの各電＆はＡｕワイヤ等を介して図示さ
れないリード端子に接続される。６は樹脂モールド体で
リード端子の一部は樹脂の外部に突出するようになる。
上記樹脂モールド体はエポキシ糸樹脂等の樹脂材料にカ
ーボン（Ｃ）粉床等を混入して適当な導電性をもたせた
ものを使用する。この導電性をもった樹脂はそれによる
リーク電流によって内部のＭＱＳＦＥＴの動作が影響さ
れることな（、しかもそれが静電破壊防止に効果のある
導電率をもつものを選ぶものである。例えば、樹脂モー
ルド体で刺辻された電極間抵抗が５Ｊ’）程度であるこ
とが最ものぞましい。
ーボン（Ｃ）粉床等を混入して適当な導電性をもたせた
ものを使用する。この導電性をもった樹脂はそれによる
リーク電流によって内部のＭＱＳＦＥＴの動作が影響さ
れることな（、しかもそれが静電破壊防止に効果のある
導電率をもつものを選ぶものである。例えば、樹脂モー
ルド体で刺辻された電極間抵抗が５Ｊ’）程度であるこ
とが最ものぞましい。
以上実施例で述べた本発明によれば、導電性を有する樹
脂モールド体で封止することにより、第２図に示すよう
にソース・ゲート掴の保−タイオードＤ、、Ｉ）、に並
列抵抗Ｒ，，Ｒ，が挿入されたと同じことになり、樹脂
モールド体が静電気のリークバスとなってＭＱＳＦＥＴ
に印加される電圧が低Ｔ″ｆる。例えば５ＭΩ程度では
ＭＱＳＦＥＴの動作に及ぼす影響は小さく、高周波ＭＯ
８ＦＥ′ｒの場合１〜μＡ程度しかリークしないうこの
ことから本発明によってＭＱＳＦＥＴの静電破壊に対す
る耐性が向上し、しかもコスト的には全く変ることなく
工程管理上の効果が上る。
脂モールド体で封止することにより、第２図に示すよう
にソース・ゲート掴の保−タイオードＤ、、Ｉ）、に並
列抵抗Ｒ，，Ｒ，が挿入されたと同じことになり、樹脂
モールド体が静電気のリークバスとなってＭＱＳＦＥＴ
に印加される電圧が低Ｔ″ｆる。例えば５ＭΩ程度では
ＭＱＳＦＥＴの動作に及ぼす影響は小さく、高周波ＭＯ
８ＦＥ′ｒの場合１〜μＡ程度しかリークしないうこの
ことから本発明によってＭＱＳＦＥＴの静電破壊に対す
る耐性が向上し、しかもコスト的には全く変ることなく
工程管理上の効果が上る。
本発明の説明にあたって双極形ＭＯ８ＦＥＴを例に掲げ
たが、本発明はこれ以外のパワーＭＯ８ＦＥＴ、高周波
増幅用バイポーラトランジスタ。
たが、本発明はこれ以外のパワーＭＯ８ＦＥＴ、高周波
増幅用バイポーラトランジスタ。
バイポーラ・ＭＱＳＩＣ等にも同様に応用することがで
きる。
きる。
事
第１図は本発明による樹脂封止双極形ＭＯ８ＦＥＴのＩ
ＩＡ理的構造を示す断面図、第２図は第１図で示したＭ
ＱＳＦＥＴと等価の回路図である。 ｌ・・・半導体基板、２・・・拡散層、３・・・ゲート
絶縁膜、４，５・・・拡散層、６・・・樹脂モールド体
。
ＩＡ理的構造を示す断面図、第２図は第１図で示したＭ
ＱＳＦＥＴと等価の回路図である。 ｌ・・・半導体基板、２・・・拡散層、３・・・ゲート
絶縁膜、４，５・・・拡散層、６・・・樹脂モールド体
。
Claims (1)
- 【特許請求の範囲】 １、樹脂モールド体により刺止された半導体装置におい
て、樹脂モールド体に導電性材料を使用し。 この導電性樹脂はそれによるリーク１ｍ流により半導体
装置の動作が影響されることな（、かつ静電破壊防止の
効果がある導電１軍を！ｆることを％徴とする機脂刺止
半導体装徽。 ２、上記半導体装置は絶縁ゲート電界効果トランジスタ
とそのゲート保麹ター４オートとを当むものである咎許
―求の範囲第１項に記載の樹脂刺止半導体装置。 ３、上記導電性樹脂による電極間抵抗は５ＭΩ程度であ
る特許請求の範囲第２項に記載の樹脂刺止半導体装置。 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080982A JPS58158953A (ja) | 1982-03-17 | 1982-03-17 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080982A JPS58158953A (ja) | 1982-03-17 | 1982-03-17 | 樹脂封止半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58158953A true JPS58158953A (ja) | 1983-09-21 |
Family
ID=12590964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4080982A Pending JPS58158953A (ja) | 1982-03-17 | 1982-03-17 | 樹脂封止半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158953A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0265290A2 (en) * | 1986-10-24 | 1988-04-27 | Xerox Corporation | Electrostatic discharge protection network for large area transducer arrays |
| FR2645680A1 (fr) * | 1989-04-07 | 1990-10-12 | Thomson Microelectronics Sa Sg | Encapsulation de modules electroniques et procede de fabrication |
-
1982
- 1982-03-17 JP JP4080982A patent/JPS58158953A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0265290A2 (en) * | 1986-10-24 | 1988-04-27 | Xerox Corporation | Electrostatic discharge protection network for large area transducer arrays |
| FR2645680A1 (fr) * | 1989-04-07 | 1990-10-12 | Thomson Microelectronics Sa Sg | Encapsulation de modules electroniques et procede de fabrication |
| US5041395A (en) * | 1989-04-07 | 1991-08-20 | Sgs-Thomson Microelectronics S.A. | Method of encapsulating an integrated circuit using a punched metal grid attached to a perforated dielectric strip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272496B1 (ko) | 공급 전압범위를 넘는 입력 요구 동작용 정전방전 보호 | |
| US5341003A (en) | MOS semiconductor device having a main unit element and a sense unit element for monitoring the current in the main unit element | |
| JPS6387758A (ja) | 半導体デバイス | |
| CN104662762B (zh) | 半导体装置 | |
| KR100231502B1 (ko) | 반도체 집적 회로의 입력 보호 회로 및 전원 보호회로 | |
| KR970072376A (ko) | 절연기판상의 반도체 장치 및 그 보호 회로 | |
| TWI276228B (en) | Protective element and semiconductor device using the same | |
| JPS58158953A (ja) | 樹脂封止半導体装置 | |
| JPS5972748A (ja) | 半導体装置 | |
| JP2000299927A (ja) | 電力供給系 | |
| JPH04332160A (ja) | 出力バッファ | |
| JPS6436060A (en) | Static electricity protective device of mis integrated circuit | |
| KR100226741B1 (ko) | 정전기보호회로 | |
| JPS58161375A (ja) | 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路 | |
| KR970053847A (ko) | 반도체 장치용 정전기 방지회로 및 그 제조방법 | |
| JPH0468576A (ja) | 半導体装置 | |
| JPH01278771A (ja) | 半導体集積回路の入力保護装置 | |
| JPS62166557A (ja) | 半導体静電破壊保護装置 | |
| JP2585633B2 (ja) | 半導体装置 | |
| JPH0526344B2 (ja) | ||
| JPS6066473A (ja) | Ｍｏｓ型半導体装置の入力保護回路 | |
| JPS61166073A (ja) | 半導体集積回路装置 | |
| KR960012458A (ko) | 과전류 보호기능을 가지는 전력공급용 반도체장치 | |
| JPS59207650A (ja) | 入出力保護装置 | |
| JPH0312786B2 (ja) |