JPS58154911A - 利得制御増幅器 - Google Patents
利得制御増幅器Info
- Publication number
- JPS58154911A JPS58154911A JP3772382A JP3772382A JPS58154911A JP S58154911 A JPS58154911 A JP S58154911A JP 3772382 A JP3772382 A JP 3772382A JP 3772382 A JP3772382 A JP 3772382A JP S58154911 A JPS58154911 A JP S58154911A
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- diode
- voltage
- diodes
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、利得制御増幅器、特にテレビジョンの中間周
波増幅器などにおいて、混変調歪みなどの歪みを抑圧す
ることのできる利得制御増幅器に関する。
波増幅器などにおいて、混変調歪みなどの歪みを抑圧す
ることのできる利得制御増幅器に関する。
従来のテレビジョン受像機等に使用されている、利得制
御機能をもつ半導体集積回路による中間周波増幅回路の
方式としては、トランジスタのエミッタ帰還インピーダ
ンスを変化させる方式が広く用いられ、その例として第
１図のような回路がある。第１図に於て、１と２は差動
増幅器を構成するトランジスタ、３と４は信号入力端子
、６と６は出力負荷抵抗、７と８は出力端子、９と１０
は利得制御ダイオード、１１はダイオード９，１ｏへ供
給する電流を制御する抵抗、１２．１３はトランジスタ
１，２のエミッタ電流とダイオード９゜１０の電流を流
す為の抵抗、１４は利得制御用電圧印加端子、１５は直
流電源電圧印加端子である。
御機能をもつ半導体集積回路による中間周波増幅回路の
方式としては、トランジスタのエミッタ帰還インピーダ
ンスを変化させる方式が広く用いられ、その例として第
１図のような回路がある。第１図に於て、１と２は差動
増幅器を構成するトランジスタ、３と４は信号入力端子
、６と６は出力負荷抵抗、７と８は出力端子、９と１０
は利得制御ダイオード、１１はダイオード９，１ｏへ供
給する電流を制御する抵抗、１２．１３はトランジスタ
１，２のエミッタ電流とダイオード９゜１０の電流を流
す為の抵抗、１４は利得制御用電圧印加端子、１５は直
流電源電圧印加端子である。
以上の回路要素で信号入力端子３，４に加えられた入力
信号は構成された利得制御増幅器では、トランジスタ１
と２を主体とする差動増幅器で増幅されて、出力端子７
と８から出力される。又、端子１４から抵抗１１を介し
て利得制御電圧が、ダイオード９，１０のアノードに印
加され、ダイオード９，１ｏに流れる電流が変化し、そ
のインピーダンスが変化するところとなり、利得制御が
なされる。
信号は構成された利得制御増幅器では、トランジスタ１
と２を主体とする差動増幅器で増幅されて、出力端子７
と８から出力される。又、端子１４から抵抗１１を介し
て利得制御電圧が、ダイオード９，１０のアノードに印
加され、ダイオード９，１ｏに流れる電流が変化し、そ
のインピーダンスが変化するところとなり、利得制御が
なされる。
ところで、かかる従来の利得制御回路では、ダイオード
９，１００電流は端子１４の印加電圧によって、第２図
に示されるように変化する。、これはダイオードの電圧
−電流特性の基本式より簡単に示される。ここでＩｎは
ダイオードに流れる電流、ＶＤはダイオードの両端の電
圧、Ｉｓはダイオードの飽和電流、ｋはボルツマン定数
、ｑは電子の電荷、Ｔは絶対温度である。この様に、ダ
イオードは非線形素子で、電圧−電流特性は直線性が悪
い為に、インピーダンスの変化も非線形であり、特に、
電流の立ち上がり付近では、最も直線性が悪い。したが
って、従来の利得制御回路では、混変調歪みなどが多く
、又その為に利得制御範囲も狭く、８１をも悪くすると
いう問題点があった。
９，１００電流は端子１４の印加電圧によって、第２図
に示されるように変化する。、これはダイオードの電圧
−電流特性の基本式より簡単に示される。ここでＩｎは
ダイオードに流れる電流、ＶＤはダイオードの両端の電
圧、Ｉｓはダイオードの飽和電流、ｋはボルツマン定数
、ｑは電子の電荷、Ｔは絶対温度である。この様に、ダ
イオードは非線形素子で、電圧−電流特性は直線性が悪
い為に、インピーダンスの変化も非線形であり、特に、
電流の立ち上がり付近では、最も直線性が悪い。したが
って、従来の利得制御回路では、混変調歪みなどが多く
、又その為に利得制御範囲も狭く、８１をも悪くすると
いう問題点があった。
本発明は従来の利得制御回路に存在した、上述の問題点
を排除すべくなされたもので、利得制御ダイオードの組
を複数とし、それぞれのダイオードの片方が抵抗を介し
て接続されることを特徴としたものである。
を排除すべくなされたもので、利得制御ダイオードの組
を複数とし、それぞれのダイオードの片方が抵抗を介し
て接続されることを特徴としたものである。
第３図は、本発明の一実施例であり、図中、第１図と同
一の回路要素には、同一の番号を付している。ここで、
１６，１７．１Ｂ、１９．２０は利得制御特性を決定す
る抵抗、２１．２２はさらに付加されたところの利得制
御用ダイオードである。
一の回路要素には、同一の番号を付している。ここで、
１６，１７．１Ｂ、１９．２０は利得制御特性を決定す
る抵抗、２１．２２はさらに付加されたところの利得制
御用ダイオードである。
この回路で、利得制御電圧印加端子１４に加わる電圧が
十分低く、ダイオード９，１０，２１゜２２が導通して
いない状態ではトランジスタ１のエミッタ電流は、１２
と１６．１７．１９の抵抗に分割され、この時の利得は
これらの抵抗によって決まる。この状態では、ダイオー
ド９，２１０カソードの電位は、ダイオード２１の方が
低いので端子１４の印加電圧を次第に高くしてゆくと、
２１の方が先に導通をはじめる。すなわち、２１のイン
ピーダンス変化による利得制御が開始される。さらに、
端子１４の電圧を次第に高くしてゆくと、抵抗１９によ
る電圧降下の分だけ遅れて、ダイオード９も導通をはじ
め、９のインピーダンス変化による利得制御も加わって
くる。一方、トランジスタ２のエミッタ電流の変化モ、
タイオード１０．同２２ならびに抵抗２０，１８．１６
の回路構成により同様に行なわれる。
十分低く、ダイオード９，１０，２１゜２２が導通して
いない状態ではトランジスタ１のエミッタ電流は、１２
と１６．１７．１９の抵抗に分割され、この時の利得は
これらの抵抗によって決まる。この状態では、ダイオー
ド９，２１０カソードの電位は、ダイオード２１の方が
低いので端子１４の印加電圧を次第に高くしてゆくと、
２１の方が先に導通をはじめる。すなわち、２１のイン
ピーダンス変化による利得制御が開始される。さらに、
端子１４の電圧を次第に高くしてゆくと、抵抗１９によ
る電圧降下の分だけ遅れて、ダイオード９も導通をはじ
め、９のインピーダンス変化による利得制御も加わって
くる。一方、トランジスタ２のエミッタ電流の変化モ、
タイオード１０．同２２ならびに抵抗２０，１８．１６
の回路構成により同様に行なわれる。
以上、第３図における、利得制御の動作を簡単に述べだ
が、利得制御開始時には、ダイオード２１のカソード側
に直列に抵抗１９が存在するので、ダイオードの立ち上
がり付近での直線性の悪さを抑えることができる。す々
わち、利得制御開始時における直線性を改善することが
できる。
が、利得制御開始時には、ダイオード２１のカソード側
に直列に抵抗１９が存在するので、ダイオードの立ち上
がり付近での直線性の悪さを抑えることができる。す々
わち、利得制御開始時における直線性を改善することが
できる。
第４図は本発明の他の実施例を示す利得制御回路図であ
る。同図において、第３図と同一番号は同一物を示し、
２５．２６は利得制御用ダイオード、２３．２４は利得
制御特性を決定する抵抗である。本実施例ではトランジ
スタ１のエミッタ電流は抵抗１７．１９が存在するので
、端子１４の印加電圧を序々に上昇させるとダイオード
２５゜２１＋１９と順次動作が初まる。従って、第３図
で示す実施例の場合より更に、低歪みの利得制御が実現
出来る。
る。同図において、第３図と同一番号は同一物を示し、
２５．２６は利得制御用ダイオード、２３．２４は利得
制御特性を決定する抵抗である。本実施例ではトランジ
スタ１のエミッタ電流は抵抗１７．１９が存在するので
、端子１４の印加電圧を序々に上昇させるとダイオード
２５゜２１＋１９と順次動作が初まる。従って、第３図
で示す実施例の場合より更に、低歪みの利得制御が実現
出来る。
第６図はトランジスタ９’、１０’をダイオード接続し
たもので、第３図及び第４図のダイオード９．１０に対
応する。
たもので、第３図及び第４図のダイオード９．１０に対
応する。
第６図は利得制御電圧を別々に印加する方式を示したも
ので、一方は端子１４より抵抗１１を介してダイオード
２１．２２の接続点に印加し、他方は端子１４′より抵
抗１１′を介してダイオード９．１ｏの接続点に印加し
たものである。尚、第６図において第３図と同一番号は
同一物を示す。
ので、一方は端子１４より抵抗１１を介してダイオード
２１．２２の接続点に印加し、他方は端子１４′より抵
抗１１′を介してダイオード９．１ｏの接続点に印加し
たものである。尚、第６図において第３図と同一番号は
同一物を示す。
本実施例の場合、制御電圧が別々に印加されるので、第
３図で示す実施例の場合より更に低歪みの利得制御が実
現出来る効果がある。
３図で示す実施例の場合より更に低歪みの利得制御が実
現出来る効果がある。
以上の如く、本発明はテレビジョン受像機等に使用され
ている利得制御機能をもつ従来の中間周波増幅回路で問
題となった、利得制御開始時の直線性の悪化による混変
調歪みを減少させるばかりでなく、利得制御範囲も広く
することができ、−も改善できるものであり、半導体集
積回路化に好適な回路構成を具備しておシ、テレビジョ
ン受像機の中間周波増幅回路用として十分な性能を発揮
する半導体集積回路が実現できる。
ている利得制御機能をもつ従来の中間周波増幅回路で問
題となった、利得制御開始時の直線性の悪化による混変
調歪みを減少させるばかりでなく、利得制御範囲も広く
することができ、−も改善できるものであり、半導体集
積回路化に好適な回路構成を具備しておシ、テレビジョ
ン受像機の中間周波増幅回路用として十分な性能を発揮
する半導体集積回路が実現できる。
第１図は従来の利得制御回路側図、第２図はダイオード
の基本的な電圧−電流特性図、第３図は本発明の実施例
に係る利得制御回路図、第４図〜第６図は本発明の他の
実施例を示す回路図である。 １．２・・・・・・差動増幅器を構成するトランジスタ
、３．４・・・・・・入力端子、６，６・・・・・・負
荷抵抗、７゜８・・・・・・出力端子、９，１０，２１
，２２，２５゜２６・・・・・・利得制御ダイオード、
９’、１０’・・・・・・ダイオード接続されたトラン
ジスタ、１１．１１’・・・・・利得制御ダイオードへ
供給する電流を制御する抵抗、１２＋１３・・・・・・
エミッタ抵抗、１６，１７゜１８．１９，２０，２３．
２４・・・・・・利得制御特性を決定する抵抗、１４．
１４’・・・・・・利得制御用電圧印加端子、１６・・
・・・・直流電源電圧印加端子。 第１図 第５図
の基本的な電圧−電流特性図、第３図は本発明の実施例
に係る利得制御回路図、第４図〜第６図は本発明の他の
実施例を示す回路図である。 １．２・・・・・・差動増幅器を構成するトランジスタ
、３．４・・・・・・入力端子、６，６・・・・・・負
荷抵抗、７゜８・・・・・・出力端子、９，１０，２１
，２２，２５゜２６・・・・・・利得制御ダイオード、
９’、１０’・・・・・・ダイオード接続されたトラン
ジスタ、１１．１１’・・・・・利得制御ダイオードへ
供給する電流を制御する抵抗、１２＋１３・・・・・・
エミッタ抵抗、１６，１７゜１８．１９，２０，２３．
２４・・・・・・利得制御特性を決定する抵抗、１４．
１４’・・・・・・利得制御用電圧印加端子、１６・・
・・・・直流電源電圧印加端子。 第１図 第５図
Claims (2)
- （１）差動対トランジスタと、前記差動対トランジスタ
のエミッタ点に接続された一対の第１のダイオードと、
前記エミッタ点から抵抗を通じて前記第１のダイオード
より低電位側電源端に接続された第２のダイオードとを
備え、前記第１゜第２の各ダイオードを介して利得制御
電圧を供給することを特徴とする利得制御増幅器。 - （２）前記第２のダイオードが複数対のダイオード対か
ら構成され、前記ダイオード対のカソードは抵抗を介し
て差動対トランジスタのエミッタ点に接続されたことを
特徴とする特許請求の範囲第１項に記載の利得制御増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3772382A JPS58154911A (ja) | 1982-03-09 | 1982-03-09 | 利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3772382A JPS58154911A (ja) | 1982-03-09 | 1982-03-09 | 利得制御増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58154911A true JPS58154911A (ja) | 1983-09-14 |
| JPH0418482B2 JPH0418482B2 (ja) | 1992-03-27 |
Family
ID=12505417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3772382A Granted JPS58154911A (ja) | 1982-03-09 | 1982-03-09 | 利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58154911A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947817A (ja) * | 1982-06-22 | 1984-03-17 | テキサス・インスツルメンツ・ドイツチエランド・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 高周波増幅器 |
| US5668502A (en) * | 1995-04-04 | 1997-09-16 | U.S. Philips Corporation | Amplifier stage having a switchable gain and reduced distortion |
| EP1681764A2 (en) * | 2000-02-15 | 2006-07-19 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
-
1982
- 1982-03-09 JP JP3772382A patent/JPS58154911A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947817A (ja) * | 1982-06-22 | 1984-03-17 | テキサス・インスツルメンツ・ドイツチエランド・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 高周波増幅器 |
| US5668502A (en) * | 1995-04-04 | 1997-09-16 | U.S. Philips Corporation | Amplifier stage having a switchable gain and reduced distortion |
| EP1681764A2 (en) * | 2000-02-15 | 2006-07-19 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
| EP1681764A3 (en) * | 2000-02-15 | 2008-11-26 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0418482B2 (ja) | 1992-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907262A (en) | Folded-cascode amplifier stage | |
| US3497824A (en) | Differential amplifier | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US3987369A (en) | Direct-coupled FET amplifier | |
| US3946325A (en) | Transistor amplifier | |
| JPH0447488B2 (ja) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4241314A (en) | Transistor amplifier circuits | |
| US4757275A (en) | Wideband closed loop amplifier | |
| GB2295289A (en) | Wideband constant impedance amplifiers | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JPH0712128B2 (ja) | 増幅器 | |
| US6246290B1 (en) | High gain, current driven, high frequency amplifier | |
| JP2509462Y2 (ja) | 増幅器 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPH0478044B2 (ja) | ||
| JP3963251B2 (ja) | 電子回路 | |
| JPH10341119A (ja) | 差動増幅回路 | |
| KR840001120B1 (ko) | 증폭기 | |
| JPH0517695Y2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH0575368A (ja) | 非線型増幅器 | |
| JPS6259485B2 (ja) |