JP3963251B2

JP3963251B2 - 電子回路

Info

Publication number: JP3963251B2
Application number: JP2001310935A
Authority: JP
Inventors: 俊二木村
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2001-10-09
Filing date: 2001-10-09
Publication date: 2007-08-22
Anticipated expiration: 2021-10-09
Also published as: JP2003115731A

Description

【０００１】
【発明の属する技術分野】
本発明は、直流定電流源回路を具備する複数の要素回路からなる電子回路に係り、特に電源電圧変動耐性を向上させた電子回路に関するものである。
【０００２】
【従来の技術】
図５に典型的なバイポーラトランジスタ（ｎｐｎ型）のエミッタ接地時の電流電圧特性を示す。図５において、Ｖceはトランジスタのコレタタ・エミッタ間電圧、Ｉceはトランジスタのコレクタ・エミッタ間電流、Ｖbeはトランジスタのベース・エミッタ間電圧、ＶcactはトランジスタのＶceの活性モード領域の電圧範囲、Ａは図７(a)のギルバート型掛算回路２７の直流定電流源回路２４の電流源トランジスタの動作点、Ｂは図７(b)のコレクタ接地増幅回路２８’の直流定電流源回路２５の電流源トランジスタの動作点、Ｃは図７(c)の差動増幅回路２９’の直流定電流源回路２６電流源トランジスタの動作点を示す。
【０００３】
エミッタ接地トランジスタはアーリー効果を無視すると、ベース・エミッタ間電圧Ｖbeを一定に固定した場合、図５に示す活性モード領域の電圧範囲Ｖcactにおいてコレクタ・エミッタ間電圧Ｖceにほぼ依存しない定電流特性を示す。このため電子回路内で直流定電流源回路として使用されることが多い。
【０００４】
図５では、便宜上ｎｐｎ型バイポーラトランジスタの特性を示したが、ｎチャネルの電界効果型トランジスタを用いても同様で、この場合の記号はＶceがＶds（トランジスタのドレイン・ソース間電圧）、ＩceがＩds（トランジスタのドレイン・ソース間電流）、ＶbeがＶgs（トランジスタのゲート・ソース間電圧）、ＶcactがＶdsat（トランジスタのＶdsの飽和領域の電圧範囲）となる。
【０００５】
図６(a)〜(c)に、従来のトランジスタを用いた直流定電流源回路の例を示す。図６において、１は高電位側端子、２は低電位側端子、３は電流制御端子、４は電流源トランジスタ（ｎｐｎ型バイポーラトランジスタ）、５は直流定電圧源、６は電流源トランジスタ（ｎチャネルの電界効果型トランジスタ）、７は電圧降下回路を示す。
【０００６】
図６(a)は最も一般的な構成で、直流定電圧源５によってトランジスタ４のベース・エミッタ間に定電圧を与えることにより定電流源回路として動作する。図６(b)はノーマリ・オン型（ゲート・ソース間電位差Ｖgsが０Ｖでドレイン・ソース間に電流が流れる）の電界効果型トランジスタ（ｎチャネル）６をＶgs＝０Ｖで用いた例で、ゲート・ソース間を短絡した例である。図６(c)はトランジスタ４のエミッタ端子と低電位側端子２の間に抵抗等の電圧降下回路７を挿入した例である。電圧降下回路７の直列帰還効果で安定した直流電流源が得られる。
【０００７】
図７に、従来の直流定電流源回路を用いた要素回路の例を示す。(a)はギルバート型掛算回路２７、(b)はコレタタ接地増幅回路２８’、(c)は差動増幅回路２９’の構成を示す。図７において、図６におけるものと同じものには同じ符号を付けた。８は高電位側電源端子、９は低電位側電源端子、１０〜１６は信号入力端子、１７〜２１は信号出力端子、２２，２３は負荷抵抗、２４〜２６は直流定電流源回路を示す。
【０００８】
一般に従来の電子回路は、これら図７(a)〜(c)等の要素回路を複数個組み合わせて所望の機能を得るが、電源数を低下させるために可能なかぎり電源端子を共有するように設計される。図８は従来の電子回路を示す図で、図７に示した従来の要素回路２７，２８’，２９’を電源端子８，９を共有して信号入出力端子を縦続に接続した例を示したものである。各要素回路２７，２８’，２９’の信号入出力端子は図に示したように縦続接続されていることもあれば、個々に独立している場合もある。
【０００９】
この図８に示す電子回路が正常に動作するには、少なくとも直流定電流源回路２４〜２６が正常に動作する必要があるが、図７に示した要素回路２７，２８’，２９’は各々回路構成が異なるので、図８に示したように高電位側電源端子８、低電位側電源端子９を共有したとしても、各直流定電流源回路２４〜２６の電流源トランジスタのＶceは各々異なる値となる。前記したように、図５にＡ〜Ｃにより各要素回路２７，２８’，２９’の直流定電流源回路２４〜２６の電流源トランジスタの動作点を示したが、動作点の○印の左右にある縦線間の間隔は、信号入力によるＶceの最大変動範囲を示している。図５に示しているように、全ての電流源トランジスタのＶceの変動範囲が活性モード領域の電圧範囲Ｖcact内に入るよう設計すれば、直流定電流源回路２４〜２６は正常に動作するので、図８に示した電子回路は正常に動作することになる。
【００１０】
【発明が解決しようとする課題】
図７に示した従来の要素回路２７，２８’，２９’では、電流制御端子３の電位は低電位側電源端子９の電位（便宜上Ｖeeと表す）から一定の電位差に設計される。結果として直流定電流源回路２４〜２６に用いられる電流源トランジスタのベース端子の直流電位はＶeeから定電位差で固定され、Ｖeeの変動に追随する。一方、図８に示した電子回路の信号入力端子に入力される信号レベルは、ハイレベルを高電位側電源端子８の電位（便宜上Ｖccと表す）に設定するのが一般的であるので、回路の信号入力端子の直流電位はＶccから一定の電位差に設計される。これにより高電位側電源端子８から直流定電流源回路２４〜２６の高電位側端子１までの回路内部の直流電位は、Ｖccから定電位差で固定され、Ｖccの変動に追随する。すなわち、ＶccとＶeeの間の電位差（電源電圧）が変動した場合に、その電圧変動分は全て直流定電流源回路２４〜２６の電流源トランジスタのＶceに加えられることになる。
【００１１】
信号入出力端子が縦続接続された場合には、後段の回路の信号入力端子の直流電位は前段の回路の信号出力端子の直流電位と等しくなるため、図８の電子回路の例で言えば、コレタタ接地増幅回路２８’や差動増幅回路２９’の信号入力端子１４，１５，１６の直流電位は連鎖的にＶccから一定の電位差で与えられる。このため、高電位側電源端子８と各要素回路内の直流定電流源回路の高電位側端子１までの回路内部の直流電位は、やはりＶccに定電位差で固定され、Ｖccの変動に追随するので、信号入出力端子が独立な場合でも縦続接続された場合でも、ＶccとＶeeの間の電位差が変動した場合には、その電位差変動分は全ての電流源トランジスタのＶceに等しく加えられることになる。
【００１２】
図５中の電流源トランジスタの動作点を見れば明らかなように、ＶccとＶee間の電圧が広がる方向に（高電圧側に）変動した場合には、図中のＡ，Ｂ，ＣはＶceの高い方向にシフトするので、もっともＶceの高いＢのＶce変動幅上限が活性モード領域の電圧範囲の上限を上回った時点で、電子回路は正常に動作できなくなる。同様にＶccとＶeeの電位差が狭まる方向に（低電圧側に）変動した場合には、ＡのＶce変動幅下限が活性モード領域の電圧範囲の下限を下回った時点で、正常に動作できなくなる。
【００１３】
このように従来の電子回路では、電源電圧変動時の電位差変動分が直流定電流源回路の電流源トランジスタのＶceに加えられる構成となっており、このＶceが要素回路の構成によりまちまちであるため、電源電圧の変動に対する動作マージンがＶceの一番高い要素回路と一番低い要素回路によって決定されてしまうという問題があった。
【００１４】
本発明は上記の問題に鑑みてなされたものであり、優れた電源電圧変動耐性を有する電子回路を提供することを目的としたものである。
【００１５】
【課題を解決するための手段】
請求項１に係る発明は、少なくとも１つ以上の電源端子を共有する複数の要素回路からなり、該要素回路の全ては電流制御端子に接続された第１の半導体極性のトランジスタを備えた直流定電流源回路を有し、前記要素回路の信号入力端子の直流電位が高電位側の電源又は接地から定電位差で与えられ且つ前記電流制御端子の直流電位が低電位側の電源又は接地から定電位差で与えられている電子回路において、前記各トランジスタのコレクタ・エミッタ間電圧又はドレイン・ソース間電圧が、前記複数の要素回路間で互いに近い値であって、信号入力時の変動幅が最も大きいトランジスタの変動幅内に、その他のトランジスタの変動幅が収まる値になるように、前記直流定電流源回路の少なくとも１つに直列に電圧降下回路を接続して、前記電源の電圧変動に対する動作マージンを拡大したことを特徴とする電子回路とした。
【００１６】
請求項２に係る発明は、請求項１に係る発明において、前記直流定電流源回路の前記トランジスタを前記第１の半導体極性と反対の第２の半導体極性を有するトランジスタに置換し、且つ前記高電位側を低電位側に、前記低電位側を高電位側に置換したことを特徴とする電子回路とした。
【００１７】
【発明の実施の形態】
本発明では、電子回路を構成する要素回路の直流定電流源回路に用いられている電流源トランジスタのコレクタ・エミッタ間電圧Ｖce（電界効果トランジスタではドレイン・ソース間電圧Ｖds）を調整することによって、その電子回路の電源電圧変動耐性を改善する。具体的には複数の要素回路の内の少なくとも一つの要素回路の直流定電流源回路に直列に電圧降下回路を設ける。この要素回路の直流定電流源回路の電流源トランジスタの半導体極牲と電源極牲は反転することができる。
【００１８】
［第１の実施形態］
図１は本発明の第１の実施形態の電子回路を示す図で、図７と同じものには同じ符号を付けた。３０，３１は電圧降下回路を示す。２７はギルバート型掛算回路、２８はコレクタ接地増幅回路、２９は差動増幅回路である。
【００１９】
図７とは、コレタタ接地増幅回路２８と差動増幅回路２９において、その直流定電流源回路２５，２６に直列に電圧降下回路３０，３１が各々接続されているところが異なる。この電圧降下回路３０，３１は定電流に対して定電圧降下を生じるものであれば抵抗やダイオードのような素子でも良いし、いくつかの素子を組み合わせた回路でも良い。電圧降下回路３０，３１による電圧降下で、そこに接続されている直流定電流源回路２５，２６の電流源トランジスタのＶceは低下する。
【００２０】
図５の電流電圧特性を例にとると、従来回路の直流定電流源回路で最もＶceが低く設計されているのは、入力部のギルバート型掛算回路２７である（図５中のＡ）。図１において電圧降下回路３０，３１がコレタタ接地増幅回路２８と差動増幅回路２９に接続されている理由は、電圧降下回路３０，３１の電圧降下量を適当に調整することにより、両回路２８，２９の電流源トランジスタのＶceを低下させてギルバート型掛算回路２７の電流源トランジスタのＶceに近づけるためである。
【００２１】
図５におけるＡ，Ｂ，Ｃのなかで、信号入力時のＶceの最大変動幅が最も大きいのはＢであるので、ＡとＣのＶce変動幅がＢの変動幅内に収まってしまうようにＢとＣのＶceを電圧降下回路３０，３１を用いて降下させる。
【００２２】
電源電圧の高電圧側への変動にも低電圧側への変動にも最大のマージンを得たい場合には、ＡとＣのＶce変動幅がＢの変動幅に収まっている状態を維持しながら、ＢのＶceが活性モード領域の電圧範囲の中央に来るように電源電圧を上げ、その電源電位を標準電源電位とすればよい。図５ではＡが活性モード領域の電圧範囲の中央より低電圧側にあるが、全ての動作点が高電圧側にある場合は、全ての要素回路に電圧降下回路を付加すれば標準電源電位を変更する必要なく同様の状態を実現できる。
【００２３】
電源電圧の高電位側への変動にのみ最大のマージンを取りたい場合には、ＡとＣのＶce変動幅がＢの変動幅に収まっている状態を維持しながら、ＢのＶce変動幅下限が活性モード領域の電圧範囲の下限と等しくなるように、各電圧降下回路の電圧降下量を調整すればよい。必要に応じてギルバート型掛算回路２７にも電圧降下回路を付加してよい。
【００２４】
逆に、電源電圧の低電位側への変動にのみ最大のマージンを取りたい場合には、ＡとＣのＶce変動幅がＢの変動幅に収まっている状態を維持しながら、ＢのＶce変動幅上限が活性モード領域の電圧範囲の上限と等しくなるように電源電圧を上げ、その電源電位を標準電源電位とすればよい。
【００２５】
ここでは便宜上最も改善効果が大きい例を示したが、最もＶce変動幅の大きい電流源トランジスタのＶce変動幅の中に必ずしも全ての電流源トランジスタのＶce変動幅が入っている必要はない。例えばＢのＶceが少し低下しただけでも、電源電圧の高電圧側への変動マージンに改善効果があるのは明らかである。すなわち、少なくとも一つの要素回路（最もＶceが高い電流源トランジスタを有する要素回路）に電圧降下回路が付加されていればよい。
【００２６】
［第２の実施形態］
図２は本発明の第２の実施形態の電子回路を示す図で、簡単のために一つの要素回路（これはコレタタ接地増幅回路に相当）のみからなるものを示した。図２において、図１、図６(b)と同じものには同じ符号を付けた。すなわち、直流定電流源回路２５として、図６(b)の回路を使用したものである。図１と比較して分かるように、電圧降下回路３０が直流定電流源回路２５の低電位側端子２と低電位側電源端子９の間に挿入されており、第１の実施形態と同様の効果が得られる。ただし本実施形態は、低電位側端子２と電流制御端子３を短絡可能な直流定電流源回路を用いたときのみ有効である。
【００２７】
［第３の実施形態］
図３は本発明の第３の実施形態の電子回路を示す図で、図２と同様に一つの要素回路のみを示した。図３において、図１と同じものには同じ符号を付けた。３２はトランジスタ（ｐｎｐ型バイポーラトランジスタ）を示す。トランジスタはその半導体極性を反転させた場合、電源極性を反転させれば同様に動作するので、第１の実施形態と同様の効果が得られる。この場合、電源の極性が反転するので、信号入力端子の直流電位は低電位側電源端子９の電位から定電位差で与えられ、電流制御端子３の電位は高電位側電源端子８の電位から定電位差で与えられる。
【００２８】
図３は便宜上直流定電流源回路に図６(a)に示した回路の極性反転させたトランジスタ３２を用いたが、ｐｎｐ型バイポーラトランジスタを用いた電流源回路であれば、回路構成は任意である。
【００２９】
また、図３の実施形態では、本発明の第１の実施形態の電子回路において、トランジスタの半導体極性と電源極牲を各々反転させたものを例として示したが、第２の実施形態に適用しても同様の効果が得られる。この場合、電界効果型トランジスタはｐチャネル型となる。
【００３０】
［その他の実施形態］
図１および図３ではバイポーラトランジスタを用いた回路構成を示したが、電界効果型トランジスタを用いても同様の効果が得られる。
【００３１】
また、図１に示した要素回路２７，２８，２９は、電子回路の具体的な例を示す上で便宜上使用したものであり、トランジスタを用いた直流定電流源回路を有し、信号入力端子の直流電位が高電位側（又は低電位側）の電源から定電位差で与えられており、且つ直流定電流源回路の電流制御端子の直流電位が低電位側（又は高電位側）の電源から定電位差で与えられている電子回路であれば、電圧降下回路を組み込むことで、電源電圧変動耐性を高めることが可能となる。
【００３２】
さらに図１では高電位電源端子８、低電位電源端子９が各々共用されている例を示したが、少なくとも一つの電源端子が共用されていれば本発明の効果が得られる。ただし電流制御端子３は電源端子に含まない。
【００３３】
また、電源端子は高電位側と低電位側のいずれか一つを接地にとることができる。高電位側が接地の場合は低電位側は負電源、低電位側が接地の場合は高電位側は正電源となる。
【００３４】
［本発明の特性］
図４に本発明の電流電圧特性を示す。図５と同じものには同じ符号を付けた。図４では例として、電源電圧の高電圧側への変動にも低電圧側への変動にも最大のマージンを得たい場合の動作点Ａ，Ｂ，Ｃを示した。電圧降下回路と標準電源電位の変更により、電源電圧変動マージンが拡大していることがわかる。
【００３５】
なお、図４と図５では、便宜上全ての動作点が同一（Ｖceが同じ）の電流曲線線上にある例を示したが、各要素回路の電流源トランジスタの動作点は、Ｖbeが等しくなくとも良く、またトランジスタサイズが等しくなくても同様の効果が得られる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、電子回路の電源電圧変動マージンが改善され、高い電源電圧変動耐性をもつ電子回路を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の電子回路の回路図である。
【図２】本発明の第２の実施形態の電子回路の回路図である。
【図３】本発明の第３の実施形態の電子回路の回路図である。
【図４】本発明の直流定電流源回路の電流電圧特性の特性図である。
【図５】典型的なバイポーラトランジスタ（ｎｐｎ型）のエミッタ接地時の直流定電流源回路の電流電圧特性の特性図である。
【図６】 (a)〜(c)はトランジスタを用いた直流定電流源回路の回路図である。
【図７】 (a)〜(c)は直流定電流源回路を用いた従来の要素回路の回路図である。
【図８】従来の電子回路の回路図である。
【符号の説明】
Ｖce：トランジスタのコレクタ・エミッタ間電圧
Ｉce：トランジスタのコレクタ・エミッタ間電流
Ｖbe：トランジスタのベース・エミッタ間電圧
Ｖcact：トランジスタのＶceの活性モード領域の電圧範囲
Ａ：ギルバート型掛算回路の電流源トランジスタの動作点
Ｂ：コレクタ接地増幅回路の電流源トランジスタの動作点
Ｃ：差動増幅回路の電流源トランジスタの動作点
１：高電位側端子、２：低電位側端子、３：電流制御端子、４：電流源トランジスタ（ｎｐｎ型バイポーラトランジスタ）、５：直流定電圧源、６：電流源トランジスタ（ｎチャネルの電界効果型トランジスタ）、７：電圧降下回路、８：高電位側電源端子、９：低電位側電源端子、１０〜１６：信号入力端子、１７〜２１：信号出力端子、２２，２３：負荷抵抗、２４〜２６：直流定電流源回路、２７：ギルバート型掛算回路、２８，２８’：コレタタ接地増幅回路、２９，２９’：差動増幅回路、３０，３１：電圧降下回路、３２：トランジスタ（ｐｎｐ型バイポーラトランジスタ）

Claims

少なくとも１つ以上の電源端子を共有する複数の要素回路からなり、該要素回路の全ては電流制御端子に接続された第１の半導体極性のトランジスタを備えた直流定電流源回路を有し、前記要素回路の信号入力端子の直流電位が高電位側の電源又は接地から定電位差で与えられ且つ前記電流制御端子の直流電位が低電位側の電源又は接地から定電位差で与えられている電子回路において、
前記各トランジスタのコレクタ・エミッタ間電圧又はドレイン・ソース間電圧が、前記複数の要素回路間で互いに近い値であって、信号入力時の変動幅が最も大きいトランジスタの変動幅内に、その他のトランジスタの変動幅が収まる値になるように、前記直流定電流源回路の少なくとも１つに直列に電圧降下回路を接続して、前記電源の電圧変動に対する動作マージンを拡大したことを特徴とする電子回路。
請求項１に記載の電子回路において、
前記直流定電流源回路の前記トランジスタを前記第１の半導体極性と反対の第２の半導体極性を有するトランジスタに置換し、且つ前記高電位側を低電位側に、前記低電位側を高電位側に置換したことを特徴とする電子回路。