JPS58147218A - Coupled input amplifying circuit of noise reducing device - Google Patents
Coupled input amplifying circuit of noise reducing deviceInfo
- Publication number
- JPS58147218A JPS58147218A JP57029033A JP2903382A JPS58147218A JP S58147218 A JPS58147218 A JP S58147218A JP 57029033 A JP57029033 A JP 57029033A JP 2903382 A JP2903382 A JP 2903382A JP S58147218 A JPS58147218 A JP S58147218A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- transistor
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は信号圧縮器と信号伸長器とを備えた雑音低減装
置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a noise reduction device comprising a signal compressor and a signal expander.
従来から、ある特定な通信系あるいは特定な記―・再生
系のＳ／Ｎ比を改善するため、その系に信号圧縮器と信
号伸長器とを備えた雑音低減装置を用いることが知られ
ている。Conventionally, it has been known that in order to improve the S/N ratio of a particular communication system or a particular recording/reproduction system, a noise reduction device equipped with a signal compressor and a signal expander is used in that system. There is.
特に信号圧縮器の回路構成部品と信号伸長器の回路構成
部品と１共通に使用し、モードスイッチの切換えによっ
て信号圧縮器の機−と信号伸長器の機能とを切換えるこ
とが可能なｑｔ低減装置がソサイテイ・オブ・エレクト
ロニック・アンド・ラジオ・チクニジアン誌第８巻１９
７４年５／６月号によって提案されている。In particular, a qt reduction device that can be used in common with the circuit components of a signal compressor and the circuit component of a signal expander, and can switch between the functions of the signal compressor and signal expander by switching a mode switch. Society of Electronic and Radio Chikunizian Vol. 8, 19
It was proposed by the May/June 1974 issue.
第１図は、本発明の切換可能型信号圧縮器／信号伸長器
の回路ブロック図を示している。この糧の切換可能型信
号圧縮器／信号伸長器は、ドルビー８３１ノイズ・リダ
クタ１ン・システムとして当業者間で周知のものである
（ドルビーという言葉は、ドルビー研梵所の登録商標で
ある）。FIG. 1 shows a circuit block diagram of the switchable signal compressor/signal expander of the present invention. This switchable signal compressor/stretcher is known to those skilled in the art as the Dolby 831 Noise Reductor System (the word Dolby is a registered trademark of Dolby Research Institute). .
このドルビー８ｇノイズ・リダクシッン・システムな信
号圧縮器に切換えろことによって、このシステムはエン
コーダとなる。信号圧縮器（エンコーダ）は入力信号が
鐘音テープにｌｅ帰されろ前に、この入力信号のダイナ
ミックレンジを圧縮する。このシステムは信号伸長器に
切換えることによって、このシステムはデコーダとなる
。信号伸長器（デコーダ）は入力信号に対するダイナミ
ックレンジの直線性をもとに戻す。記＃／再住プロセス
中に導入される雑音は相当に減少され、従って信号圧縮
器−信号伸長器の組合せは雑音偲減装置として作用する
。By switching to the Dolby 8G noise reduction system signal compressor, this system becomes an encoder. A signal compressor (encoder) compresses the dynamic range of the input signal before it is returned to the bell tape. By switching the system to a signal expander, the system becomes a decoder. A signal expander (decoder) restores the linearity of the dynamic range to the input signal. The noise introduced during the recording/repopulation process is considerably reduced, so that the signal compressor-signal expander combination acts as a noise reduction device.
ドルビー８５ノイズ・すｆクシ１ン・システムでは、通
例２００Ｈｚの周波数値よりも高い信号成分に対して信
号圧ａｌｌ／信号伸長の動作が行なわれる。In the Dolby 85 noise filter system, signal pressure all/signal expansion operations are typically performed on signal components higher than a frequency value of 200 Hz.
次にｊｌｌＩ１図の回路ブロックを参照して、周知のエ
ンコーダ／デコーダについて詳細に説−する。Next, a well-known encoder/decoder will be explained in detail with reference to the circuit block shown in FIG.
第１図に示した雑音低減装置は入力端子Ｔ、と出力端子
Ｔ、との間のメイン・バス！。と、エンコーダ／デコー
ダ切換えのためのモードスイッチＳＷと出力端子Ｔ！と
の間のサイド・バス！ とを有する。The noise reduction device shown in FIG. 1 is connected to the main bus between the input terminal T and the output terminal T! . , mode switch SW for encoder/decoder switching, and output terminal T! Side bus between! and has.
メイン・バス％上には結合口１８１０．反転器１１が配
置されている。There is a connection port 1810 on the main bus%. An inverter 11 is arranged.
サイド・バス１８上には可変フィルター２．備考増幅器
１３．制御増幅器１４．整流器・平滑回路１５．オーパ
ージ１−ト・サプレッサー６が配置されている。On the side bus 18 is a variable filter 2. Remarks Amplifier 13. Control amplifier 14. Rectifier/smoothing circuit 15. An opacity suppressor 6 is arranged.
モードスイッチｓｗが端子Ｔ、に接続されている場合は
、この回路ブロックはエンコーダとなる。When the mode switch sw is connected to the terminal T, this circuit block becomes an encoder.
メイン・バス’ｍ上の結合回路１ｏと反転器１１とは線
形増幅な゛実行する。The coupling circuit 1o and the inverter 11 on the main bus 'm perform linear amplification.
可変フィルタ１２は、整流器・平滑回路１５によって発
生される制御信号ＳＣに応じて２００Ｈｚ以上の周波数
の信号成分に対する伝達量を変化させる。より詳しく説
明すると可変フィルタ１２゜信号増幅器１３．制御増幅
器１４．整流器・平滑回路１５のループによって、モー
ドスイッチｓｗの共通端子Ｔ、における入力信号のレベ
ルが低下すると可変フィルタ１２よりの伝達量が増加す
る。The variable filter 12 changes the amount of transmission for signal components having a frequency of 200 Hz or more in accordance with the control signal SC generated by the rectifier/smoothing circuit 15. To explain in more detail, variable filter 12.signal amplifier 13. Control amplifier 14. Due to the loop of the rectifier/smoothing circuit 15, when the level of the input signal at the common terminal T of the mode switch sw decreases, the amount of transmission from the variable filter 12 increases.
故に、入力信号レベルの低下に従ってサイド・パス！５
上の２００Ｈｚ以上の周波数の信号成分は増加する。Therefore, as the input signal level decreases, the side pass! 5
The signal components at frequencies above 200 Hz increase.
回路ブロックがエンコーダに構成されている場合は、サ
イド・パスノ、上の信号はメイン・バス！□上の信号に
加算される。従って、第２図の振幅−周波数特性に示す
ように２００Ｈｚ以上の信号成分は信号レベルの低下に
従って次第に大きな振幅値をもつようになるう
一方、モードスイッチＳＷが端子Ｔ４に接続されている
場合は、この回路ブロックはデコーダとなる。メイン・
バス！、上の反転器１１は信号反転器として構成されて
おりモードスイッチＳＷの共通端子Ｔｓにはこの反転器
１１の出力信号が印加されるので、サイド・バス１３上
には入力端子ＴｓＫ印加された入力信号と反対位相の信
号が供給されるようになる。従って、サイド・バス１゜
上の信号はメイン・バス１ｍ上の信号から減算されるの
で、デコーｆの出力信号の振幅−周波ＩＩＩＩＩ＃性に
おいては２００Ｈｚ以上の信号成分は信号レベルの低下
に従って次第に小さな振幅値な有するようになる。If the circuit block is configured as an encoder, the signal above is the main bus! □Added to the above signal. Therefore, as shown in the amplitude-frequency characteristics of Fig. 2, signal components of 200 Hz or higher gradually have larger amplitude values as the signal level decreases, while when mode switch SW is connected to terminal T4, , this circuit block becomes a decoder. Maine·
bus! , the upper inverter 11 is configured as a signal inverter, and the output signal of this inverter 11 is applied to the common terminal Ts of the mode switch SW, so that the input terminal TsK is applied to the side bus 13. A signal with the opposite phase to the input signal is now supplied. Therefore, the signal on the side bus 1° is subtracted from the signal on the main bus 1m, so in the amplitude-frequency III characteristic of the output signal of the decoder f, signal components of 200 Hz or higher gradually decrease as the signal level decreases. It will have a small amplitude value.
オーパージ、−ト・サプレッサ１６は、可変フィルタ１
２に印加される端子間電圧の振幅値を制限する。もしこ
のオーパージ、−ト・サプレッサ１６が配置されていな
いと、高レベルの過渡信号には不所望な変化が生じる。The overage suppressor 16 is the variable filter 1
2. Limit the amplitude value of the voltage across the terminals applied to the terminal. If this opage suppressor 16 were not in place, undesirable changes would occur in the high level transient signals.
ところで、上述した結合回路１００入力増幅器２０は、
第３図に示す如きいわゆる演算増幅器のｙ＃ｌｌＫ構成
された非反転差動増幅器である。この入力増幅器２０と
して、第４図に示す如き回路構成が本願発明に先立って
本発明者等によって検討された。By the way, the above-described coupling circuit 100 input amplifier 20 is
This is a non-inverting differential amplifier having a y#llK configuration of a so-called operational amplifier as shown in FIG. As this input amplifier 20, a circuit configuration as shown in FIG. 4 was studied by the present inventors prior to the present invention.
以下、回路動作について述べると、入力信号Ｖ□が正極
性の場合、トランジスタＱ、にペース電圧Ｖ□、が供給
され、これがオン状態になる。トランジスタＱｓ＝Ｑ−
はカレントミラー回路を構成しているので、トランジス
タＱ１がオン状態になることによって、トランジスタＱ
４に電Ｋ Ｉ ｒが流れ、これに対応した電流■、がト
ランジスタＱｓを流れる。そして、トランジスタＱ、の
コレクタ・エミッタ間電圧ｖｃｚｓが低下するウ一方、
トランジスタＱ、がオン状態になることによって、トラ
ンジスタＱ＋、Ｑｔのエミッタ電位がともに上昇する。The circuit operation will be described below. When the input signal V□ has positive polarity, the pace voltage V□ is supplied to the transistor Q, which turns on. Transistor Qs=Q-
constitutes a current mirror circuit, so when transistor Q1 turns on, transistor Q
A current K I r flows through the transistor Qs, and a corresponding current flows through the transistor Qs. Then, while the collector-emitter voltage vczs of transistor Q decreases,
When transistor Q is turned on, the emitter potentials of transistors Q+ and Qt both rise.
故に、トランジスタＱ！のベース電圧■□２が低下して
、これがオフ状ｌＩＫなる。トランジスタＱｓ＝Ｑｓは
カレントミラー回路を構成している。そして、トランジ
スタＱｔの上記動作によって、トランジスタＱ、の電流
■１が減少し、これに対応してトランジスタＱ−の電Ｒ
Ｉ４が減少する。Therefore, transistor Q! The base voltage ■□2 decreases, and this becomes an off-state lIK. Transistor Qs=Qs constitutes a current mirror circuit. Due to the above operation of the transistor Qt, the current 1 of the transistor Q decreases, and correspondingly, the current R of the transistor Q- decreases.
I4 decreases.
トランジスタＱ＝、Ｑｓもカレントミラー回路を構成し
ている。そして、電流Ｉ４が減少することによって、ト
ランジスタＱ？のペース電圧ＶＢＥＴがｔレベルになり
、このトランジスタＱ、のコレクタ・エミッタ間電圧■
ｃａｔが高くなる。従って、出力端子からは、入力信号
■ｉｎと同相の出力信号ｖｏｕｔが得られる。Transistors Q= and Qs also constitute a current mirror circuit. Then, by decreasing the current I4, the transistor Q? The pace voltage VBET of becomes the t level, and the collector-emitter voltage of this transistor Q becomes
cat becomes high. Therefore, an output signal vout having the same phase as the input signal ■in is obtained from the output terminal.
回路である。It is a circuit.
一方、入力信号ｖｉｎが負極性の場合には、トランジス
タＱ、がオフ成層になり、トランジスタＱｔがオン状ｍ
になる。故に、電＊Ｌ−１ｇが減少し、電流Ｉ、、Ｉ、
が増大する。従って、トランジスタＱ、のコレクタ・エ
ミッタ間電圧ＶＣＩが低くなり、トランジスタＱ？のコ
レクタ・エミッタ間電圧ｖＣＥが低下する。故に、出力
端子からは、入力信号■ｈと同相の出力信号■。ｕ’ｔ
が得られる。On the other hand, when the input signal vin has negative polarity, the transistor Q is turned off, and the transistor Qt is turned on.
become. Therefore, the electric current *L-1g decreases, and the current I,,I,
increases. Therefore, the collector-emitter voltage VCI of transistor Q becomes low, and transistor Q? The collector-emitter voltage vCE decreases. Therefore, from the output terminal, the output signal ■ is in phase with the input signal ■h. u't
is obtained.
ここで、上記入力増幅器２０を電源電圧２’＠＠ドルビ
ーシステムの基準から、電源電圧■。、が２ｖであって
も最大出力１２ｄＢ以上が必要であるため、ドルビー基
準レベルｙｌｏｏｍＶとすれば入力増幅器２０の最大出
力を４００ｍＶ以上にしなげればならない。そして、最
大出力を４００ｍＶ以上にする場合、Ｓ／Ｎ比との関係
で入力信号■ｉｎの電圧レベルが２２０ｍＶになる。し
かるに、電源電圧■ｃｃ１に２Ｖにして、入力信号ｖｉ
ｎＹ２２０ｍＶにすると入力部で飽和してしまう。Here, the input amplifier 20 is set to a power supply voltage 2'@@from the standard of the Dolby system, a power supply voltage ■. Even if , is 2V, a maximum output of 12 dB or more is required, so if the Dolby reference level yloomV is used, the maximum output of the input amplifier 20 must be 400 mV or more. When the maximum output is set to 400 mV or more, the voltage level of the input signal ■in becomes 220 mV in relation to the S/N ratio. However, if the power supply voltage ■cc1 is set to 2V, the input signal vi
If nY is set to 220mV, it will be saturated at the input section.
すなわち、基準電圧を１ｖ、電源電圧ｖｃｃを２ｖとす
ると、入力可能な最大振幅は、
（Ｖ −Ｖ −Ｖ ）１／１．４１−Ｖ、、、 テ
ＣＣｓａｔ ＢＥＱＩ
決定される。That is, when the reference voltage is 1v and the power supply voltage vcc is 2v, the maximum amplitude that can be input is determined as (V-V-V)1/1.41-V.
なお、上述におけるＶ、！、は飽和電圧、■ＢｌｅＱ１
は入力トランジスタのベース・エミッタ間電圧である。In addition, V in the above,! , is the saturation voltage, ■BleQ1
is the base-emitter voltage of the input transistor.
そして、上式に設計事項である実数を代入すると、入力
可能な最大振幅は７０ｍＶ（実効値）程度になる。If a real number, which is a design matter, is substituted into the above equation, the maximum amplitude that can be input is about 70 mV (effective value).
以上から明らかなように、従来構造の入力振幅器２０で
は電源電圧■ｃｃが２ｖの場合、ドルビーシステムの基
準を満足し得る人力信号■工ｆｉを供給することができ
ない。As is clear from the above, the input amplifier 20 having the conventional structure cannot supply the human signal input signal fi that satisfies the standards of the Dolby system when the power supply voltage CC is 2V.
すなわち、従来構造の入力増幅回路２０は、超低電圧電
源での使用が不可能である。That is, the input amplifier circuit 20 having the conventional structure cannot be used with an ultra-low voltage power supply.
一方、ドルビーシステムが適用されるテープレコーダ等
においては、小形かつ軽量化が進められている。この場
合、必然的に電源用電池も／Ｊ％形のものが賛意され、
電圧レベルも２マ程度のＳ僅電圧電源が賛意される。On the other hand, tape recorders and the like to which the Dolby system is applied are becoming smaller and lighter. In this case, it is inevitable that the power supply battery should be of the /J% type.
An S low voltage power supply with a voltage level of about 2 mm is recommended.
依って本発明の目的とするところは、超低電圧電ｌ１ｌ
ＩＫよって所望の増ｌＩ！ＩＩＩＩ作を行ない、ドルビ
ーノイズリダク／璽ンシステムに適用可能な入力増幅回
路を提供することにある。Therefore, the object of the present invention is to
Desired increase by IK! It is an object of the present invention to provide an input amplifier circuit that can be applied to a Dolby noise reduction/synthesis system.
以下、第５図及び第６図１参照し第１Ｉ＋の結合回路１
０に用いられる結合入力増幅回路の実施例を述べる。Hereinafter, with reference to FIG. 5 and FIG. 6, the 1st I+ coupling circuit 1
An example of a combined input amplifier circuit used in 0 will be described below.
結合入力増幅回路３０は、いわゆる演算増幅器の形膠に
構成された反転差動増幅器である。そして、反転差動増
幅器の電源利用率が高いことにより初期の目的が達成さ
れる。上記入力増幅回路蜀は、例えば第４図に示す如き
回路構成のものであってよい。The combined input amplifier circuit 30 is an inverting differential amplifier configured in the form of a so-called operational amplifier. The initial objective is achieved due to the high power utilization of the inverting differential amplifier. The input amplifier circuit Shu may have a circuit configuration as shown in FIG. 4, for example.
以下、第６図を参照して第１図の結合回路ｌＯに用いら
れる結合入力増幅回路３００回路動作を述べる。なお、
トランジスタＱ＋ｓ ＋ Ｑ１４ は第１のカレントミ
ラー回路を構成し、トランジスタＱ＋ｓｓＱ＋ａは第２
のカレントミラー回路、ダイオードＤ。The operation of the coupled input amplifier circuit 300 used in the coupled circuit IO of FIG. 1 will be described below with reference to FIG. In addition,
Transistor Q+s + Q14 constitutes the first current mirror circuit, and transistor Q+ssQ+a constitutes the second current mirror circuit.
current mirror circuit, diode D.
とトランジスタＱ＋ｙとは第３のカレントミラー回路を
構成する。and transistor Q+y constitute a third current mirror circuit.
入力信号■ｌｎが正極性の場合、トランジスタＱ＋ｓの
ペース電圧ｖＢＥＩＩが高くなり、オン状態に動作する
。そして、電源ラインからトランジスタＱ、４゜Ｑｌｔ
、定電流回路Ｃ８，、アースラインに電流１１が流れる
。この結果、トランジスタＱＩｍ にペース電圧■１
Ｂｍ１ｍが供給され、電流■、が流れる。すなわち、ト
ランジスタＱ＋ｉ のコレクタ電圧が電源電圧ｖｃｃの
電圧レベルに近づき、トランジスタＱ１マニヘース電圧
ＶＢ□僅噂給妾れて、オン状態に動作する。When the input signal ln has positive polarity, the pace voltage vBEII of the transistor Q+s becomes high, and the transistor Q+s operates in an on state. Then, from the power supply line, transistor Q, 4°Qlt
, constant current circuit C8,, current 11 flows through the ground line. As a result, the pace voltage ■1 is applied to the transistor QIm.
Bm1m is supplied, and current ■ flows. That is, the collector voltage of the transistor Q+i approaches the voltage level of the power supply voltage Vcc, and the transistor Q1 operates in an on state with a slight increase in the manifold voltage VB□.
入力信号ｖｉｆｉが正極性の場合、トランジスタＱｔｓ
＊Ｑ□のニオツタ電位が上昇する。トランジスタＱ＋ｔ
のベースには、定電圧電源ＥｓＫよって所定の電圧レベ
ルに保持されている。従って、工ξツタ電圧が上昇する
ことにより、ベース電圧Ｖ□１．が次第に低下して電流
１．が減少する。これに対応して、トランジスタＱ１・
のコレクタ電ｆｉＩ、が減少する。When the input signal vifi has positive polarity, the transistor Qts
*Niotsuta potential of Q□ increases. Transistor Q+t
The base of is maintained at a predetermined voltage level by a constant voltage power supply EsK. Therefore, the base voltage V□1. gradually decreases and the current 1. decreases. Correspondingly, transistor Q1.
The collector current fiI, decreases.
そして、上述の如くトランジスタＱｔｙがオン状態に動
作し、そのコレクタ・エミッタ間電圧■ＣＥ１７が低下
するので、Ａ点の電圧レベルが低下する。Then, as described above, the transistor Qty operates in the on state, and its collector-emitter voltage CE17 decreases, so that the voltage level at point A decreases.
すなわち、出力信号■。Ｕ、は、入力信号ｖｉｎとは逆
位相になる。そして、出力端と入力端とは、負帰還抵抗
Ｒｆによって結合されているので、トランジスタＱｓｓ
のベース電位は上ｆｆ１Ｖ。ｕｔＫよっていわば相殺さ
れろようになる。また、トランジスタＱｕ＊ Ｑｕの各
ベース電位はほぼ同一になり、両省の間に殆んど電圧差
が生ピな（なる。That is, the output signal ■. U, has an opposite phase to the input signal vin. Since the output terminal and the input terminal are coupled by the negative feedback resistor Rf, the transistor Qss
The base potential of is ff1V above. utK, so to speak, will cancel it out. Further, the base potentials of the transistors Qu* and Qu are almost the same, and there is almost no voltage difference between the two transistors.
次に、入力信号■ｉｎが負極性の場合の回路動作を述べ
ろと、トランジスタＱ■がオフ状ｍになって、トランジ
スタＱｓｍがオン状態に動作する。従のコレクタ・エミ
ッタ間電圧■。が増大し、これにともないトランジスタ
Ｑｌ？のコレクタ・エミッタ間電圧■ｃ、１７も増大す
る。Next, the circuit operation when the input signal ``in'' is of negative polarity will be described. The transistor Q `` is turned off, and the transistor Qsm is turned on. Secondary collector-emitter voltage■. increases, and along with this, the transistor Ql? The collector-emitter voltage c, 17 also increases.
一方、トランジスタＱｕがオン状態に動作するので、電
流Ｉ、、Ｉ４が増大し、トランジスタＱ、６のコレクタ
・エミッタ間電圧■。ＩＩｓが低下する。On the other hand, since the transistor Qu operates in the on state, the currents I, , I4 increase, and the collector-emitter voltage of the transistors Q and 6 increases. IIs decreases.
故に、Ａ点の電圧レベル、舅い換えれば出力信号■ｏｕ
ｔは、入力信号■ｉとは逆位相になる。そして、負帰還
抵抗Ｒｆの上述の動作によって、トランジスタＱ＋ｔの
負のベース電位が出力信号Ｖ。ｕｔによって相殺される
ようＫなる。すなわち、入力信号■ｉｎの極性の如何な
問わず、トランジスタＱｏのベースには信号電圧の１！
＆＠（交流振幅）が現われず、トランジスタＱ□のベー
スの電位と同一になる。Therefore, the voltage level at point A, in other words, the output signal ■ou
t has an opposite phase to the input signal ■i. Due to the above-described operation of the negative feedback resistor Rf, the negative base potential of the transistor Q+t becomes the output signal V. K is canceled out by ut. That is, regardless of the polarity of the input signal ■in, the signal voltage 1! is applied to the base of the transistor Qo.
&@ (AC amplitude) does not appear and becomes the same potential as the base of transistor Q□.
故に、上述の如く構成された結合入力増幅回路３０にお
いては、電源電圧ｖｃｃが３Ｖ、或いは２Ｖ程度の超低
電圧であっても、入力信号ｖｉｎによって入力端が飽和
することがない。Therefore, in the coupled input amplifier circuit 30 configured as described above, even if the power supply voltage vcc is an extremely low voltage of about 3V or 2V, the input terminal will not be saturated by the input signal vin.
ちなみに、上記増幅回路３０における飽和は、出力端を
構成するトランジスタＱ＋＠＊ＱｔマのＹ（２，によっ
てのみ決定される。Incidentally, the saturation in the amplifier circuit 30 is determined only by Y(2,) of the transistor Q+@*Qt which constitutes the output terminal.
そして、上記結合入力増幅回Ｍ３０ｔ−ドルビーシステ
ムに適用した場合、上述の如き超僅電圧電源を用いても
、確実な信号圧縮動作、信号伸長動作を行い得る。When applied to the combined input amplification circuit M30t-Dolby system, reliable signal compression and signal expansion operations can be performed even if the ultra-low voltage power supply described above is used.
なお、上述した実施例におけるダイオードＤＩは、トラ
ンジスタＱ＋ｙとのペアトランジスタで構成してもよい
。また、定電流回路Ｃ８Ｉは、抵抗に代えてもよい。Note that the diode DI in the embodiment described above may be configured as a pair transistor with the transistor Q+y. Further, the constant current circuit C8I may be replaced with a resistor.
第１ＷＡは本発明の切換可能型信号圧纏器Ｚｇｉ号伸長
器の回路ブロック図、第２図は周波数特性を示す波形図
、第３図は演算増幅器形態の非反転脂差動増幅器の回路
図、第４図は非反転履差動増輻器の一例を示す回路図、
第５図は本発明の一実施例な示す演算増幅器形態の反転
型増幅器の回路図、第６図は上紀反転濃増幅器の内Ｓ回
路構成の一例な示す回路図。
３０・・・反転型増幅器Ｍｌｌ Ｑ＋１１ Ｑ１１＄
Ｑｌｌ廖Ｑ１４＃Ｑ＋ｓｓ Ｑ＋・ａ Ｑｌ？・・・ト
ランジスタ、Ｄ、・・・ダイオードＩＩＩ、、 Ｉｔ
＋ ’ｍ＋ １４”’電流％Ｒａ、 Ｒ４・・・抵
抗、■ｉｎ・・・入力信号、Ｖｏｕｔ・・・出力信号。
第 Ｉ Ｒ
第 ２ 図
ｎ。
第３図
２θ
第 ４ 図
０
第 ５ 図
旬゛
々、。
」
ｊ（
］
工
→ＶＣＣ
ゝヂ
一一一〇 しどνｔ
＼
１７1WA is a circuit block diagram of the switchable signal compressor Zgi expander of the present invention, FIG. 2 is a waveform diagram showing frequency characteristics, and FIG. 3 is a circuit diagram of a non-inverting fat differential amplifier in the form of an operational amplifier. , FIG. 4 is a circuit diagram showing an example of a non-inverting differential amplifier,
FIG. 5 is a circuit diagram of an inverting amplifier in the form of an operational amplifier, which is an embodiment of the present invention, and FIG. 6 is a circuit diagram illustrating an example of the S circuit configuration of an inverting concentrated amplifier. 30...Inverting amplifier Mll Q+11 Q11$
Qll LiaoQ14#Q+ss Q+・a Ql? ...Transistor, D, ...Diode III, It
+ 'm+ 14''' Current %Ra, R4...Resistance, ■in...Input signal, Vout...Output signal. I R Fig. 2 n. Fig. 3 2θ Fig. 4 Fig. 0 Fig. 5 Seasonally.'' j（ ） 工→VCC ゝゝも１１１〇 しどνt ＼ １７
Claims (1)
において、入力信号を供給する入力増幅回路に、入力信
号の極性とは逆位相の出力信号が得られ、入力端の交流
振幅を阻止する反転増幅回路を設けたことを４？黴とす
る雑音低減装置の蒙合入力増幅回路。1. In a noise reduction device equipped with a signal compressor and a signal expander, an output signal having a phase opposite to the polarity of the input signal is obtained in the input amplifier circuit that supplies the input signal, and AC amplitude at the input end is blocked. 4? Input amplifier circuit for a noise reduction device that uses mold.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57029033A JPS58147218A (en) | 1982-02-26 | 1982-02-26 | Coupled input amplifying circuit of noise reducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57029033A JPS58147218A (en) | 1982-02-26 | 1982-02-26 | Coupled input amplifying circuit of noise reducing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58147218A true JPS58147218A (en) | 1983-09-02 |
Family
ID=12265091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57029033A Pending JPS58147218A (en) | 1982-02-26 | 1982-02-26 | Coupled input amplifying circuit of noise reducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147218A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162522A (en) * | 1980-05-19 | 1981-12-14 | Hitachi Ltd | Switching type signal compressor and signal expander |
-
1982
- 1982-02-26 JP JP57029033A patent/JPS58147218A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162522A (en) * | 1980-05-19 | 1981-12-14 | Hitachi Ltd | Switching type signal compressor and signal expander |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0582862A1 (en) | Switched capacitor amplifier circuit | |
| CA2299525A1 (en) | A buck boost switching regulator | |
| JPS614310A (en) | Level shifting circuit | |
| EP0054943A1 (en) | Power amplifier for supplying electric power to a load by switching of power supply voltage | |
| JPH0112411Y2 (en) | ||
| US4801892A (en) | Current mirror circuit | |
| US4105945A (en) | Active load circuits | |
| GB739829A (en) | Improvements in or relating to semi-conductor amplifiers | |
| KR930002040B1 (en) | Amplifier | |
| US4283683A (en) | Audio bridge circuit | |
| JPS58147218A (en) | Coupled input amplifying circuit of noise reducing device | |
| US3564387A (en) | Ac/dc converter | |
| US3066188A (en) | Unbalanced autotransformer audio amplifier | |
| US2883479A (en) | Class b amplifier biasing circuit | |
| MY111043A (en) | Audio system with transient tracking dual voltage power supply. | |
| US3343099A (en) | Audio compressor circuit | |
| JPH0519323B2 (en) | ||
| JPH01147907A (en) | Power amplifier circuit | |
| US3495180A (en) | Amplitude control circuit | |
| GB2076263A (en) | Switchable signal compressor/signal expander | |
| JPS6115619Y2 (en) | ||
| SU1185569A1 (en) | Two-step power amplifier | |
| JPH0572766B2 (en) | ||
| SU1757083A1 (en) | Audio frequency amplifier with volume and timbre control | |
| JPS5955613A (en) | Switchable type signal compressor/signal expander |