JPH06284002A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【目的】ＰＬＬ回路の改良に関し、基準入力信号が断し
て自走状態になったときの周波数変化が少ないＰＬＬ回
路を提供することを目的とする。 【構成】位相比較器３で基準信号と出力信号とを位相比
較し、ループ・フィルタ４で位相比較結果の出力を積分
して直流電圧を発生し、電圧制御型発振器１でこの直流
電圧に応じて発振周波数を変化させ、分周器２でこの出
力周波数を分周して出力信号を発生するＰＬＬ回路にお
いて、中心周波数電圧発生器５を設けて電圧制御型発振
器１の中心周波数に対応する制御電圧と等しい電圧を発
生し、セレクタ６を設けてこの電圧と位相比較器３の出
力電圧とを切り替えてループ・フィルタ４に入力し、入
力断検知器７を設けて基準信号入力の断を検知したとき
セレクタ６の切り替えを制御して、基準信号の断検知
時、位相比較器３の出力電圧に代えて中心周波数電圧発
生器５の出力電圧をループ・フィルタ４に入力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＰＬＬ回路（位相同期
ループ）の改良に関し、特に基準入力信号が断になって
自走状態になったときの周波数変化が少ないＰＬＬ回路
に関するものである。

【０００２】通信装置等において、基準入力信号（基準
クロック）を有する基準ＰＬＬ回路に対して、複数のＰ
ＬＬ回路を従属して接続する場合がある。図４は、ＰＬ
Ｌ回路の従属接続の例を示したものであって、（ａ）は
並列接続の場合を示し、（ｂ）はカスケード接続の場合
を示している。

【０００３】図４のような従属接続されたＰＬＬ回路で
は、基準ＰＬＬ回路３１が基準入力信号の断によって自
走状態になることがある。この場合、基準ＰＬＬ回路３
１が自走状態になるとき、急激な周波数変化を生じる
と、従属するＰＬＬ回路３２_1,３２_2,３２_3,…がロック
外れを生じて、正常な動作を行うことができなくなる。

【０００４】しかしながら、基準入力信号が障害等によ
って断になった場合でも、ＰＬＬ回路が即時、自走モー
ドで動作して、通信装置を使用可能な状態にすることが
必要な場合もある。

【０００５】そこで、ＰＬＬ回路に対する基準入力信号
が断になって、自走状態になる場合の周波数変化ができ
るだけ少ない、ＰＬＬ回路が要望されている。

【０００６】

【従来の技術】図５は、従来のＰＬＬ回路を示したもの
である。１は電圧制御型発振器であって、制御電圧に応
じて変化する周波数の信号を発振する。２は分周器であ
って、電圧制御型発振器１の発振周波数を分周して出力
信号を発生する。３は位相比較器であって、Ｄタイプ・
フリップ・フロップ（Ｄ−ＦＦ）からなり、例えば基準
信号をデータ入力に、分周器２の出力信号をクロック入
力に加えられたとき、出力信号の立ち上がりに対応する
基準信号のハイレベル（“Ｈ”）またはローレベル
（“Ｌ”）の状態に応じて、“Ｈ”または“Ｌ”の出力
を発生する。４はループ・フィルタであって、ローパス
特性を有し、位相比較器３の出力を積分して直流電圧か
らなる信号を出力する。

【０００７】５は中心周波数電圧発生器であって、電圧
制御型発振器１の中心周波数に対応する制御電圧と等し
い電圧を発生する。６はセレクタであって、ループ・フ
ィルタ４の出力と、中心周波数電圧発生器５の出力とを
選択して、制御電圧として電圧制御型発振器１に供給す
る。７は入力断検知器であって、基準信号の入力が断に
なったことを検出して、セレクタ６を制御して、中心周
波数電圧発生器５の出力を選択させる。なお、セレクタ
６は、常時はループ・フィルタ４の出力を選択してい
る。

【０００８】図５に示されたＰＬＬ回路では、常時は、
電圧制御型発振器１の出力周波数を分周器２で分周して
出力信号を得るとともに、位相比較器３における、外部
から与えられる基準信号と分周器２の出力信号との比較
結果の信号を、ループ・フィルタ４に加えて得られた直
流電圧を、電圧制御型発振器１に制御電圧として与える
ことによって、一巡の帰還制御が行われて、電圧制御型
発振器１の発振周波数が基準信号周波数にロックされ、
常に基準信号に追従する出力信号周波数が得られる。

【０００９】そして、基準信号が断になったときは、入
力断検知器７でこれを検知してセレクタ６を切り替え、
中心周波数電圧発生器５から電圧制御型発振器１に対し
て、その発振周波数の中心値（中心周波数）に相当する
制御電圧を与えることによって、出力信号周波数を正常
値に維持する。電圧制御型発振器１がこの制御電圧によ
って中心周波数を発生するとき、出力信号周波数が基準
信号周波数と等しくなるように予め設定されている。

【００１０】

【発明が解決しようとする課題】図６は、従来のＰＬＬ
回路における、基準信号入力断時の電圧制御型発振器の
制御電圧の変化を示したものである。最初、基準信号が
入力されている状態では、ＰＬＬ回路は基準信号にロッ
クされ、電圧制御型発振器は、基準信号に対応する周波
数で発振している。この状態では、セレクタ６は位相比
較器３の側に接続され、制御電圧として位相比較器の出
力電圧が供給されている。

【００１１】いま時刻ｔ₁ において基準信号入力が断に
なると、入力断検知器７がこれを検知して、セレクタ６
を中心周波数電圧発生器５の側に切り替えるが、セレク
タ６は、数十ｎsec の切り替え動作時間を必要とするた
め、切り替え動作中は、セレクタ６を経て電圧制御型発
振器１に与えられる制御電圧は不定となる。

【００１２】そして時刻ｔ₂ においてセレクタ６の切り
替え動作が終了したとき、中心周波数電圧発生器５から
制御電圧が与えられて、電圧制御型発振器１は、この電
圧によって中心周波数を発生するようになるが、この
際、セレクタ６の切り替え動作に基づいて、図６に示す
ように、電圧制御型発振器１の制御電圧に大きなサージ
が発生する。この急峻な電圧変動のために、ＰＬＬ回路
がロック外れとなり、中心周波数電圧発生器５の制御電
圧によって制御されて、出力周波数が安定するまでに長
時間を要する。

【００１３】従って、図４に示されたように、基準ＰＬ
Ｌ回路に対して多数のＰＬＬ回路が従属して設けられて
いる場合、すべてのＰＬＬ回路がその基準信号の擾乱に
よってロック外れを生じるため、発振周波数が変動して
システムの動作が混乱し、回復までに長時間を要するこ
とになる。

【００１４】本発明は、このような従来技術の課題を解
決しようとするものであって、基準信号入力断時、セレ
クタを介して中心周波数電圧を制御電圧として与えるよ
うにしたＰＬＬ回路において、セレクタ動作時の発振周
波数の急激な変動を防止できるようにすることを目的と
している。

【００１５】

【課題を解決するための手段】基本となるＰＬＬ回路に
おいては、位相比較器３で、基準信号と出力信号とを位
相比較し、ループ・フィルタ４で、位相比較器３の出力
を積分して直流電圧を発生し、電圧制御型発振器１で、
ループ・フィルタ４の出力電圧に応じて変化する周波数
の発振を行い、分周器２で電圧制御型発振器１の出力周
波数を分周して出力信号を発生する。

【００１６】この場合に、電圧制御型発振器１の中心周
波数に対応する制御電圧と等しい電圧を発生する中心周
波数電圧発生器５と、中心周波数電圧発生器５の出力電
圧と位相比較器３の出力電圧とを切り替えてループ・フ
ィルタ４に入力するセレクタ６と、基準信号入力の断を
検知したときセレクタ６の切り替えを制御する入力断検
知器７とを設けて、基準信号の断を検知したとき、位相
比較器３の出力電圧に代えて中心周波数電圧発生器５の
出力電圧をループ・フィルタ４に入力するようにする。

【００１７】

【作用】図１は、本発明の原理的構成を示したものであ
って、図５におけると同じものを同じ番号で示し、図５
の場合と比較して、セレクタ６をループ・フィルタ４の
前段に設けた点が異なっている。

【００１８】また、図２は、本発明のＰＬＬ回路におけ
る、基準信号入力断時の電圧制御型発振器の制御電圧の
変化を示したものであって、ｔ₁ は基準信号断の時刻を
示し、ｔ₂ はセレクタの接続完了の時刻を示している。
以下、図１および図２に基づいて、本発明のＰＬＬ回路
の作用を説明する。

【００１９】図１に示された構成において、常時は、セ
レクタ６は位相比較器３の側に接続されており、この場
合の動作は図５の場合と同様であって、電圧制御型発振
器１は、ロック状態で基準信号に追従して発振動作を行
って、出力信号を発生している。

【００２０】基準信号入力が断になると、入力断検知器
７がこれを検知してセレクタ６を中心周波数電圧発生器
５の側に切り替える。前述のように、セレクタ６の切り
替え動作時間の間、セレクタ６の出力電圧は不定とな
る。しかしながら、電圧制御型発振器１の入力側には、
ループ・フィルタ４が常時接続されているので、位相比
較器３の比較結果に基づく制御電圧は、ループ・フィル
タ４中のコンデンサに保持されて緩やかに低下するた
め、電圧制御型発振器１の制御電圧は、図２に示される
ように、セレクタ６の切り替え動作時間中、殆ど変化し
ない。

【００２１】そして、セレクタ６の切り替え動作が完了
したとき、中心周波数電圧発生器５が接続されるので、
電圧制御型発振器１に対する制御電圧は、ループ・フィ
ルタ４に保持されていた電圧から、中心周波数電圧発生
器５からの中心周波数の制御電圧に対して、ループ・フ
ィルタ４の積分特性に従って緩やかに追従する。

【００２２】基準信号が入力されていたときの制御電圧
は、正常な動作状態では、中心周波数の制御電圧にほぼ
等しくなっており、従って図１の構成では、電圧制御型
発振器１の制御電圧入力を、中心周波数電圧発生器５か
らの中心周波数の電圧に切り替えても、制御電圧の変動
幅は小さく、かつその変化は緩やかであって、ＰＬＬ回
路の出力信号の周波数に対する影響は極めて少ない。

【００２３】

【実施例】図３は、本発明の一実施例を示したものであ
って、ＰＬＬ回路の具体的回路構成例を示し、図１にお
けると同じものを同じ番号で示している。位相比較器３
において、３１はＤタイプ・フリップ・フロップ（Ｄ−
ＦＦ）、３２はインバータである。中心周波数電圧発生
器５において、５１はトランジスタ、Ｒ１，Ｒ２は抵抗
である。セレクタ６において、６１はインバータ、６２
はアンド・ゲート、６３はトランジスタである。また入
力断検知器７において、７１はワンショット・モノマル
チ（ＭＯＮ−Ｍ）である。図３は、電圧制御型発振器の
中心周波数電圧が２．５Ｖの場合を例示している。

【００２４】ＭＯＮ−Ｍ７１は、例えば入力信号の立ち
上がりでトリガされて、一定時間長のパルスを発生し、
この時間中に再びトリガされたときは、パルスの保持時
間が延長される。従って、基準信号が入力されていると
きは、ＭＯＮ−Ｍ７１は常に動作状態にあって、図中の
Ａ点に“Ｌ”の出力を発生している。

【００２５】従って、セレクタ６において、Ｅ点におけ
る位相比較器３の位相比較結果の信号が、アンド・ゲー
ト６２を介してＢ点に出力される。一方、中心周波数電
圧発生器５において、トランジスタ５１は、ベースが
“Ｌ”レベルのためオフとなり、Ｆ点における出力は高
インピーダンスとなる。

【００２６】従って、セレクタ６におけるトランジスタ
６３はエミッタフォロアとして動作して、Ｂ点の信号が
Ｃ点に出力される。そこで位相比較器３の出力は、ロー
パス・フィルタからなるループ・フィルタ４を経て積分
されて直流電圧を発生し、電圧制御型発振器１に制御電
圧として与えられる。この直流電圧は、位相比較器３に
おいて、Ｄ−ＦＦ３１の出力をインバータ３２を経て反
転した信号によって発生するので、電圧制御型発振器１
は制御電圧によって、基準信号と出力信号との位相差が
小さくなる方向に、発振周波数を制御される。

【００２７】電圧制御型発振器１は水晶制御電圧制御型
発振器（ＶＣＸＯ）からなり、制御電圧に応じて変化す
る周波数の信号を発生する。分周器２は、電圧制御型発
振器１の出力周波数を１／ｎに分周して出力信号を発生
し、この出力信号が位相比較器３に入力されることによ
って、一巡の帰還制御が行われるので、通常のＰＬＬ回
路の動作が行われる。

【００２８】基準信号が断になると、入力断検知器７に
おけるＭＯＮ−Ｍ７１は“Ｈ”の出力を発生し、従って
セレクタ６において、Ｂ点におけるアンド・ゲート６２
の出力は常に“Ｌ”となり、トランジスタ６３はオフと
なって、Ｃ点における出力は高インピーダンスとなる。

【００２９】この状態では、中心周波数電圧発生器５
は、Ａ点が“Ｈ”のため、トランジスタ５１がオンにな
って、Ｆ点におけるその出力が“Ｈ”となる。この電圧
は抵抗Ｒ１とＲ２で分圧されて、Ｃ点に出力を発生する
が、Ｆ点が“Ｈ”のときＣ点が中心周波数の電圧２．５
Ｖになるように、予め抵抗Ｒ１，Ｒ２の値を選定されて
いるので、ループ・フィルタ４を経て、Ｄ点に中心周波
数の電圧２．５Ｖを発生し、この電圧が制御電圧として
電圧制御型発振器１に与えられる。

【００３０】この際、Ｃ点においては、基準信号の断に
基づく、電圧の変化が直ちに発生するが、ループ・フィ
ルタ４の積分効果によって、Ｄ点における出力電圧の変
化は緩やかであり、従って、電圧制御型発振器１の出力
周波数は、位相同期時の周波数からの変化量が少ない状
態に保たれる。

【００３１】このように本発明のＰＬＬ回路では、基準
信号が断になって中心周波数電圧発生器からの制御電圧
に切り替えられても、急激に大きな周波数変動を生じる
ことがないので、図５に示す例のように従属するＰＬＬ
回路が多数ある場合でも、ロック外れを生じることがな
く、通信装置等の動作に擾乱を生じる恐れがない。

【００３２】なお本発明は、上述の回路構成例のよう
に、ディジタル的に信号処理を行う場合に限らず、アナ
ログ的な回路構成を有する場合にも適用できる。また電
圧制御型発振器は、上述のＶＣＸＯの場合に限るもので
なく、水晶制御されない電圧制御型発振器（ＶＣＯ）の
場合にも適用できることは言うまでもない。

【００３３】

【発明の効果】以上説明したように本発明によれば、Ｐ
ＬＬ回路が基準信号断によって自走モードに移行して、
予め定められた中心周波数の発振状態となるときの周波
数変化を極めて少なくすることができる。

【００３４】従って本発明によれば、基準ＰＬＬ回路に
対して、多数のＰＬＬ回路を従属させた場合でも、各Ｐ
ＬＬ回路におけるロック外れの発生を防止することがで
きるので、通信系を常に安定な運用状態に保つことがで
き、実用的に極めて有用である。

【図面の簡単な説明】

【図１】本発明の原理的構成を示す図である。

【図２】本発明のＰＬＬ回路における、基準信号入力断
時の電圧制御型発振器の制御電圧の変化を示す図であ
る。

【図３】本発明の一実施例を示す図である。

【図４】ＰＬＬ回路の従属接続の例を示す図である。

【図５】従来のＰＬＬ回路を示す図である。

【図６】従来のＰＬＬ回路における、基準信号入力断時
の電圧制御型発振器の制御電圧の変化を示す図である。

【符号の説明】

１ 電圧制御型発振器 ２ 分周器 ３ 位相比較器 ４ ループ・フィルタ ５ 中心周波数電圧発生器 ６ セレクタ ７ 入力断検知器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基準信号と出力信号とを位相比較する位
   相比較器（３）と、該位相比較器（３）の出力を積分し
   て直流電圧を発生するループ・フィルタ（４）と、該ル
   ープ・フィルタ（４）の出力電圧に応じて発振周波数が
   変化する電圧制御型発振器（１）と、該電圧制御型発振
   器（１）の出力周波数を分周して前記出力信号を発生す
   る分周器（２）とを備えてなるＰＬＬ回路において、 前記電圧制御型発振器（１）の中心周波数に対応する制
   御電圧と等しい電圧を発生する中心周波数電圧発生器
   （５）と、 該中心周波数電圧発生器（５）の出力電圧と前記位相比
   較器（３）の出力電圧とを切り替えて前記ループ・フィ
   ルタ（４）に入力するセレクタ（６）と、 基準信号入力の断を検知したとき該セレクタ（６）の切
   り替えを制御する入力断検知器（７）とを設け、 基準信号の断を検知したとき、前記位相比較器（３）の
   出力電圧に代えて前記中心周波数電圧発生器（５）の出
   力電圧を前記ループ・フィルタ（４）に入力するように
   したことを特徴とするＰＬＬ回路。