JPS58124256A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58124256A JPS58124256A JP676782A JP676782A JPS58124256A JP S58124256 A JPS58124256 A JP S58124256A JP 676782 A JP676782 A JP 676782A JP 676782 A JP676782 A JP 676782A JP S58124256 A JPS58124256 A JP S58124256A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- lead frame
- resin
- semiconductor device
- notch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に係り、特に樹脂封止
後にフレーム部と分離する切断によって「ばり」の発生
を防止する半導体装置の製造方法に関する。
後にフレーム部と分離する切断によって「ばり」の発生
を防止する半導体装置の製造方法に関する。
従来、リードフレームを用いた樹脂封止型の半導体装置
を製造するにあたって、リードフレームにダイボンディ
ング、ワイヤボンディング、樹脂封止を順次施したのち
、フレーム部分と分離するだめの切断を施す工程がある
。上記リードフレームの一例を示す第１図において、（
ｌａ）、（ｘｂ）はフレーム、（２）はダイボンディン
グ部、（３ａ）、 （３ｂ）は前記グイボンディング部
をリードに対し定位させて支持する吊りピンで、グイボ
ンディング部（２）をフレームに連結しているが、樹脂
封止後には露出した部分が切断除去される。また、（４
ａ）、 （４ｂ）・・・はリードでフレーム間に跨がる
タイバー（５ａ）、（５ｂ）・・・によってグイボンデ
ィング部（２）に対し定位されているが、樹脂封止後に
はリードの先端を形成するための剪断と、吊シピンの切
断と、タイバーによって電気的にも接続している各リー
ドを相互に独立させるためにリードとタイバーとの接続
部に対する切断（いずれの切断もその部位を第１図に破
線で示す）とが施され、第２図に示す製品形状の半導体
装置となる。
を製造するにあたって、リードフレームにダイボンディ
ング、ワイヤボンディング、樹脂封止を順次施したのち
、フレーム部分と分離するだめの切断を施す工程がある
。上記リードフレームの一例を示す第１図において、（
ｌａ）、（ｘｂ）はフレーム、（２）はダイボンディン
グ部、（３ａ）、 （３ｂ）は前記グイボンディング部
をリードに対し定位させて支持する吊りピンで、グイボ
ンディング部（２）をフレームに連結しているが、樹脂
封止後には露出した部分が切断除去される。また、（４
ａ）、 （４ｂ）・・・はリードでフレーム間に跨がる
タイバー（５ａ）、（５ｂ）・・・によってグイボンデ
ィング部（２）に対し定位されているが、樹脂封止後に
はリードの先端を形成するための剪断と、吊シピンの切
断と、タイバーによって電気的にも接続している各リー
ドを相互に独立させるためにリードとタイバーとの接続
部に対する切断（いずれの切断もその部位を第１図に破
線で示す）とが施され、第２図に示す製品形状の半導体
装置となる。
上に述べた切断は樹脂封止（封止樹脂、第゛２図 ゛（
６））後に第３図に示すような上型（７ａ）と下型（７
ｂ）とから成る切刃を上型を油圧により圧し下げて下型
に摺接させて行なっているが、切断部に第４図に示すよ
うな「ばり」（８）が発生する。特に切刃が経時変化に
よシ切味に劣化を生ずると切断され難くなったり、「ば
り」が顕著になり、半導体装置の外観形状を悪くする欠
点がある。また、吊りピ ンの切断は特に封止樹脂に近
い部位で行なわれるため、封止樹脂を傷つけダイに雰囲
気を導通させる原因となり半導体装置の電気的特性を損
じる重大な欠点がある。さらにこの吊りピンの切断は封
止樹脂がモールド時に流れ付着するので切刃の寿命を著
るしく短化させる欠点もある。
６））後に第３図に示すような上型（７ａ）と下型（７
ｂ）とから成る切刃を上型を油圧により圧し下げて下型
に摺接させて行なっているが、切断部に第４図に示すよ
うな「ばり」（８）が発生する。特に切刃が経時変化に
よシ切味に劣化を生ずると切断され難くなったり、「ば
り」が顕著になり、半導体装置の外観形状を悪くする欠
点がある。また、吊りピ ンの切断は特に封止樹脂に近
い部位で行なわれるため、封止樹脂を傷つけダイに雰囲
気を導通させる原因となり半導体装置の電気的特性を損
じる重大な欠点がある。さらにこの吊りピンの切断は封
止樹脂がモールド時に流れ付着するので切刃の寿命を著
るしく短化させる欠点もある。
この発明は叙上の従来の欠点を改良するためになされた
もので、リードフレームに対し樹脂封止後に予定される
切断予定域にその板厚を低減する切欠を設け、切断によ
って生ずる「はり」を解消させるようにした半導体装置
の製造方法である。
もので、リードフレームに対し樹脂封止後に予定される
切断予定域にその板厚を低減する切欠を設け、切断によ
って生ずる「はり」を解消させるようにした半導体装置
の製造方法である。
次にこの発明を１実施例にっき畦細に説明する。
第５図はリードフレームに樹脂モールドを施したのちの
切断予定域に切欠を施した状態を示す。この切欠はリー
ドフレームをプレス形成するとき、または形成後にノツ
チによってリードフレーム板厚の一例の約１／３の深さ
のｍ（９）に形成しておく。
切断予定域に切欠を施した状態を示す。この切欠はリー
ドフレームをプレス形成するとき、または形成後にノツ
チによってリードフレーム板厚の一例の約１／３の深さ
のｍ（９）に形成しておく。
ついで第６図に示すように、ダイボンディング部（２）
に半導体チップ（図示省略）をボンティングし、チップ
の電極をリード（４ａ）＋ （４ｂ）にワイヤボンディ
ングして半導体素子組立体に形成する。ついで、第６図
に破線で包凹した部分に例えばエポキシ樹脂で樹脂モー
ルド（トランスファモールド）を施し、第１図で示した
部位に切断を施すことによって第２図に示される形状の
半導体装置が得られる。
に半導体チップ（図示省略）をボンティングし、チップ
の電極をリード（４ａ）＋ （４ｂ）にワイヤボンディ
ングして半導体素子組立体に形成する。ついで、第６図
に破線で包凹した部分に例えばエポキシ樹脂で樹脂モー
ルド（トランスファモールド）を施し、第１図で示した
部位に切断を施すことによって第２図に示される形状の
半導体装置が得られる。
なお、叙上の切断は第７図に示すように一般と同様にカ
ッタによって、上型の切れ刃（７ａ）と、下型の切れ刃
（７ｂ）とで施されるが、切欠の例えば断面７字形の溝
の中央を下型の切れ刃（７ｂ）上に位置させておき、上
型の切れ刃（７ａ）を油圧で下降させ切断を施すことに
よって達成される。
ッタによって、上型の切れ刃（７ａ）と、下型の切れ刃
（７ｂ）とで施されるが、切欠の例えば断面７字形の溝
の中央を下型の切れ刃（７ｂ）上に位置させておき、上
型の切れ刃（７ａ）を油圧で下降させ切断を施すことに
よって達成される。
この発明によれは、切断が容易にしかも切り口の形状が
良好で半導体装置のリードにおける［ばり」による実害
がなくなる。まず、切断が容易になるので、切断に用い
る油圧プレスも小型でよく、切れ刃の損耗も少なく耐用
期間が延長されて経所的であるなど、製造工程、製造装
置に対し顕著な利点がある。次に１樹脂封止の後の切断
の際に生ずる「ばシ」が、予め形成された溝内に収まる
ので実害がなくなる。すなわち、半導体装置をソケット
に、あるいは回路基板に装着する際の「ばり」による障
害が除去されると同時に半導体装置の外観形状が向上す
る。次に、吊りピンを切断する際に封止樹脂が受ける損
傷も極度に低減するので、半導体装置の外観が向上する
とともに、封止の気密度の向上による半導体装置の信頼
性の向上が認められた。さらに、この発明は実施にあた
り、大幅な工程の変更や、装置の改装を必要としない利
点もある。
良好で半導体装置のリードにおける［ばり」による実害
がなくなる。まず、切断が容易になるので、切断に用い
る油圧プレスも小型でよく、切れ刃の損耗も少なく耐用
期間が延長されて経所的であるなど、製造工程、製造装
置に対し顕著な利点がある。次に１樹脂封止の後の切断
の際に生ずる「ばシ」が、予め形成された溝内に収まる
ので実害がなくなる。すなわち、半導体装置をソケット
に、あるいは回路基板に装着する際の「ばり」による障
害が除去されると同時に半導体装置の外観形状が向上す
る。次に、吊りピンを切断する際に封止樹脂が受ける損
傷も極度に低減するので、半導体装置の外観が向上する
とともに、封止の気密度の向上による半導体装置の信頼
性の向上が認められた。さらに、この発明は実施にあた
り、大幅な工程の変更や、装置の改装を必要としない利
点もある。
第１図はリードフレームの正面図、第２図は半導体装置
の上面図、第３図はリードフレームに対する切断を説明
するだめの側面図、第４図はリー・ドフレームの切断部
を示す断面図、第５図はこの発明の１実施例のリードフ
レームの一部を示す断面図、第６図は半導体素子組立体
の正面図、第７図け１実施例を説明するだめの側面図、
第８図は１実施例のリードフレームの切断部を示す断面
図である。 ｌａ、 ｌｂ フレーム ２ ダイボンディング部 ３ａ、 ３ｂ 吊りピン ４ａ、 ４ｂ リ −
ドロ 封止樹脂 ７ａ 切刃の上型 ７ｂ 切刃の下型 ８．８′ け リ ９ ｍ（切欠） 代理人 弁理士 井 上 −男 第 ３ 図 第 ４ＦＥＪ 第 ５ 図
の上面図、第３図はリードフレームに対する切断を説明
するだめの側面図、第４図はリー・ドフレームの切断部
を示す断面図、第５図はこの発明の１実施例のリードフ
レームの一部を示す断面図、第６図は半導体素子組立体
の正面図、第７図け１実施例を説明するだめの側面図、
第８図は１実施例のリードフレームの切断部を示す断面
図である。 ｌａ、 ｌｂ フレーム ２ ダイボンディング部 ３ａ、 ３ｂ 吊りピン ４ａ、 ４ｂ リ −
ドロ 封止樹脂 ７ａ 切刃の上型 ７ｂ 切刃の下型 ８．８′ け リ ９ ｍ（切欠） 代理人 弁理士 井 上 −男 第 ３ 図 第 ４ＦＥＪ 第 ５ 図
Claims (1)
- リードフレームによって組立てされた半導体素子組立体
に樹脂モールドを施したのちリードフレームのリード締
結部に切断を施して形成される樹脂封止型半導体装置の
製造にあたり、樹脂封止後の切断予定域にその板厚を低
減する切欠を施してリードフレームを形成する工程と、
リードフレームに半導体チップボンディング、ワイヤボ
ンディングを施して半導体素子組立体を形成する工程と
、リードフレームのリードの一部を突出させて樹脂モー
ルドを施す工程と、前記切欠部においてリード間締結部
に切断を施す工程とを具備した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP676782A JPS58124256A (ja) | 1982-01-21 | 1982-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP676782A JPS58124256A (ja) | 1982-01-21 | 1982-01-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58124256A true JPS58124256A (ja) | 1983-07-23 |
Family
ID=11647323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP676782A Pending JPS58124256A (ja) | 1982-01-21 | 1982-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58124256A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01305552A (ja) * | 1988-06-03 | 1989-12-08 | Dainippon Printing Co Ltd | リードフレーム |
| EP1376691A2 (de) * | 2002-06-21 | 2004-01-02 | W. C. Heraeus GmbH & Co. KG | Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente |
| US8193091B2 (en) * | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
-
1982
- 1982-01-21 JP JP676782A patent/JPS58124256A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01305552A (ja) * | 1988-06-03 | 1989-12-08 | Dainippon Printing Co Ltd | リードフレーム |
| US8193091B2 (en) * | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
| EP1376691A2 (de) * | 2002-06-21 | 2004-01-02 | W. C. Heraeus GmbH & Co. KG | Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente |
| EP1376691A3 (de) * | 2002-06-21 | 2004-06-23 | W. C. Heraeus GmbH & Co. KG | Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4977442A (en) | Lead frame and method of producing electronic components using such improved lead frame | |
| US6724072B2 (en) | Lead frame, resin sealing mold and method for manufacturing a semiconductor device using the same | |
| JP2927660B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20080122048A1 (en) | Stamped leadframe and method of manufacture thereof | |
| KR20030072228A (ko) | 리드 프레임의 제조 방법 | |
| JPS58124256A (ja) | 半導体装置の製造方法 | |
| US4592131A (en) | Method for manufacturing resin-sealed semiconductor device | |
| JPH088375A (ja) | 半導体装置およびその製造に使用されるリードフレーム並びに金型 | |
| JP2851791B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JPS6084850A (ja) | リ−ドフレ−ム | |
| JPS63308358A (ja) | リ−ドフレ−ム | |
| JP2661152B2 (ja) | Ｉｃカード用モジュールの製造方法 | |
| JPS58124255A (ja) | 半導体装置のリ−ドフレ−ム | |
| JP2908978B2 (ja) | 半導体装置及びその製造装置 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH10154784A (ja) | リードフレームの製造方法 | |
| JPH09312373A (ja) | リードフレームのインナーリード先端構造及びその加工方法 | |
| JP3127104B2 (ja) | 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法 | |
| KR100239708B1 (ko) | 비엘피 패키지의 제조방법 | |
| JP2021190504A (ja) | 半導体装置およびその製造方法 | |
| JPH0563937B2 (ja) | ||
| JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH04276648A (ja) | 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品 | |
| JPH01315147A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPH0766231A (ja) | 面実装型半導体装置の製造方法 |