JPS58114498A - 基板 - Google Patents

基板

Info

Publication number
JPS58114498A
JPS58114498A JP57183009A JP18300982A JPS58114498A JP S58114498 A JPS58114498 A JP S58114498A JP 57183009 A JP57183009 A JP 57183009A JP 18300982 A JP18300982 A JP 18300982A JP S58114498 A JPS58114498 A JP S58114498A
Authority
JP
Japan
Prior art keywords
conductor
plane
signal
conductors
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57183009A
Other languages
English (en)
Inventor
ヘルミユ−ト・シエツトラ−
エバルト・スタツドラ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58114498A publication Critical patent/JPS58114498A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、薄い絶縁層によシ相互に離隔された少くとも
２つの導体プレーンを有し、少くとも１つの上記プレー
ン中に接点ピンへの導体を有している。集積半導体回路
のだめの多層セラミック基板に係る。
半導体チップ上に於ける半導体構成素子及び半導体回路
の数が益々増加するために、そのような半導体チップを
装着するため０基板についても・益々多くの要求が成さ
れている。特に、基板上に配置されて接点ピンに導かれ
る信号プレーンに関して、益々多くの問題が生じており
、例えば、信号導体間の誘導結合の問題、並びに極めて
近接して配置され、薄い絶縁層により離隔されており、
ブランケット状導体として設計されている基準電圧プレ
ーンによる信号導体の高い容量性負荷の問題等がある。
それらの信号導体は例えば０．１　ｍｍ又はそれ以下の
幅を有し、信号導体間の間隔は例えば２５乃至０．１ｍ
ｍ又はそれ以下であり、絶縁層の厚さは例えば１乃至２
μｍであると仮定され得る。この様な条件の下では、信
号導体間の誘導結合及び基準電圧プレーンによる容量性
負荷の効果はもはや無視し得ない。
本発明の目的は、この様な（ｉ号導体間の誘導結合及び
容普性結合を相当に減少させ又は実際的に除くことであ
る。
上記目的は１本発明に従って、上述の型の多１セラミッ
ク基板に於て、信号導体を有する導体プレーンに平行な
導体プレーン中に、上記信号導体の経路に沿って上記信
号導体の両側に延び、そして両端部に於て電気的に相互
接続された分岐部を有する短絡ループを設けることによ
って達成される。
２　ツ（７）導体プレーンの一方が基準電圧プレーンで
あることが好ましい。しかしながら１本発明に於ては、
一般的には、複数の信号プレーンと、各々の信号プレー
ン間に配置されて接点ピンの方向へ信号導体と平行に延
びている短絡ループを有する基準電圧プレーンとが設け
られる。
１つの基準電圧プレーン又は第１基準電圧プレーンが直
接基板上に配置されると、特に有利である。しかしなが
ら、第１信号プレーンを直接基板上に配置することも可
能である。
次に図面を参照して１本発明をその一実施例について更
に詳細に説明する。
第１図は信号ブレーン１の導体の一部を示している。第
１図は、製造プロセス中に接点ピンをはんだ付けするた
めに用いられる多数のはんだ接点パッド２を示している
。この導体プレーンは直接セラミック基板上に付着され
ることが出来、通常はクロム−銅−クロムの積層体より
成る。その様な導体プレーンの厚さは、一般的には略４
乃至８μｍである。第１図は又、接点パッド２に導かれ
ている多数の導体即ち徊号導体３．４及び５等を示して
いる。
好ましくは、ポリイミドから成る薄い絶縁層により上記
第１導体プレーンから離隔されて、第２導体ブレーン６
が設けられている。この第２導体プレーン６は第２図に
示されている。本発明による設計が実現され得ない領域
に於ては、この導体プレーンはブランケット状に形成さ
れる。第２図に於ては、第１導体プレーン中の信号導体
３，４及び５に沿って、それらの導体の両側に延び１両
端部に於て相互接続される様に設計されている。
３つの短絡ループ７．８及び９が示されている。
短絡ループ７は分岐部７ａ及び７ｂに分岐しており、そ
れらの分岐部はブランケット状導体の方向へ導かれて、
該導体に相互接続されている。又、第２導体プレーン中
には、第１導体プレーンに於ける内側の八角形の導体部
分及び該導体部分との間の絶縁材より成る対応する八角
形の絶縁領域が示されている。
基準電圧プレーンである第２導体プレーンが直接基板上
に配置されて、好ましくはポリイミドより成る絶縁層で
被覆されると、特に有利である。
これによって、信号導体を有する導体プレーンのために
、ずっと平滑な戎面が得られる。
セラミック基板は、後に接点ピンが挿入されるべき、多
数の開孔を接点パッド２の数に対応して有している。接
点ピンは、後にはんだ付けされる接点パッド２に接触す
る様に貫通孔中に挿入される。これは、基準電圧プレー
ンの導体プレーン６が直接基板上に付着される簡単な実
施例に於て特に有利であり、信号ブレーン１の信号導体
５．４及び５は接点ピンが挿入されるべき貫通孔をそれ
らの中央に有している接点パッド２の導体に直ちに導か
れ得る。それらの接点ピンは、それらの頭部に於て周知
の方法により平坦化され、接触面に於て識号ブレーンに
はんだ付けされる。
これらの短絡ループは、中実の基準電圧プレートの場合
よりも、製造の歩留りを相当に増加させる。製造に於て
、好ましくはポリイミドから成る絶縁層中に開孔が食刻
される。これらの開孔のだめのマスク上の塵の粒子は、
不要な開孔を絶縁層中に食刻させて、絶縁層上に付着さ
れた第２導体プレーンを第１導体プレーンに接触せしめ
、短絡回路を生ぜしめる結果となり得る。従って、中実
の基準電圧プレーンは、絶縁層の上側に配置された信号
導体との間に短絡回路を生じ得る。
信号導体間の溝に設けられた短絡ループは何ら短絡回路
を生じ得ない。従って、これらの短絡ループは２個々の
信号導体の間の間隔が、それらの信号導体を有する導体
プレーンに平行な導体プレーン中に短絡ループのだめの
導体を配置し得る充分な大きさを有している、すべての
構造体に設けられる。
本発明の主な特徴の１つは、信号導体間の誘導結合を減
少させることによ・り信号導体間のクロス・トークが実
質的に除かれることである。更に、基準電圧プレーンの
導体と重なる部分によシ生じる信号導体の容量性負荷が
短絡ループの位置に於て著しく減少される。これは、中
実の基準電圧プレーンのＳｆｔよシも導体の容量性負荷
を減少させることにより、信号導体のインピーダンスを
増加させる。
又、上記構造体は、相互に絶縁されている多数の基準電
圧プレーン及び信号プレーンについても可能である。そ
の様な導体の周辺部に於て、信号導体間の間隔は通常比
較的大きく、更にそれらの信号導体は同一のレイアウト
であることが多いので、幾つかの信号プレーン及び幾つ
かの基準電圧プレーンを用いた配置が可能であり、実際
に於て既に開発段階に達しているっ 結論として１本発明によれば、高密度の半導体チップの
ための基板に関して従来生じている困難な問題が極めて
簡単な方法で解決され得る。
【図面の簡単な説明】
第１図は信号プレーンの一部を示す図、第２図は本発明
に従って設計された基準電圧プレーンの一部を示す図で
ある。 １・・・・第１導体ブレーン（信号プレーン）、２・・
・・はんだ接点パッド、３．４．５・・・・信号導体、
６・・・・第２導体プレーン（基準電圧プレーン）、７
．８．９・・・・短絡ループ、７ａ、７ｂ・・・・分岐
部。

Claims (1)

  1. 【特許請求の範囲】 絶縁層により相互に鋤隔された少くとも２つの導体プレ
    ーンを有し、少くとも１つの上記導体プレーン中に接点
    ピンへの信号導体を有している。 集積半導体唾路のための基板に於て。 上記信号導体を有する導体プレーンに平行な導体プレー
    ン中に、上記信号導体の経路に沿って上記信号導体の両
    側に延び、そして両端部に於て相互接続された分岐部を
    有する短絡ループが設けられていることを特徴とする、
    基板。
JP57183009A 1981-12-23 1982-10-20 基板 Pending JPS58114498A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP81110713A EP0082216B1 (de) 1981-12-23 1981-12-23 Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
EP811107135 1981-12-23

Publications (1)

Publication Number Publication Date
JPS58114498A true JPS58114498A (ja) 1983-07-07

Family

ID=8188083

Family Applications (2)

Application Number Title Priority Date Filing Date
JP57183009A Pending JPS58114498A (ja) 1981-12-23 1982-10-20 基板
JP1989004517U Expired JPH0236285Y2 (ja) 1981-12-23 1989-01-20

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP1989004517U Expired JPH0236285Y2 (ja) 1981-12-23 1989-01-20

Country Status (4)

Country Link
US (1) US4551789A (ja)
EP (1) EP0082216B1 (ja)
JP (2) JPS58114498A (ja)
DE (1) DE3172643D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521449A (en) * 1984-05-21 1985-06-04 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
JPS6298264U (ja) * 1985-12-11 1987-06-23
US4873615A (en) * 1986-10-09 1989-10-10 Amp Incorporated Semiconductor chip carrier system
JPS63211692A (ja) * 1987-02-27 1988-09-02 株式会社日立製作所 両面配線基板
US5066831A (en) * 1987-10-23 1991-11-19 Honeywell Inc. Universal semiconductor chip package
US4861944A (en) * 1987-12-09 1989-08-29 Cabot Electronics Ceramics, Inc. Low cost, hermetic pin grid array package
JPH01154669U (ja) * 1988-04-14 1989-10-24
FI113937B (fi) * 1989-02-21 2004-06-30 Tatsuta Electric Wire & Gable Painettu piirilevy ja menetelmä sen valmistamiseksi
US5036163A (en) * 1989-10-13 1991-07-30 Honeywell Inc. Universal semiconductor chip package
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
JP2567100Y2 (ja) * 1991-05-29 1998-03-30 京セラ株式会社 半導体素子収納用パッケージ
US6331680B1 (en) * 1996-08-07 2001-12-18 Visteon Global Technologies, Inc. Multilayer electrical interconnection device and method of making same
GB9807616D0 (en) * 1998-04-08 1998-06-10 Weatherley Richard Reduction of crosstalk in data transmission system
KR20070073984A (ko) 1998-05-19 2007-07-10 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6249047B1 (en) 1999-09-02 2001-06-19 Micron Technology, Inc. Ball array layout
US6217989B1 (en) 1999-12-10 2001-04-17 International Business Machines Corporation Conductive line features for enhanced reliability of multi-layer ceramic substrates
US6548757B1 (en) 2000-08-28 2003-04-15 Micron Technology, Inc. Microelectronic device assemblies having a shielded input and methods for manufacturing and operating such microelectronic device assemblies
US6710255B2 (en) * 2001-03-30 2004-03-23 Intel Corporation Printed circuit board having buried intersignal capacitance and method of making
JP5014642B2 (ja) * 2006-02-16 2012-08-29 株式会社トクヤマ リード内蔵メタライズドセラミックス基板およびパッケージ
US20130161083A1 (en) * 2011-12-22 2013-06-27 Tyco Electronics Corporation Printed circuit boards and methods of manufacturing printed circuit boards

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3022480A (en) * 1957-02-07 1962-02-20 Tiffany Frank Emery Sandwich circuit strips
US2963535A (en) * 1957-12-16 1960-12-06 Sanders Associates Inc Shielded printed circuit electrical component
GB1157268A (en) * 1965-08-18 1969-07-02 Int Computers Ltd Electric Interconnection Units
GB1187619A (en) * 1967-12-08 1970-04-08 Ferranti Ltd Improvements relating to Electrical Interconnection Grids
US3546539A (en) * 1968-05-28 1970-12-08 Texas Instruments Inc Integrated circuit mounting panel
CH469424A (de) * 1968-06-10 1969-02-28 Contiflex Ag Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung
US3621116A (en) * 1969-12-29 1971-11-16 Bertram C Adams Printed circuit board
US3818117A (en) * 1973-04-23 1974-06-18 E Reyner Low attenuation flat flexible cable
DE2345572A1 (de) * 1973-09-10 1975-03-20 Pico Inc Schaltbrett
US3902790A (en) * 1974-01-14 1975-09-02 Hughes Aircraft Co Liquid crystal display pattern
US3939381A (en) * 1974-03-22 1976-02-17 Mcm Industries, Inc. Universal burn-in fixture
US3914531A (en) * 1974-03-29 1975-10-21 Amp Inc Power isolated transmission cable assembly
DE2940593A1 (de) * 1979-10-06 1981-04-16 Ibm Deutschland Gmbh, 7000 Stuttgart Mehrlagen-modul mit konstantem wellenwiderstand

Also Published As

Publication number Publication date
EP0082216B1 (de) 1985-10-09
US4551789A (en) 1985-11-05
DE3172643D1 (en) 1985-11-14
EP0082216A1 (de) 1983-06-29
JPH0236285Y2 (ja) 1990-10-03
JPH022842U (ja) 1990-01-10

Similar Documents

Publication Publication Date Title
JPS58114498A (ja) 基板
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
KR100503977B1 (ko) 플렉시블 배선기판 소편 및 배선시트
US6440770B1 (en) Integrated circuit package
JPH0321089B2 (ja)
JPS60124987A (ja) 選択的金属被膜付着方法
JPH0227838B2 (ja)
US7180182B2 (en) Semiconductor component
US20070096271A1 (en) Substrate frame
JP2001024023A (ja) 半導体装置
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JPH11163539A (ja) 多層配線基板
JPS5996791A (ja) 配線板及びその製造方法
JPH03215995A (ja) 多層配線モジュール
JP2766361B2 (ja) 半導体装置
US6693359B1 (en) High density wire bonding pads for semiconductor package
JPS625339B2 (ja)
JPS5980957A (ja) 半導体装置
JPH08241935A (ja) 多層回路基板
JPH01196198A (ja) 多層配線基板
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法
JPH0225100A (ja) 多層プリント基板の配線方法
JPS6024093A (ja) セラミツク配線基板の製造法
JPH03110768A (ja) 配線パターン接続用チップ
JP2863358B2 (ja) セラミック多層基板