JPS6024093A - セラミツク配線基板の製造法 - Google Patents
セラミツク配線基板の製造法Info
- Publication number
- JPS6024093A JPS6024093A JP11297784A JP11297784A JPS6024093A JP S6024093 A JPS6024093 A JP S6024093A JP 11297784 A JP11297784 A JP 11297784A JP 11297784 A JP11297784 A JP 11297784A JP S6024093 A JPS6024093 A JP S6024093A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- ceramic
- layer
- wiring
- hole conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はセラミック配線基板の製造法に関するもので、
主としてＩＣ（集積回路装置）を封止するセラミックパ
ッケージの製造を対象とするものである。
主としてＩＣ（集積回路装置）を封止するセラミックパ
ッケージの製造を対象とするものである。
セラミックパッケージの製造におい壬、セラミックの高
温焼成工程後に、半導体ペレット、外部リード線及び封
止用キャップを取付けるためのメッキ処理が成され、そ
のメタライズ配線層表面にＮｉ、Ａｕメッキ被膜が形成
される。
温焼成工程後に、半導体ペレット、外部リード線及び封
止用キャップを取付けるためのメッキ処理が成され、そ
のメタライズ配線層表面にＮｉ、Ａｕメッキ被膜が形成
される。
配線層へのメッキ処理の方法としては、従来より電気メ
ッキによる方法と無電解メッキによる方法があるが、後
者の無電解メッキ法による方法では配線層にのみに選択
的に施すことが面倒で、かつ困難であることから、電気
メッキによる方法が一般に採用される。このような方法
はたとえば、特公昭４８−５２１７７号公報に示されて
いる。
ッキによる方法と無電解メッキによる方法があるが、後
者の無電解メッキ法による方法では配線層にのみに選択
的に施すことが面倒で、かつ困難であることから、電気
メッキによる方法が一般に採用される。このような方法
はたとえば、特公昭４８−５２１７７号公報に示されて
いる。
ところで、電気メツキ法による場合、配線が夫夫独立し
ているとこれらに同時にメッキを施すことができないの
で、セラミック基板の余白部分を利用して配線相互間を
接続する構造にしている。
ているとこれらに同時にメッキを施すことができないの
で、セラミック基板の余白部分を利用して配線相互間を
接続する構造にしている。
そして、焼成後、導通個所の一部をメッキ用電極として
配線層にメッキを施している。
配線層にメッキを施している。
その後、不要な導通配線層（補助配線層）の部分を切断
し、セラミック配線基板を個々の小基板に分離する境界
線に涜って分離溝を形成し、然る後、線溝に沿って切断
し所定のセラミツクツくツケージを作る。
し、セラミック配線基板を個々の小基板に分離する境界
線に涜って分離溝を形成し、然る後、線溝に沿って切断
し所定のセラミツクツくツケージを作る。
しかしながら、焼成後のセラミック基板は硬質でこの基
板に正確でしかも深い分離溝を形成することは困難であ
る。そのために、その後に行なう切断分離の確実性が悪
く不良品が多量に出ることになった。また、分離溝の形
成にはダイヤモンドカッターを使用するが、焼成後のセ
ラミック基板は前述したように硬質であるため、カッタ
ー摩耗が激しくカッターの交換頻度が高くなり、その結
果セラミック配線基板の製造単価が高価になる問題があ
った。
板に正確でしかも深い分離溝を形成することは困難であ
る。そのために、その後に行なう切断分離の確実性が悪
く不良品が多量に出ることになった。また、分離溝の形
成にはダイヤモンドカッターを使用するが、焼成後のセ
ラミック基板は前述したように硬質であるため、カッタ
ー摩耗が激しくカッターの交換頻度が高くなり、その結
果セラミック配線基板の製造単価が高価になる問題があ
った。
上記の対策として、焼成前の未焼成セラミツク配線基板
の状態で分離溝を形成することが考えられるが、この分
離溝の形成の際にその部分にあるメッキ用導通配線層が
同時に切断されてしまうので、その後に配線層にメッキ
を施すことができな（ゝ０ したがって、従来においては、焼成及びメッキ処理後、
セラミック配線基板に分離溝を形成しなげればならず、
上記問題をさけることができなかった０ 本発明は上記した困難な問題を解決するためになされた
もので、その目的は、焼成前のセラミック配線基板にあ
らかじめ分離溝を形成してもメッキ用導通配線層が切断
されないようにして配線層に電気メツキ法によりメッキ
を施せるようにし、もって、セラミック基板の切断を容
易ならしめ、かつ確実にできるようにするとともに安価
なセラミック配線基板を提供することにある。
の状態で分離溝を形成することが考えられるが、この分
離溝の形成の際にその部分にあるメッキ用導通配線層が
同時に切断されてしまうので、その後に配線層にメッキ
を施すことができな（ゝ０ したがって、従来においては、焼成及びメッキ処理後、
セラミック配線基板に分離溝を形成しなげればならず、
上記問題をさけることができなかった０ 本発明は上記した困難な問題を解決するためになされた
もので、その目的は、焼成前のセラミック配線基板にあ
らかじめ分離溝を形成してもメッキ用導通配線層が切断
されないようにして配線層に電気メツキ法によりメッキ
を施せるようにし、もって、セラミック基板の切断を容
易ならしめ、かつ確実にできるようにするとともに安価
なセラミック配線基板を提供することにある。
上記目的を達成するための本発明の基本構成は、未焼成
状態のセラミック大形基板上に、後工程で境界線に沿っ
て四角形の個別基板に分離さ些るべき単位配線層パター
ンを互いに離間させて縦横に複数形成するとともに、隣
接する単位配線層パターン間を離間せしめているセラミ
ック基板上に、境界線に沿って延在し、かつ、それらの
単位配線層パターンを電気的に共通接続するための補助
配線層を形成し、前記境界線が横切る前記単位配線層パ
ターンの各配線層に対し、前記境界線に対応する位置に
スルーホール導体層を配設し、前記スルーホール導体層
を通る境界線上に沿って前記スルーホール導体層より幅
の細い分離溝を形成した後、前記大形基板を焼成し、し
かる後、前記補助配線層および前記スルーホール導体層
を通して前記単位配線層パターンに電気メッキを施し、
前記分離溝に沿って前記大形基板を四角形の個別基板に
切断することを特徴とする。
状態のセラミック大形基板上に、後工程で境界線に沿っ
て四角形の個別基板に分離さ些るべき単位配線層パター
ンを互いに離間させて縦横に複数形成するとともに、隣
接する単位配線層パターン間を離間せしめているセラミ
ック基板上に、境界線に沿って延在し、かつ、それらの
単位配線層パターンを電気的に共通接続するための補助
配線層を形成し、前記境界線が横切る前記単位配線層パ
ターンの各配線層に対し、前記境界線に対応する位置に
スルーホール導体層を配設し、前記スルーホール導体層
を通る境界線上に沿って前記スルーホール導体層より幅
の細い分離溝を形成した後、前記大形基板を焼成し、し
かる後、前記補助配線層および前記スルーホール導体層
を通して前記単位配線層パターンに電気メッキを施し、
前記分離溝に沿って前記大形基板を四角形の個別基板に
切断することを特徴とする。
以下本発明の一実施例を図面を参照しながら具体的に説
明する。
明する。
（１）打抜き切断により未焼成セラミツクシートを所定
形状に打抜いて、大寸法の未焼成セラミツク基板（上層
、中層、下層）１．２．３を形成し、それぞれ各基板表
面に所定のパターンの配線層（導体層）４，５．６を形
成するとともにスルーホール部にもスルーホール導体層
７を形成する。
形状に打抜いて、大寸法の未焼成セラミツク基板（上層
、中層、下層）１．２．３を形成し、それぞれ各基板表
面に所定のパターンの配線層（導体層）４，５．６を形
成するとともにスルーホール部にもスルーホール導体層
７を形成する。
同時に積層するときの上層板１の上面及び下層板３の下
面のそれぞれの余白部にそれぞれ独立した配線層（導体
層）４及び６を相互に接続する補助配線層８及び９を形
成する。そして、３層の未焼成セラミツク板１，２．３
を積層し第１図に示すような大きな未焼成セラミツク配
線基板を形成する。なお、上記スルーホール導体層７は
一方でセラミック板２上面に形成された配線層５とセラ
ミック板３下面に形成された配線層６と接続し、他方、
各基板毎に分離するＸ方向及びＹ方向の境界線Ｘ線及び
Ｙ線に治って配設されている。
面のそれぞれの余白部にそれぞれ独立した配線層（導体
層）４及び６を相互に接続する補助配線層８及び９を形
成する。そして、３層の未焼成セラミツク板１，２．３
を積層し第１図に示すような大きな未焼成セラミツク配
線基板を形成する。なお、上記スルーホール導体層７は
一方でセラミック板２上面に形成された配線層５とセラ
ミック板３下面に形成された配線層６と接続し、他方、
各基板毎に分離するＸ方向及びＹ方向の境界線Ｘ線及び
Ｙ線に治って配設されている。
（２１次に積層した未焼成セラミツク配線基板の下面に
、各基板毎に分離する境界線Ｘ線及びＹ線に沿って第２
図に示すように基板の厚さの約１／１０の深さの分離溝
１０を形成する。この分離溝１０はホットプレスにより
一体化して未焼成セラミツク配線基板を形成するとき同
時に形成するよう１にしてもよい。分離溝１０は同時に
各スルーホール導体層７の中央を通るようになる。なお
、この分離溝１０の形成によって各配線層を相互接続し
ている補助配線層９が切断されることはない。
、各基板毎に分離する境界線Ｘ線及びＹ線に沿って第２
図に示すように基板の厚さの約１／１０の深さの分離溝
１０を形成する。この分離溝１０はホットプレスにより
一体化して未焼成セラミツク配線基板を形成するとき同
時に形成するよう１にしてもよい。分離溝１０は同時に
各スルーホール導体層７の中央を通るようになる。なお
、この分離溝１０の形成によって各配線層を相互接続し
ている補助配線層９が切断されることはない。
（３）次に上記大形未焼成配線基板を１１００℃〜１２
００℃で焼成し焼成セラミック配線基板にする。その後
裔配線層４及び６を相互接続する補助配線層８及び９を
それぞれ電気メツキ用−電極として基板上に露出する配
線層４，５．６上面にＮｉ又はＡｕメッキを施す。然る
後、焼成大形セラミック配線基板を上記分離溝１０に沼
って切断し、第３図に示すようなセラミックパッケージ
を得る。
００℃で焼成し焼成セラミック配線基板にする。その後
裔配線層４及び６を相互接続する補助配線層８及び９を
それぞれ電気メツキ用−電極として基板上に露出する配
線層４，５．６上面にＮｉ又はＡｕメッキを施す。然る
後、焼成大形セラミック配線基板を上記分離溝１０に沼
って切断し、第３図に示すようなセラミックパッケージ
を得る。
以上実施例で説明したような本発明によれば下記の理由
から上記目的が達成できる。
から上記目的が達成できる。
すなわち、本発明によれば、未焼成セラミツク配線基板
の状態で各セラミック基板毎に分離する分離溝を形成し
ても、この分離溝をスルーホール導体層上に形成するた
め、このスルーホール導体層内部で接続しており、配線
相互間を接続しているメッキ用補助配線層が切断される
ことがない。
の状態で各セラミック基板毎に分離する分離溝を形成し
ても、この分離溝をスルーホール導体層上に形成するた
め、このスルーホール導体層内部で接続しており、配線
相互間を接続しているメッキ用補助配線層が切断される
ことがない。
したがりて、その後の焼成し、配線の一端を電極とし電
気メツキ法により、配線層上にメッキを施すことができ
る。
気メツキ法により、配線層上にメッキを施すことができ
る。
また、未焼成セラミツク基板の状態のときに形成した深
い分離溝を基線として、焼成後裔セラミック配線基板に
切断することがら、切断を容易ならしめ、かつ確実に切
断できる。
い分離溝を基線として、焼成後裔セラミック配線基板に
切断することがら、切断を容易ならしめ、かつ確実に切
断できる。
さらに本発明によれば、分離溝を未焼成セラミツク基板
に形成しておくから、ダイヤモンドカッターを使う必要
がな（、かつカッターの肩耗がない。したがって、安価
なセラミック配線基板を提供することができる。
に形成しておくから、ダイヤモンドカッターを使う必要
がな（、かつカッターの肩耗がない。したがって、安価
なセラミック配線基板を提供することができる。
さらに本発明によれば、四角形に切断されるべき単位配
線層パターンの端部は補助配線層にスルーホール導体層
を通して電気的接続できるので、単位配線層パターンの
スルーホール導体層が形成されるべき配線部の幅を小さ
くできる。すなわち、高密度に単位配線層パターンのタ
ーミナルを設置することができる。補助配線層は隣接す
る単位配線層パターン間にくし状に配設できるので、補
助配線層と単位配線層パターンとの電気的接続パターン
を単純なものとすることができる。
線層パターンの端部は補助配線層にスルーホール導体層
を通して電気的接続できるので、単位配線層パターンの
スルーホール導体層が形成されるべき配線部の幅を小さ
くできる。すなわち、高密度に単位配線層パターンのタ
ーミナルを設置することができる。補助配線層は隣接す
る単位配線層パターン間にくし状に配設できるので、補
助配線層と単位配線層パターンとの電気的接続パターン
を単純なものとすることができる。
本発明は上記実施例に限定されず５１、これ以外に下記
の形態で実施できるものである。
の形態で実施できるものである。
上記実施例においては、上下層間の二つの配線層を相互
接続するスルーホール導体層に、各セラミック配線基板
に分離する分離溝を形成したが、上下層間を相互接続す
るスルーホール導体層とは別に、各配線層を相互接続す
る補助配線層の切断を防止するためにスルーホール導体
層を設け、このスルーホール導体層に分離溝を形成する
ようにしてもよい。
接続するスルーホール導体層に、各セラミック配線基板
に分離する分離溝を形成したが、上下層間を相互接続す
るスルーホール導体層とは別に、各配線層を相互接続す
る補助配線層の切断を防止するためにスルーホール導体
層を設け、このスルーホール導体層に分離溝を形成する
ようにしてもよい。
また、未焼成セラミツク配線基板に形成する分離溝は基
板の両面圧それぞれ形成するようにしてもよい。この場
合、分離溝の形成によって各配線層を相互接続している
メッキ用補助配線層が切断されないような配線パターン
にする。
板の両面圧それぞれ形成するようにしてもよい。この場
合、分離溝の形成によって各配線層を相互接続している
メッキ用補助配線層が切断されないような配線パターン
にする。
本発明は一般に、パッケージ以外に単なるセラミック配
線基板を形成する場合にも利用できるものであり、多層
セラミック配線基板に限らず、単層セラミック配線基板
の製造に利用できるものである。 −
線基板を形成する場合にも利用できるものであり、多層
セラミック配線基板に限らず、単層セラミック配線基板
の製造に利用できるものである。 −
第１図は本発明製造工程の未焼成セラミツク配線基板を
示し、（ａ）は平面図、（ｂ）はＡ−Ａ断面図、（ｃ）
は下面図、第２図は本発明製造工程の分離溝形成した状
態を示す断面拡大図、第３図は本発明により得られたセ
ラミック配線基板を示すもので、［ａ）平面図、（ｂ）
は断面図、（ｃ）は下面図を示すものである。 １．２．３・・・セラミック板、４．５．６・・・配線
層、７・・・スルーホール導体層、８，９・・・補助配
線層、１０・・・分離溝。 第 １ 図 （り 第 ２ 図 第 ３ 図 ８
示し、（ａ）は平面図、（ｂ）はＡ−Ａ断面図、（ｃ）
は下面図、第２図は本発明製造工程の分離溝形成した状
態を示す断面拡大図、第３図は本発明により得られたセ
ラミック配線基板を示すもので、［ａ）平面図、（ｂ）
は断面図、（ｃ）は下面図を示すものである。 １．２．３・・・セラミック板、４．５．６・・・配線
層、７・・・スルーホール導体層、８，９・・・補助配
線層、１０・・・分離溝。 第 １ 図 （り 第 ２ 図 第 ３ 図 ８
Claims (1)
- １、未焼成状態のセラミック大形基板上に、後工程で境
界線に沿って四角形の個別基板に分離されるべき単位配
線層パターンを互いに離間させて縦横に複数形成すると
ともに、隣接する単位配線層パターン間を離間せしめて
いるセラミック基板上に、境界線に溢って延在し、かつ
、それらの単位配線層パターンを電気的に共通接続する
ための補助配線層を形成し、前記境界線が横切る前記単
位配線層パターンの各配線層に対し、前記境界線に対応
する位置にスルーホール導体層を配設し、前記スルーホ
ール導体層を通る境界線上に沿って前記スルーホール導
体層より幅の細い分離溝を形成した後、前記大形基板を
焼成し、しかる後、前記補助配線層および前記スルーホ
ール導体層を通して前記単位配線層パターンに電気メッ
キを施し、前記分離溝に沿って前記大形基板を四角形の
個別基板に切断することを特徴とするセラミック配線層
基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11297784A JPS6024093A (ja) | 1984-06-04 | 1984-06-04 | セラミツク配線基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11297784A JPS6024093A (ja) | 1984-06-04 | 1984-06-04 | セラミツク配線基板の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6024093A true JPS6024093A (ja) | 1985-02-06 |
| JPS6155280B2 JPS6155280B2 (ja) | 1986-11-27 |
Family
ID=14600301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11297784A Granted JPS6024093A (ja) | 1984-06-04 | 1984-06-04 | セラミツク配線基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024093A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271493A (ja) * | 1986-05-20 | 1987-11-25 | 日立マクセル株式会社 | 半導体装置 |
| JP2003017816A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 多数個取り配線基板 |
| JP2010056513A (ja) * | 2008-07-28 | 2010-03-11 | Kyocera Corp | 多数個取り配線基板の製造方法ならびに多数個取り配線基板および配線基板および電子装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2447284A1 (de) * | 1973-10-04 | 1975-04-17 | Minnesota Mining & Mfg | Verfahren zum aufbringen einer gleichmaessigen goldplattierung an keramischen substraten |
| JPS51125865A (en) * | 1975-04-25 | 1976-11-02 | Hitachi Ltd | Method of manufacturing ceramic wiring substrate |
-
1984
- 1984-06-04 JP JP11297784A patent/JPS6024093A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2447284A1 (de) * | 1973-10-04 | 1975-04-17 | Minnesota Mining & Mfg | Verfahren zum aufbringen einer gleichmaessigen goldplattierung an keramischen substraten |
| JPS5062773A (ja) * | 1973-10-04 | 1975-05-28 | ||
| JPS51125865A (en) * | 1975-04-25 | 1976-11-02 | Hitachi Ltd | Method of manufacturing ceramic wiring substrate |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271493A (ja) * | 1986-05-20 | 1987-11-25 | 日立マクセル株式会社 | 半導体装置 |
| JP2003017816A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 多数個取り配線基板 |
| JP4605945B2 (ja) * | 2001-06-28 | 2011-01-05 | 京セラ株式会社 | 多数個取り配線基板、電子装置の製造方法 |
| JP2010056513A (ja) * | 2008-07-28 | 2010-03-11 | Kyocera Corp | 多数個取り配線基板の製造方法ならびに多数個取り配線基板および配線基板および電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6155280B2 (ja) | 1986-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4328530A (en) | Multiple layer, ceramic carrier for high switching speed VLSI chips | |
| US3926746A (en) | Electrical interconnection for metallized ceramic arrays | |
| US4525597A (en) | Ceramic leadless packages and a process for manufacturing the same | |
| US5700549A (en) | Structure to reduce stress in multilayer ceramic substrates | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JPS58114498A (ja) | 基板 | |
| JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
| JPH10270819A (ja) | 表面実装用電子部品とその製造方法 | |
| US5790386A (en) | High I/O density MLC flat pack electronic component | |
| JPS6024093A (ja) | セラミツク配線基板の製造法 | |
| JP2737712B2 (ja) | チップキャリアとその製造方法および素子のマウント方法 | |
| EP0098114B1 (en) | Leadless chip carrier semiconductor integrated circuit device | |
| JP2943773B2 (ja) | Ｉｃパッケージ | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP3994312B2 (ja) | プリント配線板およびその製造方法およびインターポーザ基板 | |
| JPH05102621A (ja) | 導電パターン | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JP2009194000A (ja) | 多数個取り配線基板 | |
| JPH025027B2 (ja) | ||
| JPH0286159A (ja) | 半導体装置 | |
| JPH03215995A (ja) | 多層配線モジュール | |
| JPH07221433A (ja) | セラミック回路基板及びその製造方法 | |
| JP4303539B2 (ja) | 多数個取り配線基板 | |
| JPH0727989B2 (ja) | セラミックパッケージ型半導体装置の製造方法 | |
| JP2743524B2 (ja) | 混成集積回路装置 |