JPS58111351A - 放射線遮蔽型半導体装置 - Google Patents
放射線遮蔽型半導体装置Info
- Publication number
- JPS58111351A JPS58111351A JP56209229A JP20922981A JPS58111351A JP S58111351 A JPS58111351 A JP S58111351A JP 56209229 A JP56209229 A JP 56209229A JP 20922981 A JP20922981 A JP 20922981A JP S58111351 A JPS58111351 A JP S58111351A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- shielding material
- radiation shielding
- semiconductor device
- radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、放射線の影響で誤動作を生じる半導体装置に
おいて放射線の影響を防止する構造に関する。
おいて放射線の影響を防止する構造に関する。
従来、半導体装置への放射線の影響を防止するために放
射線遮蔽材を利用しているが、この遮蔽材の形成に際し
ては次のような方法が行なわれている。
射線遮蔽材を利用しているが、この遮蔽材の形成に際し
ては次のような方法が行なわれている。
（１）液状の遮蔽材を組立て後の半導体装置上に滴下し
たのち熱処理で皮膜を形成する。
たのち熱処理で皮膜を形成する。
（２１ワエへ時に液状遮蔽材を回転塗布し、熱処理で均
一な皮膜を形成したのち、フォトエツチング等により配
線部の皮膜を除去する。
一な皮膜を形成したのち、フォトエツチング等により配
線部の皮膜を除去する。
しかしながら前記した（１）の方法では、遮蔽材が半導
体装置全面に広がるため、これが周辺に設けた配線部に
までおよび、配線部を榎った遮蔽材の影響で信頼性が低
下する場合がめる、また前記（２１の方法では、同転塗
布等により均一な膜厚を得なければならないため、厚膜
の形成が困難であり、充分な対放射線強度が得られない
等の不具合がある。
体装置全面に広がるため、これが周辺に設けた配線部に
までおよび、配線部を榎った遮蔽材の影響で信頼性が低
下する場合がめる、また前記（２１の方法では、同転塗
布等により均一な膜厚を得なければならないため、厚膜
の形成が困難であり、充分な対放射線強度が得られない
等の不具合がある。
したがって、本発明の目的は上述のような諸方法の欠点
を解決した新規な放射線遮蔽構造を提供するものであり
、放射線遮蔽材より成る枠を遮蔽が必要な回路の周辺に
のみ形成し、その後に上記枠内に遮蔽材を滴下、固化さ
せることにより、必要部分のみに充分な膜厚の放射線遮
蔽膜を形成することができるものである。
を解決した新規な放射線遮蔽構造を提供するものであり
、放射線遮蔽材より成る枠を遮蔽が必要な回路の周辺に
のみ形成し、その後に上記枠内に遮蔽材を滴下、固化さ
せることにより、必要部分のみに充分な膜厚の放射線遮
蔽膜を形成することができるものである。
以下、本発明を図示の実施例により説明する。
第１図、第２図は本発明の一実施例を示すもので、所要
の回路を形成したダイシング前のクエ／Ｓｌの表面にポ
リイミド樹脂等の放射線遮蔽材を回転塗布等で均一に塗
布し、熱処理して薄膜を形、成し、その後半導体装置（
ウニ・・）ｌの遮蔽を必要とする回路の周辺に図１囚、
（ロ）に示すような枠２をフォトエツチング等により形
成する。この枠２は配線部３を除いている。そして上記
半導体装置ｌを組立て配線後、上記の枠２の内側に放射
線遮蔽材４を滴下、熱処理すると図２囚、但）に示すよ
うに枠内２内に遮蔽材からなる厚膜が形成され、放射線
遮蔽が必要な箇所にのみ充分な膜厚の遮蔽材質が得られ
る。このとき、配線部３に遮蔽材４は付着せず、したが
って配線５を良好に行なうことができる。
の回路を形成したダイシング前のクエ／Ｓｌの表面にポ
リイミド樹脂等の放射線遮蔽材を回転塗布等で均一に塗
布し、熱処理して薄膜を形、成し、その後半導体装置（
ウニ・・）ｌの遮蔽を必要とする回路の周辺に図１囚、
（ロ）に示すような枠２をフォトエツチング等により形
成する。この枠２は配線部３を除いている。そして上記
半導体装置ｌを組立て配線後、上記の枠２の内側に放射
線遮蔽材４を滴下、熱処理すると図２囚、但）に示すよ
うに枠内２内に遮蔽材からなる厚膜が形成され、放射線
遮蔽が必要な箇所にのみ充分な膜厚の遮蔽材質が得られ
る。このとき、配線部３に遮蔽材４は付着せず、したが
って配線５を良好に行なうことができる。
したがって、本発明の構造によれば半導体装置における
放射線の遮蔽が必要な箇所にのみ遮蔽材の厚膜を形成し
ているので、放射線の影響による半導体装置の誤動作を
防止するとともに、配線部等での遮蔽材の影響による信
頼性の低下を防止することができる。
放射線の遮蔽が必要な箇所にのみ遮蔽材の厚膜を形成し
ているので、放射線の影響による半導体装置の誤動作を
防止するとともに、配線部等での遮蔽材の影響による信
頼性の低下を防止することができる。
【図面の簡単な説明】
第１ｆｔ！０（Ａ１．（Ｂ）はそれぞれ遮蔽材の枠を形
成した半導体装置の断面図及び斜視図、第２図囚、β）
はそれぞれ上記枠内に遮蔽材厚膜を形成した半導体装置
の断面図及び斜視図である、 ｌ・・・半導体装置、２・・・放射線遮蔽材（枠）、３
・・・ボンディングバット（配線部）、４・・・放射線
遮蔽材（厚膜）、５・・・配線。 代理人 弁理士 薄 １）利 幸＋、；、、７．）・
−、Ｊ ／、。 第 （Ａ＞ ／ 第 ２ （Ａ＞ （Ｂ）
成した半導体装置の断面図及び斜視図、第２図囚、β）
はそれぞれ上記枠内に遮蔽材厚膜を形成した半導体装置
の断面図及び斜視図である、 ｌ・・・半導体装置、２・・・放射線遮蔽材（枠）、３
・・・ボンディングバット（配線部）、４・・・放射線
遮蔽材（厚膜）、５・・・配線。 代理人 弁理士 薄 １）利 幸＋、；、、７．）・
−、Ｊ ／、。 第 （Ａ＞ ／ 第 ２ （Ａ＞ （Ｂ）
Claims (1)
- １、放射線の影響を受ける回路を有する半導体装置の回
路部位の周囲に放射線遮蔽材より成る枠を設けると共に
、その枠内に放射線遮蔽材を滴下して遮蔽厚膜を形成せ
しめて上記回路のみを放射線より遮蔽したことを特徴と
する放射線遮蔽製半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209229A JPS58111351A (ja) | 1981-12-25 | 1981-12-25 | 放射線遮蔽型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209229A JPS58111351A (ja) | 1981-12-25 | 1981-12-25 | 放射線遮蔽型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58111351A true JPS58111351A (ja) | 1983-07-02 |
Family
ID=16569484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56209229A Pending JPS58111351A (ja) | 1981-12-25 | 1981-12-25 | 放射線遮蔽型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111351A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4712129A (en) * | 1983-12-12 | 1987-12-08 | Texas Instruments Incorporated | Integrated circuit device with textured bar cover |
| JPH02271547A (ja) * | 1989-04-12 | 1990-11-06 | Nec Corp | フィルムキャリヤ型半導体装置 |
| JPH0319259A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | 半導体装置 |
-
1981
- 1981-12-25 JP JP56209229A patent/JPS58111351A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4712129A (en) * | 1983-12-12 | 1987-12-08 | Texas Instruments Incorporated | Integrated circuit device with textured bar cover |
| JPH02271547A (ja) * | 1989-04-12 | 1990-11-06 | Nec Corp | フィルムキャリヤ型半導体装置 |
| JPH0319259A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4328262A (en) | Method of manufacturing semiconductor devices having photoresist film as a permanent layer | |
| US5784260A (en) | Structure for constraining the flow of encapsulant applied to an I/C chip on a substrate | |
| DE10222608A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| US6876090B2 (en) | Semiconductor chip and method for producing housing | |
| JPS58111351A (ja) | 放射線遮蔽型半導体装置 | |
| JP2895504B2 (ja) | 半導体装置 | |
| JPS5787174A (en) | Semiconductor integrated circuit device | |
| JPS5623783A (en) | Formation of electrode for semiconductor device | |
| EP0152164A3 (en) | Provision of a sub-half-micron-size recess in a semiconductor substrate | |
| EP0102525B1 (en) | Alpha-particle protection in integrated circuit packages | |
| JP3832911B2 (ja) | Ｉｃパッケージ等に用いるベースの製法 | |
| JPS584189Y2 (ja) | Ｉｃ封止構造 | |
| JPS5891663A (ja) | 半導体装置およびその製造方法 | |
| JPS59193034A (ja) | 半導体素子封止用ペレツト | |
| JP2836166B2 (ja) | チツプキヤリア | |
| JPH08124840A (ja) | 液状樹脂の成膜方法 | |
| JPH06291232A (ja) | リードフレーム及びその製造方法 | |
| KR100192434B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6232463A (ja) | 露光用マスク | |
| JPH02192757A (ja) | 半導体装置およびその製造方法 | |
| JP2864715B2 (ja) | 選択エッチング方法 | |
| JPH03211841A (ja) | 半導体部品の樹脂被覆方法 | |
| JPS6442139A (en) | Semiconductor integrated circuit device | |
| JPS60154650A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS5519846A (en) | Lead frame for resin sealed type semiconductor device |