JPH0319259A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0319259A JPH0319259A JP15431889A JP15431889A JPH0319259A JP H0319259 A JPH0319259 A JP H0319259A JP 15431889 A JP15431889 A JP 15431889A JP 15431889 A JP15431889 A JP 15431889A JP H0319259 A JPH0319259 A JP H0319259A
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- pattern
- region
- resin
- resin solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 54
- 229920005989 resin Polymers 0.000 claims abstract description 54
- 238000007747 plating Methods 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 208000010228 Erectile Dysfunction Diseases 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 201000001881 impotence Diseases 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置のα線によるンフトエラ一対策に関
し、半導体装置表面の樹脂膜を形威すべき領域の構造に
関する。
し、半導体装置表面の樹脂膜を形威すべき領域の構造に
関する。
従来、この種の半導体装置の実施例を第５図，第６図に
示す． 第５図は従来の実施例の平面図であり、第６図は第５図
Ｃ−Ｃ’断面図である。構或は、半導体集積回路の構成
された半導体チップ１電源及び信号の入出力バッド２，
α線によるソフトエラ一対策として半導体チップｌ上に
形成する樹脂膜４，半導体装置上の樹脂膜を形成すべき
領域８である。
示す． 第５図は従来の実施例の平面図であり、第６図は第５図
Ｃ−Ｃ’断面図である。構或は、半導体集積回路の構成
された半導体チップ１電源及び信号の入出力バッド２，
α線によるソフトエラ一対策として半導体チップｌ上に
形成する樹脂膜４，半導体装置上の樹脂膜を形成すべき
領域８である。
次に第５図及び第６図を用いて従来の実施例を説明する
。
。
半導体装置において、メモリー領域等の樹脂膜を形戒す
べき領域８上に、α線によるンフトエラ一対策等により
ポリイミド等の樹脂溶液を１点あるいは多点に滴下し、
２００〜３００℃の熱処理を加えて厚さ３０〜３００μ
ｍの樹脂膜４を形成する。
べき領域８上に、α線によるンフトエラ一対策等により
ポリイミド等の樹脂溶液を１点あるいは多点に滴下し、
２００〜３００℃の熱処理を加えて厚さ３０〜３００μ
ｍの樹脂膜４を形成する。
ここで、樹脂溶液を滴下した際に、滴下方法の不具合あ
るいは滴下量の多少により、樹脂膜４が電源及び配線の
入出力パッド２上まで広がってしまう。あるいは樹脂膜
を形威すべき領域８上を完全に覆わない等の不具合が生
じる。
るいは滴下量の多少により、樹脂膜４が電源及び配線の
入出力パッド２上まで広がってしまう。あるいは樹脂膜
を形威すべき領域８上を完全に覆わない等の不具合が生
じる。
上述した従来の半導体装置は、α線によるンフトエラ一
対策として半導体表面に樹脂膜を形成する際、樹脂溶液
の滴下方法あるいは滴下量等の不具合により、樹脂膜が
電源及び信号の入出力パッド上に広がってしまう。ある
いは、樹脂膜を形成すべき領域上を完全に覆わない等の
不具合が生じ、半導体装置の信頼性が低下するという欠
点がある。
対策として半導体表面に樹脂膜を形成する際、樹脂溶液
の滴下方法あるいは滴下量等の不具合により、樹脂膜が
電源及び信号の入出力パッド上に広がってしまう。ある
いは、樹脂膜を形成すべき領域上を完全に覆わない等の
不具合が生じ、半導体装置の信頼性が低下するという欠
点がある。
本発明の半導体装置は、樹脂膜を形威すべき領域を囲む
厚さ２０〜４０μｍのパターンを有し、そのパターン内
に樹脂膜を形成する。
厚さ２０〜４０μｍのパターンを有し、そのパターン内
に樹脂膜を形成する。
次に本発明について図面を参照して説明する。
第１図は本発明の実施例１の平面図、第２図は第１図Ａ
−Ａ’断面図である．構或は半導体集積回路の形威され
た半導体チップ１、電源及び信号の入出力パッド２、樹
脂膜を形威すべき領域を囲むパターン３、α線によるソ
フトエラ一対策として半導体チップ１上に形成する樹脂
膜４である．次に第１図，第２図を用いて本発明の実施
例１を説明する． 半導体集積回路の形成された半導体チップ１上にメモリ
ー領域等の樹脂膜を形成すべき領域を囲むように、電解
金メッキを用いて厚さ２０〜４０μｍ，幅５０〜１００
μｍ程度の側壁が垂直な金メッキパターン３を形成する
。パターン３は最上層配線を形戒する際に同時に形成し
てもよく電源配線等と共用であってもよい。
−Ａ’断面図である．構或は半導体集積回路の形威され
た半導体チップ１、電源及び信号の入出力パッド２、樹
脂膜を形威すべき領域を囲むパターン３、α線によるソ
フトエラ一対策として半導体チップ１上に形成する樹脂
膜４である．次に第１図，第２図を用いて本発明の実施
例１を説明する． 半導体集積回路の形成された半導体チップ１上にメモリ
ー領域等の樹脂膜を形成すべき領域を囲むように、電解
金メッキを用いて厚さ２０〜４０μｍ，幅５０〜１００
μｍ程度の側壁が垂直な金メッキパターン３を形成する
。パターン３は最上層配線を形戒する際に同時に形成し
てもよく電源配線等と共用であってもよい。
次にパターン３内の樹脂膜を形成すべき領域上の１点あ
るいは多点にポリイミド等の樹脂溶液を滴下する。この
時パターン３内を完全に覆うだけの量を滴下するが、パ
ターン３が堤防となり、樹脂溶液はパターン３の外には
広がらない。
るいは多点にポリイミド等の樹脂溶液を滴下する。この
時パターン３内を完全に覆うだけの量を滴下するが、パ
ターン３が堤防となり、樹脂溶液はパターン３の外には
広がらない。
次に２００〜３００℃程度の熱処理を加え、樹脂膜４を
形成する。樹脂膜４の厚さは３０〜３００μｍ程度であ
る． 実施例１は厚さ２０μｍ以上の良好な形状のパターンが
得られるノポラ，ク樹脂系の超厚膜レジストを用いて選
択的に電解金メッキを行い、横広がりがなく側壁が垂直
な厚さ２０〜４０μｍの金メッキパターンが得られるこ
とに着目しているが、パターン３は金メッキ以外の方法
及び材質で形威されても、もちろんかまわない。
形成する。樹脂膜４の厚さは３０〜３００μｍ程度であ
る． 実施例１は厚さ２０μｍ以上の良好な形状のパターンが
得られるノポラ，ク樹脂系の超厚膜レジストを用いて選
択的に電解金メッキを行い、横広がりがなく側壁が垂直
な厚さ２０〜４０μｍの金メッキパターンが得られるこ
とに着目しているが、パターン３は金メッキ以外の方法
及び材質で形威されても、もちろんかまわない。
〔実施例２〕
第３図は本発明の実施例２の平面図であり、第４図は第
３図Ｂ−Ｂ’断面図である。構成は半導体集積回路の形
成されたチップ１電源及び信号の入出力パッド２、第１
の電源の配線パターン５、第２の電源の配線パターン６
、第３の電源の配線パターン７、α線によるソフトエラ
一対策のために形成する樹脂膜４である。
３図Ｂ−Ｂ’断面図である。構成は半導体集積回路の形
成されたチップ１電源及び信号の入出力パッド２、第１
の電源の配線パターン５、第２の電源の配線パターン６
、第３の電源の配線パターン７、α線によるソフトエラ
一対策のために形成する樹脂膜４である。
次に第３図，第４図を用いて本発明の実施例２を説明す
る。
る。
半導体集積回路の形成された半導体チップｌの最上層配
線を金メッキ等を用い厚さ２０〜４０μｍ程度に形成す
る。この時、第１の電源の配線パターン５，第２の電源
の配線パターン６，第３の電源の配線パターン７はそれ
ぞれ樹脂膜を形威すべき領域を囲む様に配置されている
．次に樹脂膜を形成すべき領域上の１点あるいは多点に
ポリイミド等の樹脂溶液を滴下する。このとき、樹脂膜
を形成すべき領域を完全に覆うだけの量の樹膜溶液を滴
下するが第１の電源の配線パターン５，第２の電源の配
線パターン６，第３の電源の配線パターン７が２重構造
の堤防となり、樹脂溶液は電源配線のパターンの外には
広がらない。
線を金メッキ等を用い厚さ２０〜４０μｍ程度に形成す
る。この時、第１の電源の配線パターン５，第２の電源
の配線パターン６，第３の電源の配線パターン７はそれ
ぞれ樹脂膜を形威すべき領域を囲む様に配置されている
．次に樹脂膜を形成すべき領域上の１点あるいは多点に
ポリイミド等の樹脂溶液を滴下する。このとき、樹脂膜
を形成すべき領域を完全に覆うだけの量の樹膜溶液を滴
下するが第１の電源の配線パターン５，第２の電源の配
線パターン６，第３の電源の配線パターン７が２重構造
の堤防となり、樹脂溶液は電源配線のパターンの外には
広がらない。
次に２００〜３００℃程度の熱処理を加え、厚さ３０〜
３００μｍ程度の樹脂膜を形成する。
３００μｍ程度の樹脂膜を形成する。
この様に、樹脂膜を形成すべき領域を２重以上のパター
ンで囲むことにより実施例１に比べ樹脂溶液の滴下方法
及び滴下量の制御が容易になり半導体装置の信頼性がさ
らに向上する。
ンで囲むことにより実施例１に比べ樹脂溶液の滴下方法
及び滴下量の制御が容易になり半導体装置の信頼性がさ
らに向上する。
〔発明の効果〕
以上説明した様に本発明は樹脂膜を形成すべき領域を囲
むパターンを有しており、そのパターンを堤防として、
パターン内にのみ樹脂膜を形成することにより、樹脂膜
の広がりを抑え、かつ樹脂膜を形成すべき領域を完全に
覆うことができ、半導体装置の信頼性を向上させること
ができる。また樹脂溶液の滴下方法及び滴下量の制御が
容易になる。
むパターンを有しており、そのパターンを堤防として、
パターン内にのみ樹脂膜を形成することにより、樹脂膜
の広がりを抑え、かつ樹脂膜を形成すべき領域を完全に
覆うことができ、半導体装置の信頼性を向上させること
ができる。また樹脂溶液の滴下方法及び滴下量の制御が
容易になる。
第１図は本発明の実施例１の平面図、第２図は第１図Ａ
−Ａ’断面図である。第３図は本発明の実施例２の平面
図、第４図は第３図Ｂ−Ｂ’断面図である。第５図は従
来の実施例の平面図、第６図は第５図のＣ−Ｃ’断面図
である． １・・・・・・半導体チップ、２・・・・・・電源及び
信号の入出力パッド、３・・・・・・樹脂膜を形成すべ
き領域を囲むパターン、４・・・・・・樹脂膜、５・・
・・・・第１の電源の配線パターン、６・・・・・・第
２の電源の配線パターン、７・・・・・・第３の電源の
配線パターン、８・・・・・・樹脂膜を形成すべき領域
。
−Ａ’断面図である。第３図は本発明の実施例２の平面
図、第４図は第３図Ｂ−Ｂ’断面図である。第５図は従
来の実施例の平面図、第６図は第５図のＣ−Ｃ’断面図
である． １・・・・・・半導体チップ、２・・・・・・電源及び
信号の入出力パッド、３・・・・・・樹脂膜を形成すべ
き領域を囲むパターン、４・・・・・・樹脂膜、５・・
・・・・第１の電源の配線パターン、６・・・・・・第
２の電源の配線パターン、７・・・・・・第３の電源の
配線パターン、８・・・・・・樹脂膜を形成すべき領域
。
Claims (1)
- 表面に樹脂膜を有する半導体装置において、半導体装置
上で樹脂膜を形成すべき領域を囲む厚さ２０〜４０μｍ
のパターンを有し、そのパターン内に樹脂膜を形成する
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154318A JP2513033B2 (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154318A JP2513033B2 (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319259A true JPH0319259A (ja) | 1991-01-28 |
| JP2513033B2 JP2513033B2 (ja) | 1996-07-03 |
Family
ID=15581508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154318A Expired - Lifetime JP2513033B2 (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513033B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530278A (en) * | 1995-04-24 | 1996-06-25 | Xerox Corporation | Semiconductor chip having a dam to prevent contamination of photosensitive structures thereon |
| JPH08335594A (ja) * | 1995-06-08 | 1996-12-17 | Fujitsu Ten Ltd | 半導体チップの封止構造及び封止方法 |
| US7804161B2 (en) * | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
| US8018057B2 (en) * | 2007-02-21 | 2011-09-13 | Seiko Epson Corporation | Semiconductor device with resin layers and wirings and method for manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776868A (en) * | 1980-10-30 | 1982-05-14 | Fujitsu Ltd | Forming method for resin protected film |
| JPS5776869A (en) * | 1980-10-31 | 1982-05-14 | Fujitsu Ltd | Semiconductor device |
| JPS5885553A (ja) * | 1981-11-18 | 1983-05-21 | Nec Corp | 半導体装置 |
| JPS58107657A (ja) * | 1981-12-21 | 1983-06-27 | Nec Corp | 半導体装置 |
| JPS58111351A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 放射線遮蔽型半導体装置 |
-
1989
- 1989-06-15 JP JP1154318A patent/JP2513033B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776868A (en) * | 1980-10-30 | 1982-05-14 | Fujitsu Ltd | Forming method for resin protected film |
| JPS5776869A (en) * | 1980-10-31 | 1982-05-14 | Fujitsu Ltd | Semiconductor device |
| JPS5885553A (ja) * | 1981-11-18 | 1983-05-21 | Nec Corp | 半導体装置 |
| JPS58107657A (ja) * | 1981-12-21 | 1983-06-27 | Nec Corp | 半導体装置 |
| JPS58111351A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 放射線遮蔽型半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530278A (en) * | 1995-04-24 | 1996-06-25 | Xerox Corporation | Semiconductor chip having a dam to prevent contamination of photosensitive structures thereon |
| JPH08335594A (ja) * | 1995-06-08 | 1996-12-17 | Fujitsu Ten Ltd | 半導体チップの封止構造及び封止方法 |
| US8018057B2 (en) * | 2007-02-21 | 2011-09-13 | Seiko Epson Corporation | Semiconductor device with resin layers and wirings and method for manufacturing the same |
| US7804161B2 (en) * | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
| US8432025B2 (en) | 2007-03-30 | 2013-04-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device and plurality of dams |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2513033B2 (ja) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3431406B2 (ja) | 半導体パッケージ装置 | |
| KR950004464A (ko) | 칩 범프의 제조방법 | |
| KR900005576A (ko) | 반도체 집적회로 장치 | |
| JPH02163960A (ja) | 半導体装置 | |
| SE344870B (ja) | ||
| JPH0319259A (ja) | 半導体装置 | |
| JPS5787145A (en) | Semiconductor device | |
| JPS5571052A (en) | Substrate for semiconductor device | |
| JPS577147A (en) | Mounting construction of semiconductor device | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| KR20060063248A (ko) | 반도체 패키지용 배선 기판의 볼 랜드 구조 | |
| JPH03153049A (ja) | 半導体装置 | |
| JPS58222546A (ja) | 半導体装置 | |
| JPS54104286A (en) | Integrated circuit device | |
| JPS5553441A (en) | Semiconductor device | |
| JPS558061A (en) | Semiconductor integrated circuit | |
| JPS6041728Y2 (ja) | 半導体装置 | |
| JPH01248533A (ja) | 半導体集積回路 | |
| JPS6239820B2 (ja) | ||
| JPS5456360A (en) | Production of semiconductor chips | |
| JPS5898938A (ja) | 半導体集積回路 | |
| JPH054280Y2 (ja) | ||
| JPH02264432A (ja) | 半導体装置 | |
| JPS5736859A (ja) | Shusekikairosochi | |
| JPH09289227A (ja) | 半導体の実装構造 |