DE10222608A1 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben

Info

Publication number
DE10222608A1
DE10222608A1 DE10222608A DE10222608A DE10222608A1 DE 10222608 A1 DE10222608 A1 DE 10222608A1 DE 10222608 A DE10222608 A DE 10222608A DE 10222608 A DE10222608 A DE 10222608A DE 10222608 A1 DE10222608 A1 DE 10222608A1
Authority
DE
Germany
Prior art keywords
elastomer
semiconductor chip
circuit board
insulating substrate
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10222608A
Other languages
English (en)
Other versions
DE10222608B4 (de
Inventor
Tadashi Kawanobe
Yasuharu Kameyama
Masayuki Hosono
Kazumoto Komiya
Akiji Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of DE10222608A1 publication Critical patent/DE10222608A1/de
Application granted granted Critical
Publication of DE10222608B4 publication Critical patent/DE10222608B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Bei einer Halbleitervorrichtung mit einer Leiterkarte, welche eine Leiteranordnung mit einem vorbestimmten Muster, das auf der Oberfläche eines isolierenden Substrates vorgesehen ist, aufweist, einem Elastomer, das auf der Leiterkarte vorgesehen ist, einem Halbleiterchip, der auf die Leiterkarte durch das Elastomer gebondet ist, und einem Isolator zum Versiegeln der Umfangsflächen des Halbleiterchips und des Elastomers, wobei der Halbleiterchip an seinem externen Anschluß elektrisch mit der Leiteranordnung verbunden ist, liegt ein Teil des Elastomers auf der Oberfläche des Isolators frei. Durch den obigen Aufbau kann einer Verschlechterung der Zuverlässigkeit der Vorrichtung vorgebeugt werden.

Description

HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
Diese Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen dersel­ ben und insbesondere eine Technik, die zweckmäßig bei einer Halbleitervorrichtung einge­ setzt werden kann, bei der ein Halbleiterchip auf eine Leiterkarte (eine Zwischenlage) durch ein Elastomer gebondet werden kann.
in% Stand der Technik
Bei herkömmlichen Halbleitervorrichtungen (Kompaktbaugruppen), so wie BGA (ball grid array) und CSP (chip size package) wird ein Halbleiterchip auf einer Leiterkarte angebracht, die "Zwischenlage" genannt wird. Die Zwischenlage arbeitet so, daß sie den externen An­ schuß des Halbleiterchips mit dem Verbindungsabschnitt der Leiteranordnung auf einem Montagesubstrat ausrichtet, um die Halbleitervorrichtung darauf anzubringen, so wie eine gedruckten Leiterkarte, oder um eine Gitterumwandlung des externen Anschlusses des Halb­ leiterchips durchzuführen. Bei der Zwischenlage sind eine Leiteranordnung mit einem vorbe­ stimmten Muster und ein Verbindungsanschluß zu dem Montagesubstrat auf der Oberfläche eines isolierenden Substrates vorgesehen.
Wenn bei der Halbleitervorrichtung beispielsweise ein Band aus einem Polyimid, das einen thermischen Ausdehnungskoeffizienten von etwa 30 ppm/°C bis 40 ppm/°C hat, als das iso­ lierende Substrat für die Zwischenlage benutzt wird, tritt beim Betrieb des Halbleiterchips, um die Temperatur der Halbleitervorrichtung auf die Betriebstemperatur der Halbleitervor­ richtung anzuheben, eine Differenz in der Ausdehnung zwischen dem isolierenden Substrat und dem Halbleiterchip auf, da der thermische Ausdehnungskoeffizient eines herkömmlichen Halbleiterchips, bei dem ein Silizium (Si)-Substrat verwendet wird, etwa 2.6 ppm/°C beträgt. Dies bewirkt, daß eine Zugbelastung auf die Verbindungsfläche zwischen dem isolierenden Substrat (Zwischenlage) und dem Halbleiterchip aufgebracht wird. Auf Grund des Aufbrin­ gens der Zugbelastung wird eine Belastung an einem Verbindungsabschnitt zwischen dem externen Anschluß des Halbleiterchips und der Leiteranordnung aufgebracht, was zum Reißen eines Drahtes oder dem Ablösen des Halbleiterchips führt. In einem anderen Fall wird das isolierenden Substrat verworfen, was zu dem Aufbringen einer Last auf dem Verbindungsab­ schnitt zwischen der Halbleitervorrichtung und dem Montagesubstrat führt und das Reißen eines Drahtes ergibt. Um dieses Problem zu überwinden, ist für eine Halbleitervorrichtung ein Vorschlag gemacht worden, wobei beispielsweise ein Halbleiterchip über ein flexibles Mate­ rial, ein Elastomer genannt, auf der Zwischenlage angebracht wird, als ein Mittel zum Ent­ spannen der thermischen Belastung, die durch die Differenz in dem thermischen Ausdeh­ nungskoeffizienten zwischen dem isolierenden Substrat und dem Halbleiterchip hervorgeru­ fen wird.
Ein Beispiel der Halbleitervorrichtung, bei der ein Halbleiterchip durch das Elastomer aufge­ bracht worden ist, ist in den Fig. 1 und 2 gezeigt. Bei dieser Halbleitervorrichtung ist ein Halbleiterchip 4 nach der Flip-Chip-Technik über ein Elastomer 3 auf einer Zwischenlage angebracht, die den obigen Typ der Leiteranordnung 2 aufweist, welche auf der Oberfläche des obigen Typs eines isolierenden Substrates 1 vorgesehen ist, und die Leiteranordnung 2 in diesem Abschnitt dringt in eine Öffnung 1A des isolierenden Substrates 1, und eine Öffnung 3A des Elastomers 3 wird deformiert, um die Leiteranordnung 2 mit diesem hervorstehenden Abschnitt mit einem externen Anschluß 401 in dem Halbleiterchip 4 zu verbinden. Hier ist Fig. 1 eine typische Draufsicht auf eine Halbleitervorrichtung vom Typ BGA, und Fig. 2 ist eine typische Querschnittsansicht entlang der Linie G-G' der Fig. 1.
Bei der Halbleitervorrichtung vom Typ BGA, der in den Fig. 1 und 2 gezeigt wird, absor­ bieren das Elastomer 3 und die Leiteranordnung 2 in ihrem deformierten Abschnitt die ther­ mische Belastung, die durch die Differenz im thermischen Ausdehnungskoeffizienten zwi­ schen dem Halbleiterchip 4 und dem isolierenden Substrat 1 (Zwischenlage) hervorgerufen wird und können so die thermische Belastung abschwächen. Weiter, wie in Fig. 2 gezeigt, ist ein Durchgangsloch 1B dem isolierenden Substrat 1 vorgesehen, und ein Kugelanschluß 6 für die Verbindung mit der Leiteranordnung 2 ist in dem Abschnitt des Durchgangsloches 1B vorgesehen. Der Kugelanschluß 6 wird zum Beispiel beim Anbringen der Halbleitervorrich­ tung auf einem Montagesubstrat, so wie einer Hauptplatine, als ein Verbindungsanschluß zwi­ schen der Leiteranordnung 2 und der Verdrahtung (Anschluß) auf dem Montagesubstrat be­ nutzt.
Ein Herstellungsprozeß für die Halbleitervorrichtung vom Typ BGA, wie sie in den Fig. 1 und 2 gezeigt ist, wird kurz erläutert. Zunächst, wie in Fig. 3A gezeigt, wird beispielsweise eine Zwischenlage (eine Leiterkarte) bereitgestellt, die eine Leiteranordnung 2 aufweist, mit einem vorbestimmten Muster, das auf der Oberfläche des isolierenden Substrates 1 angeord­ net ist, welches mit einer Öffnung 1A für das Bonden und einer Durchgangsöffnung 1B an jeweiligen vorbestimmten Positionen versehen ist. In diesem Fall, wie in den Fig. 1 und 3A gezeigt, wird die Leiteranordnung 2 so gebildet, daß ein Teil der Leiteranordnung 2 in die Öffnung 1A zum Bonden hervorsteht, während ein weiterer Teil der Leiteranordnung 2 das Durchgangsloch 1B abdeckt.
Die Zwischenlage wird beispielsweise hergestellt, indem die Öffnung 1A zum Bonden und das Durchgangsloch 1B gebildet werden, wobei eine Form in dem isolierenden Substrat be­ nutzt wird, so wie einem Polyimidband, dann eine dünne leitende Schicht, hergestellt aus ei­ ner Kupferfolie oder dergleichen, auf der Oberfläche des isolierenden Substrates 1 gebildet wird und die dünne leitende Schicht durch Ätzen oder dergleichen mit einem Muster versehen wird, um die Leiteranordnung 2 zu bilden. Ein weiteres Beispiel des Verfahrens zum Herstel­ len der Zwischenlage weist die Schritte des Bildens der dünnen leitenden Schicht auf der Oberfläche des isolierenden Substrates 1, dann des Bildens der Öffnung 1A zum Bonden und des Durchgangsloches 1B in dem isolierenden Substrat 1 durch Laserätzen, wobei ein Koh­ lendioxidlaser, ein Excimerlaser oder dergleichen verwendet wird, und des Ausbildens eines Musters in der dünnen leitenden Schicht durch Ätzen oder dergleichen, um die Leiteranord­ nung 2 zu bilden, auf.
In diesem Fall ist das isolierende Substrat 1 im allgemeinen in Form eines Bandes ausgebil­ det, das in einer Richtung kontinuierlich ist, und in vielen Fällen wird eine große Anzahl von Halbleitervorrichtungen kontinuierlich in einem einzelnen isolierenden Substrat 1 des obigen Types durch ein Umschulverfahren gebildet, gefolgt von Abnel men vorbestimmter Bereiche (Kompaktbaugruppenbereiche) von dem isolierenden Substrat 1, um vereinzelte Stücke her­ zustellen. Der Bereich, wie in Fig. 3A gezeigt, wird wiederholt über dem gesamten isolie­ renden Substrat 1 gebildet.
Als nächstes wird in dem Schritt des Elastomer-Bondens, wie in Fig. 3B gezeigt, ein Ela­ stomer 3, welches eine Öffnung hat, die an einer Position entsprechend der Öffnung 1A zum Bonden in dem isolierenden Substrat 1 vorgesehen ist, auf die Oberfläche der Zwischenlage gebondet, mit anderen Worten, der Zwischenlage mit ihrer Oberfläche, auf der die Lei­ teranordnung 2 ausgebildet worden ist. Zum Beispiel kann eine Struktur aus drei Schichten, mit einem elastischen Material, welches einen thermischen Ausdehnungskoeffizienten von nicht mehr als 100 ppm/°C oder ein Elastizitätsmodul von nicht mehr als 1000 Ma hat und einer Klebmittelschicht, die auf beiden Seiten des elastischen Materials vorgesehen ist, als das Elastomer benutzt werden. Das elastische Material ist bevorzugt ein poröses Material, das für Wasser hochgradig durchlässig ist. Die Klebmittelschicht wird beispielsweise aus einem warmehärtbaren Harz gebildet, das zu einer Stufe B ausgehärtet worden ist.
Als nächstes, in dem Schritt des Bondens eines Halbleiterchips, wie in Fig. 3C gezeigt, wird der Halbleiterchip 4 auf das Elastomer 3 gebondet. Zu diesem Zeitpunkt wird der Halbleiter­ chip 4 ausgerichtet, so daß sich der externe Anschluß 401 innerhalb der Öffnung 3A in dem Elastomer 3 befindet und der externe Anschluß 401 in einer planaren Anordnung über der Leiteranordnung 2 liegt, gefolgt von Bonden auf das Elastomer 3. Danach wird Erwärmen durchgeführt, um die Klebmittelschicht in dem Elastomer 3 voll auszuhärten.
Als nächstes wird die Leiteranordnung 2 in ihrem Abschnitt, der in die Öffnung 1A zum Bon­ den in dem isolierenden Substrat 1 ragt, mit einem Bondewerkzeug in dem Schritt der Draht­ verbindung unter Druck geschnitten, und, wie in Fig. 3D gezeigt, der geschnittene Abschnitt der Leiteranordnung 2 wird in die Öffnung 3A in dem Elastomer 3 geschoben und wird de­ formiert. Danach wird beispielsweise Ultraschallschwingung von dem Bondewerkzeug auf die Leiteranordnung 2 aufgegeben, um die Leiteranordnung 2 mit dem Halbleiterchip an sei­ nem externen Anschluß 401 zu verbinden. In diesem Fall wird die Leiteranordnung 2 in ihrem Abschnitt, der in die Öffnung 1A zum Bonden ragt, teilweise in ihrer vorbestimmten Position verengt, so daß nach dem Schneiden unter Druck mit dem Bondewerkzeug der hervorstehen­ de Abschnitt mit einem vorbestimmten externen Anschluß verbunden werden kann, obwohl dies in der Zeichnung nicht gezeigt ist.
Als nächstes, in dem Schritt des Versiegelns, wird ein Isolator 5, der beispielsweise aus einem wärmehärtbaren Epoxyharz gebildet ist, durch die Öffnung 1A zum Bonden in dem isolieren­ den Substrat 1 gegossen und wird ausgehärtet, um den Verbindungsabschnitt zwischen der Leiteranordnung 2 und dem Halbleiterchip an seinem externen Anschluß 401 zu versiegeln.
Danach, in dem Schritt des Anschließens eines Kugelanschlusses, wird ein Kugelanschluß 6, der beispielsweise aus einem Lötmittel auf Pb-Sn-Basis gebildet ist, mit dem Durchgangsloch 1B in dem isolierenden Substrat 1 verbunden, gefolgt durch Schneiden des isolierenden Sub­ strates 1 (Zwischenlage), um vorbestimmte Bereiche (Kompaktbaugruppenbereiche) abzu­ nehmen, um vereinzelte Stücke herzustellen. Auf diese Weise kann die Halbleitervorrichtung vom Typ BGA, wie sie in den Fig. 1 und 2 gezeigt ist, hergestellt werden.
Weiter wird bei der Halbleitervorrichtung, wie sie in den Fig. 1 und 2 gezeigt ist, bei­ spielsweise ein Halbleiterchip vom Typ mit mittiger Kontaktfläche, wobei der externe An­ schluß 401 um die Mittellinie der Oberfläche eines Siliziumsubstrates vorgesehen ist, der mit einer Schaltung, so wie einem DRAM (ein dynamischer Speicher mit wahlfreiem Zugriff) versehen ist, als der Halbleiterchip 4 benutzt. Ein weiteres Beispiel der Halbleitervorrichtung ist eine Halbleitervorrichtung, welche eine Halbleiterchip vom Typ mit peripherer Kontaktflä­ che benutzt, wobei der externe Anschluß 401 um das Ende in der Richtung der langen Seite oder in der Richtung der kurzen Seite der Oberfläche des Siliziumsubstrates vorgesehen ist, das mit einer Schaltung versehen ist. Der Verbindungsanschluß, der auf dem Montagesubstrat angebracht ist, ist nicht auf den Kugelanschluß 6 begrenzt, es kann beispielsweise ein Verbin­ dungsanschluß benutzt werden, bei dem ein flacher Verbindungsabschluß (ein Steg) gebildet wird, wobei eine mit Kupfer doppelt plattierte Laminatkarte auf der Fläche der Verbindung zu dem Montagesubstrat benutzt wird.
In denn Fall der Halbleitervorrichtung, wie sie in den Fig. 1 und 2 gezeigt ist, ist der Ver­ bindungsabschnitt zwischen der Leiteranordnung 2 und dem Halbleiterchip an seinem exter­ nen Anschluß 401 lediglich mit dem Isolator 5 versiegelt. Daher liegt der Halbleiterchip 4 nach außen frei. Zum Beispiel wird in dem Fall eines MCM (Multichip-Moduls) die Halblei­ tervorrichtung als eine Komponente einer elektronischen Vorrichtung benutzt, die in dem Zustand, in dem sie auf einem Montagesubstrat angebracht wird, so wie eine Hauptplatine, eine Funktion hat. In diesem Fall, wenn der Halbleiterchip 4 nach außen frei liegt, beispiels­ weise zu dem Zeitpunkt des Anbringens der Halbleitervorrichtung auf dem Montagesubstrat oder zu dem Zeitpunkt des Verwendens des Halbleitersubstrates, das auf dem Montagesub­ strat angebracht ist, tritt ein Problem dahingehend auf, daß die freiliegende Fläche des Halb­ leiterchips 4 beschädigt wird oder der Eckbereich des Halbleiterchips 4 bricht.
Weiter, da der Halbleiterchip 4 und das Elastomer 3 in dem freiliegenden Zustand sind, ist es wahrscheinlich, das Wasser durch die Klebmittelzwischenlage des Halbleiterchips 4 und das Elastomer 3 dringt. Wenn ein poröses Material als das elastische Material verwendet wird, das in dem Elastomer 3 eingesetzt wird, ist es wahrscheinlich, daß das Elastomer 3 Wasser absor­ biert. Dies stellt ein Problem dahingehend, daß das absorbierte oder eingedrungene Wasser die Ablösung des Halbleiterchips 4 oder der Leiteranordnung 2 hervorruft, wobei die interne Leiteranordnung in dem Halbleiterchip 4 oder dergleichen wahrscheinlich angegriffen wird, was zu verschlechterten elektrischen Eigenschaften führt.
Um dieses Problem zu überwinden, ist eine Halbleitervorrichtung, bei der nicht nur die Ver­ bindung zwischen der Leiteranordnung 2 und dem Halbleiterchip an seinem externen An­ schluß 401, sondern auch, wie in Fig. 4 gezeigt, die Umfangsseiten des Halbleiterchips 4 und das Elastomer 3 mit dem Isolator 5 versiegelt sind, vorgeschlagen und eingesetzt worden.
Die Halbleitervorrichtung, wie sie in Fig. 4 gezeigt ist, wird wie folgt hergestellt. In der Pro­ zedur, wie sie in den Fig. 3A, 3B, 3C und 3D gezeigt ist, wird der Halbleiterchip 4 auf die Zwischenlage durch das Elastomer 3 gebondet und die Leiteranordnung 2 wird mit dem Halbleiterchip an seinem externen Anschluß 4 verbunden. Danach, in dem Schritt des Versie­ gelns, werden die Umfangsflächen des Halbleiterchips 4 und das Elastomer 3 und die Verbin­ dung zwischen der Leiteranordnung 2 und dem Halbleiterchip an seinem externen Anschluß 401 mit dem Isolator 5 versiegelt, zum Beispiel durch ein Transferverfahren, wobei eine Form benutzt wird. Der Kugelanschluß 6 wird dann angeschlossen, und die Zwischenlage wird an ihren vorbestimmten Bereichen abgenommen, um vereinzelte Stücke herzustellen.
Wenn in dem Schritt des Versiegelns die Umfangsflächen des Halbleiterchips 4 und des Ela­ stomers 3 beispielsweise durch ein Transferverfahren versiegelt wird, wie in Fig. 5A ge­ zeigt, wird die Zwischenlage, auf der der Halbleiterchip 4 durch Flip-Chip-Technik ange­ bracht worden ist, zwischen einer oberen Matrize 7, welche mit einem Hohlraum 702 zum Aufnehmen des Halbleiterchips 4 und des Elastomers 3 versehen ist, und einer unteren Matri­ ze 8 in Form einer flachen Platte eingeschlossen und befestigt. In diesem Fall zum Beispiel sind zwischen der oberen Matrize 7 und der unteren Matrize 8, wie in Fig. 5A gezeigt, zu­ sätzlich zu dem Hohlraum 702, Freiräume vorgesehen, zum Beispiel ein Topf 704, in den der Isolator 5 zum Versiegeln des Halbleiterchips 4 eingeführt wird, ein Gatter 701 zum Gießen des Isolators 5, der in dem Topf 704 eingelassen und aufgeschmolzen worden ist, in den Hohlraum 702 und eine Belüftung 703, die, wenn der Isolator 5 durch das Gatter 701 einge­ gossen worden ist, so arbeitet, daß die Luft innerhalb des Hohlraumes 702 zur Außenseite der Anordnung hin freigibt.
In dem Fall des Tranferverfahrens, nachdem das wärmehärtbare Harz als der Isolator 5 in den Topf 704 eingegeben und aufgeschmolzen worden ist, wie in Fig. 5B gezeigt, wird der auf­ geschmolzene Isolator 5 mittels eines Kolbens 10 gepreßt. Dies erlaubt es dem Isolator 5, daß er durch das Gatter 701 gelangt und in den Hohlraum 702 gegossen wird. Nachdem der Iso­ lator 5 in den Hohlraum 702 gegossen worden ist, um die Umfangsflächen des Halbleiterchips 4 und des Elastomers 3 mit dem Isolator 5 zu befüllen, wird der Isolator 5 ausgehärtet, gefolgt von Entfernen der oberen Matrize 7 und der unteren Matrize 8. Somit werden die Umfangs­ flächen des Halbleiterchips 4 und des Elastomers 3 und die Verbindung zwischen der Lei­ teranordnung 2 und dem Halbleiterchip an seinem externen Anschluß 4 mit dem Isolator 5 versiegelt.
Verfahren zum Versiegeln der Umfangsflächen des Halbleiterchips 4 und des Elastomers 3 mit dem Isolator 5 umfassen zusätzlich zu dem obigen Transferverfahren, bei dem eine Form verwendet wird, ein Verfahren, bei dem die gesamte Oberfläche der Zwischenlage, auf der der Halbleiterchip 4 durch Flip-Chip-Technik angebracht worden ist, mit einem Isolator 5 beschichtet wird, der aus einem wärmehärtbaren Harz oder dergleichen gebildet ist.
Bei dem oben genannten Verfahren des Standes der Technik wird jedoch in dem Schritt des Versiegelns, wenn die Umfangsflächen des Halbleiterchips 4 mit dem Isolator 5 durch das Transferverfahren, bei dem eine Form benutzt wird, versiegelt werden, die Umfangsflächen des Elastomers 3 auch mit dem Isolator versiegelt werden.
Im allgemeinen wird ein poröses Material, das hochgradig flexibel und für Wasser hochgradig durchlässig ist, in vielen Fällen als das Elastomer 3 verwendet, und somit ist es wahrschein­ lich, daß Wasser in dem Porenanteil eingeschlossen wird, der in dem Material vorliegt. Das in dem Elastomer 3 eingeschlossene Wasser wird verdampft und dehnt sich aus, zum Beispiel in dem Schritt des Erwärmens zum Anbringen der Halbleitervorrichtung auf dem Montagesub­ strat. Zu diesem Zeitpunkt, wenn die Umfangsflächen des Elastomers 3 mit dem Isolator 5 versiegelt sind, wie in dem Fall der Halbleitervorrichtung, die in Fig. 4 gezeigt ist, kann je­ doch das verdampfte Wasser nicht nach außerhalb der Halbleitervorrichtung freigegeben wer­ den. Dies stellt ein Problem dahingehend, daß der thermische Schock, der durch die Ver­ dampfung und Ausdehnung des Wassers innerhalb des Elastomers 3 hervorgerufen wird, wahrscheinlich die Ablösung des Halbleiterchips 4 oder Zwischenlage hervorruft.
Weiter, wenn das Wasser, das in dem Elastomer 3 eingeschlossen ist, nicht nach außerhalb der Halbleitervorrichtung freigesetzt werden kann, ist es wahrscheinlich, daß metallische Ab­ schnitte, so wie die Leiteranordnung 2, die interne Leiteranordnung des Halbleiterchips 4 und dergleichen durch das eingeschlossene Wasser angegriffen werden und somit nachteilhaft die elektrischen Eigenschaften der Halbleitervorrichtung wahrscheinlich verschlechter werden.
Zusammenfassung der Erfindung
Demgemäß ist es eine Aufgabe der Erfindung, eine Technik zur Verfügung zu stellen, die ein Abnehmen der Gerätezuverlässigkeit in einer Halbleitervorrichtung verhindern kann, welche einen Halbleiterchip, der auf einer Leiterkarte (einer Zwischenlage) durch ein Elastomer an­ gebracht ist, aufweist, wobei die Umfangsflächen des Halbleiterchips mit einem Isolator ver­ siegelt worden sind.
Es ist eine andere Aufgabe der vorliegenden Erfindung, eine Technik zur Verfügung zu stel­ len, die einen Gerätefehler verringern kann, welcher durch die Ablösung eines Halbleiterchips oder einer Leiterkarte in einer Halbleitervorrichtung hervorgerufen wird, welche einen Halb­ leiterchip aufweist, der auf einer Leiterkarte (einer Zwischenlage) durch ein Elastomer ange­ bracht ist, wobei die Umfangsflächen des Halbleiterchips mit einem Isolator versiegelt wor­ den sind.
Es ist eine weitere Aufgabe der Erfindung, eine Technik zur Verfügung zu stellen, welche eine Verschlechterung der elektrischen Eigenschaften in einer Halbleitervorrichtung reduzie­ ren kann, die einen Halbleiterchip aufweist, der auf einer Leiterkarte (einer Zwischenlage) durch ein Elastomer angebracht worden ist, wobei die Umfangsflächen des Halbleiterchips mit einem Isolator versiegelt worden sind.
Die vorangehenden und weiteren Aufgaben und neuen Merkmale der Erfindung werden den Fachleuten aus der folgenden genauen Beschreibung und den beigefügten Ansprüchen deut­ lich, die in Verbindung mit den beigefügten Zeichnungen gesehen werden sollen.
Die hierin offenbarte Erfindung wird hiernach zusammengefaßt.
(1) Eine Halbleitervorrichtung weist auf: Eine Leiterkarte, welche eine Leiteranordnung mit einem vorbestimmten Muster aufweist, die auf der Oberfläche eines isolierenden Substrates vorgesehen ist; ein Elastomer, das auf der Leiterkarte vorgesehen ist; einen Halbleiterchip, der auf die; Leiterkarte durch das Elastomer gebondet ist; und einem Isolator zum Versiegeln der Umfangsflächen des Halbleiterchips und des Elastomers, wobei der Halbleiterchip an seinem externen Anschluß elektrisch mit der Leiteranordnung verbunden ist, wobei ein Teil des Elastomers auf der Oberfläche des Isolators freiliegt.
Bei der Halbleitervorrichtung nach dem obigen Punkt (1) kann, da ein Teil des Elastomers auf der Oberfläche des Isolators frei liegt, in dem Schritt des Erwärmens, zum Beispiel zu dem Zeitpunkt des Anbringens der Halbleitervorrichtung auf dem Montagesubstrat, Wasser, das in dem Elastomer eingeschlossen ist, durch den freiliegenden Abschnitt nach außerhalb der Halbleitervorrichtung freigegeben werden. Dadurch kann der Ablösung des Halbleiterchips oder der Leiterkarte, hervorgerufen durch den thermischen Schock, der der Verdampfung oder Ausdehnung von Wasser zuzuschreiben ist, welches in dem Elastomer eingeschlossen ist, vorgebeugt werden.
Weiter, da in dem Schritt des Erwärmens Wasser, das in dem Elastomer eingeschlossen ist, nach außerhalb der Halbleitervorrichtung freigegeben werden kann, ist es möglich, ein ungün­ stiges Phänomen zu verhindern, der Art, daß Wasser, das innerhalb des Elastomers verbleibt, metallische Abschnitte in der Halbleitervorrichtung erreicht, so wie die Leiteranordnung oder die interne Leiteranordnung in dem Halbleiterchip, und metallische Abschnitte angreift. Da­ her kann einer Verschlechterung der elektrischen Eigenschaften vorgebeugt werden.
Zum Beispiel wird ein poröses Material, das für Wasser hochgradig durchlässig ist, in vielen Fällen als das Elastomer verwendet. In diesem Fall kein ein Freilegen von nur einem Teil des Elastomers die Menge an Wasser verringern, die in dem Elastomer absorbiert wird. Daher kann das Ablösen des Halbleiterchips durch die Absorption von Feuchtigkeit in dem Elasto­ mer und eine Verschlechterung in den elektrischen Eigenschaften auch verringert werden.
(2) Ein Verfahren zum Erzeugen einer Halbleitervorrichtung weist die Schritte auf: Bereit­ stellen einer Leiterkarte mit einem isolierenden Substrat, einer Leiteranordnung mit einem vorbestimmten Muster, das auf der Oberfläche des isolierenden Substrates vorgesehen ist, und einem Elastomer, das auf dem isolierenden Substrat an seiner vorbestimmten Position vorge­ sehen ist, und Bonden eine Halbleiterchips auf die Leiterkarte durch das Elastomer (Schritt des Bondens eines Halbleiterchips); elektrisches Verbinden des Halbleiterchips an seinem externen Anschluß mit der Leiteranordnung (Schritt der Leiterverbindung); Versiegeln der Umfangsflächen des Halbleiterchips, der auf die Leiterkarte gebondet ist, und der Umfangs­ flächen des Elastomers mit einem Isolator (Schritt des Versiegelns); und, nach dem Schritt des Versiegelns, Abnehmen der Leiterkarte an ihren vorbestimmten Bereichen, um verein­ zelte Stücke herzustellen (Schritt des Auftrennens in vereinzelte Stücke), wobei in dem Schritt des Auftrennens in vereinzelte Stücke beim Abnehmen der Leiterkarte an sei­ ner vorbestimmten Position ein Teil des Umfangsbereiches des Elastomers aufgeschnitten wird.
Bei dem Herstellungsverfahren unter Punkt (2) erlaubt es in dem Schritt des Auftrennens in vereinzelte Stücke das Aufschneiden eines Teiles des Umfangsabschnittes des Elastomers, daß ein Teil des Elastomers, der mit dem Isolator versiegelt war, auf der Oberfläche des Iso­ lators freiliegt. Damit kann eine Halbleitervorrichtung erzeugt werden, die Wasser, welches in dem Elastomer eingeschlossen ist, nach außerhalb der Halbleitervorrichtung durch den frei­ liegenden Bereich freisetzen kann und somit ein Verringern der Zuverlässigkeit verhindern kann, das dem Wasser zuzuschreiben ist, welches in dem Elastomer eingeschlossen ist.
Weiter, da die Umfangsflächen des Halbleiterchips mit dem Isolator versiegelt sind, kann zum Zeitpunkt des Handhabens die Schädigung des Halbleiterchips und das Abbrechen des Eckab­ schnittes des Halbleiterchips verhindert werden.
(3) Ein Verfahren zum Herstellen einer Halbleitervorrichtung weist die Schritte auf: Bereit­ stellen einer Leiterkarte, mit einem isolierenden Substrat und einer Leiteranordnung, welche ein vorbestimmtes Muster hat, das auf der Oberfläche des isolierenden Substrates vorgesehen ist, und Bonden eines Elastomers auf die Leiterkarte an seiner vorbestimmten Position (Schritt des Bondens eines Elastomers); Bonden eines Halbleiterchips auf das Elastomer, das auf die Leiterkarte gebondet ist (Schritt des Bondens eines Halbleiterchips); elektrisches Verbinden des Halbleiterchips an seinem externen Anschluß mit der Leiteranordnung (Schritt des Ver­ bindens der Leiter); Versiegeln der Umfangsflächen des Halbleiterchips, der auf die Leiter­ karte gebondet ist, und der Umfangsflächen des Elastomers mit einem Isolator (Schritt des Versiegelns); und, nach dem Schritt des Versiegelns, Abnehmen der Leiterkarte an ihren vor­ bestimmten Bereichen, um vereinzelte Stücke herzustellen (Schritt der Auftrennung in verein­ zelte Stücke), wobei der Schritt des Bondens eines Elastomers so durchgeführt wird, daß ein Teil des Umfangsab­ schnittes des Elastomers in einen Abschnitt außerhalb des Bereiches hervorsteht, der in dem Schritt des Auftrennens in vereinzelte Stücke abgenommen werden soll.
Bei dem Herstellungsverfahren nach Punkt (3) wird das Elastomer mit einem Vorsprung, der sich zu einem Abschnitt außerhalb des Bereiches erstreckt, der bei dem Auftrennen der Lei­ terkarte in vereinzelte Stücke abgenommen wird, auf die Leiterkarte gebondet. Mittels dieser obigen Konstruktion kann, selbst wenn die Umfangsflächen des Halbleiterchips und des Ela­ stomers mit dem Isolator in dem Schritt des Versiegelns versiegelt werden, zum Zeitpunkt des Auftrennens in vereinzelte Stücke der Vorsprung des Elastomers abgeschnitten und teilweise freigelegt werden. Damit kann eine Halbleitervorrichtung hergestellt werden, welche Wasser, das in dem Elastomer eingeschlossen ist, nach außerhalb der Halbleitervorrichtung durch den freiliegenden Abschnitt freigeben kann und somit ein Verringern der Zuverlässigkeit verhin­ dern kann, das dem Wasser zuzuschreiben ist, welches in dem Elastomer eingeschlossen ist.
Weiter, da die Umfangsflächen des Halbleiterchips mit dem Isolator versiegelt sind, können zum Zeitpunkt des Handhabens eine Beschädigung des Halbleiterchips und das Abbrechen des Eckabschnittes des Halbleiterchips verhindert werden.
Bei dem Herstellungsverfahren nach den Punkten (2) und (3) kann der Schritt des Versiegelns beispielsweise nach einem Verfahren durchgeführt werden, das die Schritte aufweist: Anord­ nen und Fixieren der Leiterkarte zwischen einer oberen Matrize, die einen Leerraum (einen Hohlraum), der groß genug ist, um das Elastomer und den Halbleiterchip, der auf die Leiter­ karte gebondet ist, aufzunehmen, und eine Öffnung (ein Gatter), in die ein Harz gegossen wird, hat, und einer unteren Matrize; Gießen eines flüssigen Harzes durch die Öffnung in den Hohlraum; Aushärten des Harzes; und dann Entfernen der Anordnung aus der oberen und unteren Matrize.
Das Versiegeln des Halbleiterchips und des Elastomers durch das Transferverfahren, wobei die obere Matrize und die untere Matrize benutzt werden, erlaubt es, daß die Umfangsflächen des Halbleiterchips und des Isolators mit einem Isolator versiegelt werden, welcher die geeig­ nete Dicke und Form hat. Daher kann eine Verschwenden von Isolator vernngert werden, und die Materialkosten können reduziert werden.
Wenn die obere und untere Matrize verwendet werden, ist es einfach, die Oberfläche des Iso­ lators eben zu machen und die äußere Form jeder Halbleitervorrichtung gleichförmig zu ma­ chen. Daher kann eine Halbleitervorrichtung hergestellt werden, die zum Beispiel zum Zeit­ punkt des Anbringens leicht handhabbar ist.
Weitere Verfahren zum Durchführen des Schrittes des Versiegelns umfassen, zusätzlich zu dem Transferverfahren, bei dem die obere und untere Matrize verwendet werden, ein Verfah­ ren, bei dem ein flüssiges Harz auf die gesamte Oberfläche der Leiterkarte aufgeschichtet wird, gefolgt von Aushärten der Beschichtung, und ein Verfahren, bei dem ein flüssiges Harz nur auf und um den Halbleiterchip vergossen wird. Bei diesen Verfahren jedoch wird der Teil, der in dem Schritt des Auftrennens in vereinzelte Stücke ausgeschnitten werden solle, auf Grund des Vorsehens des Isolators dick. Dies verursacht das Aufbringen einer großen Last zum Zeitpunkt des Schneidens, und es ist wahrscheinlich, daß die Schnittfläche rauh ist. Weiter ist es schwierig, die äußere Form des Isolators flach und gleichförmig zu machen. Aus diesem Grunde ist das Versiegeln durch das Transferverfahren, wobei die obere und untere Matrize benutzt wird, bevorzugt.
Das Vorsehen eines vorbestimmten Leerraumes zwischen der oberen Matrize und dem Ela­ stomer an seinem hervorstehenden Abschnitt, um den direkten Kontakt des Elastomers mit der oberen Matrize zu vermeiden, kann die Übertragung oder das Anhaften der Klebmittel­ schickt, die sich auf der Oberfläche des Elastomers befindet, an die obere Matrize verhindern, oder die Verunreinigung der oberen Matrize nach dem Aufheizen der oberen Matrize. Dies kann zur verbesserten Ausbeute der Halbleiterausbeute beitragen.
Weiter ist in diesem Fall, da der Vorsprung des Elastomers ein Abschnitt ist, der in dem spä­ teren Schritt des Auftrennens in vereinzelte Stücke geschnitten wird, um die Belastung zu verringern, die zur Zeit des Schneidens anliegt, bevorzugt die Dicke des Isolators an seinem Abschnitt auf dem Vorsprung des Elastomers so klein wie möglich, und der Abstand von der oberen Matrize zu dem Elastomer in diesem hervorstehenden Abschnitt beträgt nicht mehr als 100 µm. Wenn die Genauigkeit der Dicke und die Ebenheit des Elastomers berücksichtigt werden, wird der Abstand von der oberen Matrize zu dem Elastomer an seinem vorstehenden Abschnitt notwendigerweise als nicht geringer als 5 µm betrachtet.
Bevorzugt hat in dem Herstellungsverfahren nach den Punkten (2) und (3)
die Leiterkarte eine erste Öffnung und eine zweite Öffnung an jeweils vorbestimmten Positio­ nen des isolierenden Substrates;
ist die Leiteranordnung auf der Oberfläche des isolierenden Substrates so vorgesehen, daß die Leiteranordnung die erste Öffnung überdeckt und in die zweite Öffnung ragt;
hat in dem Schritt des Bondens eines Elastomers das Elastomer den Vorsprung und hat eine Öffnung an seinem Abschnitt entsprechend der zweiten Öffnung des isolierenden Substrates;
kann in dem Schritt des Bondens eines Halbleiterchips die Leiteranordnung an ihrem Ab­ schnitt, der in die zweite Öffnung des isolierenden Substrates ragt, offen liegen und wird an den Halbleiterchip an seinem externen Anschluß angebunden; und
wird in dem Schritt des Verbindens der Leitungen die Leiteranordnung an seinem Abschnitt, der in die zweite Öffnung des isolierenden Substrates ragt, deformiert und wird mit dem Halbleiterchip an seinem externen Anschluß verbunden.
Wenn die Leiteranordnung deformiert und angeschlossen wird, kann die thermische Bela­ stung, die der Differenz im thermischen Ausdehnungskoeffizienten zwischen dem Halbleiter­ chip und der Leiterkarte (dem isolierenden Substrat) zuzuschreiben ist, durch das Elastomer und die Leiteranordnung entspannt werden. Dadurch kann das Ablösen der Leiteranordnung von dem Halbleiterchip an seinem externen Anschluß an der Verbindung zwischen der Lei­ teranordnung und dem externen Anschluß des Halbleiterchips verhindert werden. Dies kann das Bereitstellen einer Halbleitervorrichtung mit hoher Zuverlässigkeit bei der Verbindung realisieren.
KURZBESCHREIBUNG DER DER ZEICHNUNGEN
Die Erfindung wird in weiteren Einzelheiten in Verbindung mit den angefügten Zeichnungen erläutert, wobei:
Fig. 1 eine typische schematische Draufsicht ist, die den Aufbau einer herkömmlichen Halbleitervorrichtung zeigt;
Fig. 2 eine Querschnittsansicht entlang der Linie G-G' der Fig. 1 ist;
Fig. 3A bis 3D typische Querschnittsansichten sind, die jeweilige Schritte zeigen, welche ein Herstellungsverfahren einer herkömmlichen Halbleitervorrichtung bilden;
Fig. 4 eine typische schematische Querschnittsansicht ist, die den Aufbau einer herkömmli­ chen Halbleitervorrichtung zeigt;
Fig. 5A und 5B typische Querschnittsansichten sind, die dem Schritt des Versiegelns eines Halbleiterchips bei einem Herstellungsverfahren einer herkömmlichen Halbleitervorrichtung zeigen;
Fig. 6 eine typische schematische Draufsicht ist, die den Aufbau einer Halbleitervorrichtung nach einer bevorzugten Ausführungsform der Erfindung zeigt;
Fig. 7A und 7B typische schematische Ansichten sind, die den Aufbau der Halbleitervor­ richtung in der bevorzugten Ausführungsform der Erfindung zeigen, wobei Fig. 7A eine Querschnittsansicht entlang der Linie A-A' der Fig. 6 ist und Fig. 7B eine Ansicht der Halbleitervorrichtung, die in Fig. 6 gezeigt ist, von der rechten Seite her ist;
Fig. 8 eine typische schematische Draufsicht ist, die den Aufbau einer Leiterkarte (einer Zwischenlage) zeigt, welche bei der Halbleitervorrichtung nach der bevorzugten Ausfüh­ rungsform der Erfindung benutzt wird, zum Veranschaulichen eines Herstellungsverfahrens der Halbleitervorrichtung nach der bevorzugten Ausführungsform der Erfindung;
Fig. 9 eine typische schematische Draufsicht ist, die den Aufbau einer Leiterkarte nach dem Bonden eines Elastomers zeigt, zum Veranschaulichen eines Herstellungsprozesses der Halbleitervorrichtung nach der bevorzugten Ausführungsform der Erfindung;
Fig. 10 eine typische schematische Draufsicht ist, die den Aufbau einer Leiterkarte nach dem Bonden eines Halbleiterchips zeigt, zum Veranschaulichen eines Herstellungsverfahrens der Halbleitervorrichtung nach der bevorzugten Ausführungsform der Erfindung;
Fig. 11 eine typische Draufsicht ist, die den Schritt des Versiegelns zeigt, zum Veranschau­ lichen eines Herstellungsprozesses der Halbleitervorrichtung nach der bevorzugten Ausführungsform der Erfindung;
Fig. 12A und 12B typische Ansichten sind, die ein Herstellungsverfahren der Halbleiter­ vorrichtung nach der bevorzugten Ausführungsform der Erfindung zeigen, wobei Fig. 12A eine Querschnittsansicht entlang der Linie B-B' der Fig. 11 und Fig. 12B eine Quer­ schnittsansicht entlang der Linie C-C' der Fig. 11 ist;
Fig. 13 eine typische Querschnittsansicht entlang der Linie D-D' der Fig. 11 ist, zum Ver­ anschaulichen eines Herstellungsverfahrens der Halbleitervorrichtung nach der bevorzugten Ausführungsform der Erfindung;
Fig. 14 eine typische schematische Draufsicht ist, die den Aufbau einer Leiterkarte nach dem Schritt des Versiegelns zeigt, zum Veranschaulichen eines Herstellungsverfahrens der Halbleitervorrichtung nach der bevorzugten Ausführungsform der Erfindung;
Fig. 15A und 15B typische Ansichten sind, welche ein Herstellungsverfahren der Halb­ leitervorrichtung nach der bevorzugten Ausführungsform der Erfindung veranschaulichen, wobei Fig. 15A eine Querschnittsansicht einer Anordnung nach dem Bonden eines Kugelan­ schlusses ist und Fig. 15B eine Querschnittsansicht entlang der Linie D-D' der Fig. 11 in dem Schritt des Auftrennens in vereinzelte Stücke;
Fig. 16A und 16B typische Ansichten sind, welche einen Herstellungsprozeß der Halblei­ tervorrichtung nach der bevorzugten Ausführungsform der Erfindung veranschaulichen, wo­ bei Fig. 16A eine Querschnittsansicht entlang der Linie B-B' der Fig. 11 in dem Schritt des Auftrennens in vereinzelte Stücke und Fig. 16B eine Querschnittsansicht entlang der Linie C-C' der Fig. 11 in dem Schritt des Auftrennens in vereinzelte Stücke ist;
Fig. 17A und 17B typische Ansichten sind, die die Funktion und Wirkung der Halbleiter­ vorrichtung nach der bevorzugten Ausführungsform der Öffnung veranschaulichen, wobei Fig. 17A eine Vorderansicht der angebrachten Halbleitervorrichtung nach der bevorzugten Ausführungsform der Erfindung und Fig. 17B eine Querschnittsansicht entlang der Linie E- E' der Fig. 17A ist;
Fig. 18 eine typische schematische Draufsicht ist, welche dem Aufbau einer Halbleitervor­ richtung nach einer ersten Variante der Halbleitervorrichtung gemäß der bevorzugten Ausfüh­ rungsform der Erfindung zeigt;
Fig. 19 eine typische schematische Draufsicht ist, die den Aufbau einer Halbleitervorrich­ tung nach einer zweiten Variante der Halbleitervorrichtung gemäß der bevorzugten Ausfüh­ rungsform der Erfindung zeigt;
Fig. 20 eine typische schematische Draufsicht ist, die den Aufbau einer Halbleitervorrich­ tung nach einer dritten Variante der Halbleitervorrichtung nach der bevorzugten Ausführungs­ form der Erfindung zeigt; und
Fig. 21A und 21B typische Ansichten sind, die die dritte Variante der Halbleitervorrich­ tung mach der bevorzugten Ausführungsform der Erfindung zeigen, wobei Fig. 21 eine Querschnittsansicht entlang der Linie F-F' der Fig. 20 und Fig. 21B eine Ansicht der Fig. 20 von der rechten Seite her ist.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Bevorzugte Ausführungsformen der Erfindung werden in Verbindung mit den beigefügten Zeichnungen erläutert.
Bei allen Zeichnungen, die zum Erläutern der bevorzugten Ausführungsformen benutzt wer­ den, sind gleiche Teile durch dieselben Bezugsziffern identifiziert, und überlappende Erläute­ rungen der gleichen Teile sind weggelassen.
Fig. 6 und Fig. 7A und 7B sind typische schematische Ansichten, die den Aufbau einer Halbleitervorrichtung nach einer bevorzugten Ausführungsform der Erfindung zeigen. Genau gesagt ist Fig. 6 eine Draufsicht auf eine Halbleitervorrichtung nach der bevorzugten Aus­ führungsform der Erfindung, Fig. 7A eine Querschnittsansicht entlang der Linie A-A' der Fig. 6 und Fig. 7B eine Ansicht der Fig. 6 von der rechten Seite her. In Fig. 6 ist ein Isolator zum Versiegeln eines Halbleiterchips und eines Elastomers nicht gezeigt.
In Fig. 6 bezeichnet Ziffer 1 ein isolierendes Substrat, Ziffer 2 eine Leiteranordnung, Ziffer 3 ein Elastomer, Ziffer 301 einen Vorsprung (einen Belüftungsabschnitt für Feuchtigkeit) des Elastomers, Ziffer 3A eine Öffnung des Elastomers, Ziffer 4 einen Halbleiterchip und Ziffer 401 einen externen Anschluß des Halbleiterchips. In den Fig. 7A und 7B bezeichnet Ziffer 1A eine Öffnung zum Bonden, Ziffer 1B ein Durchgangsloch, Ziffer 5 einen Isolator (ein Dichtmaterial) und Ziffer 6 einen Kugelanschluß.
Wie in den Fig. 6 und 7A gezeigt, weist die Halbleitervorrichtung nach dieser bevorzug­ ten Ausführungsform auf: Eine Leiterkarte, welche eine Leiteranordnung 2 aufweist, die ein vorbestimmtes Muster hat, das auf der Oberfläche eines isolierenden Substrates 1 vorgesehen ist, ein Elastomer 3, das auf der Leiterkarte vorgesehen ist; einen Halbleiterchip 4, der durch das Elastomer 3 auf die Leiterkarte gebondet ist; und einen Isolator 5 zum Versiegeln der Um­ fangsflächen des Halbleiterchips 4 und des Elastomers 3. Öffnungen 1A, 3A zum Bonden sind in dem isolierenden Substrat 1 und dem Elastomer 3 an ihren Positionen vorgesehen, die einem externen Anschluß 401 des Halbleiterchips 4 entsprechen. Die Leiteranordnung 2 ist in ihrem Abschnitt, der in die Öffnungen 1A, 3A zum Bonden ragt, deformiert, um die Lei­ teranordnung 4 mit dem Halbleiterchip an seinem externen Anschluß 401 zu verbinden. Das Innere der Öffnungen 1A, 3A zum Bonden ist mit dem Isolator 5 zum Versiegeln der Verbin­ dung zwischen der Leiteranordnung 2 und dem Halbleiterchip an seinem externen Anschluß 401 gefüllt.
Die Halbleitervorrichtung nach dieser bevorzugten Ausführungsform ist eine Halbleitervor­ richtung vom Typ BGA, bei dem, wie in Fig. 7A gezeigt, ein Durchgangsloch 1B in dem isolierenden Substrat 1 vorgesehen und ein Kugelanschluß 6 für die Verbindung zur Lei­ teranordnung 2 ist in dem Durchgangsloch 1B vorgesehen.
Weiter ist bei der Halbleitervorrichtung nach der bevorzugten Ausführungsform, wie in den Fig. 6 und 7B gezeigt, ein Vorsprung 301, der sich zu dem. Umfangsabschnitt des isolie­ renden Substrates 1 erstreckt, in dem Elastomer vorgesehen, und der Vorsprung (hiernach als "Belüftungsabschnitt für Feuchtigkeit" bezeichnet) 301 des Elastomers liegt auf der Oberflä­ che des Isolators 5 frei. Das Elastomer 3 kann zum Beispiel eine Struktur aus drei Schichten haben, wobei eine Klebmittelschicht auf beiden Seiten eines elastischen Materials vorgesehen ist, das einen thermischen Ausdehnungskoeffizienten von nicht mehr als 100 ppm/°C hat, obwohl die Struktur mit drei Schichten in der Zeichnung nicht gezeigt ist. Das elastische Ma­ terial ist ein poröses Material, das für Wasser hochgradig durchlässig ist.
Fig. 8 bis 16 sind typische Ansichten, welche einen Herstellungsprozeß für die Halbleiter­ vorrichtung nach der bevorzugten Ausführungsform der Erfindung veranschaulichen, wobei Fig. 8 eine Draufsicht ist, welche ein Verfahren zum Bilden einer Leiterkarte veranschau­ licht, Fig. 9 eine Draufsicht ist, die den Schritt des Bondens eines Elastomers auf der Leiter­ karte zeigt, Fig. 10 eine Draufsicht ist, die den Schritt des Anbringens eines Halbleiterchips zeigt, Fig. 11 eine Draufsicht ist, die den Schritt des Versiegeins des Halbleiterchips und des Elastomers zeigt, Fig. 12A eine Querschnittsansicht entlang der Linie B-B' der Fig. 11 ist, Fig. 12B eine Querschnittsansicht entlang der Linie C-C' der Fig. 11 ist, Fig. 13 eine Querschnittsansicht entlang der Linie D-D' der Fig. 11 ist, Fig. 14 eine Draufsicht ist, die den Aufbau einer Leiterkarte nach dem Schritt des Versiegeins zeigt, Fig. 15A eine Quer­ schnittsansicht ist, die den Schritt des Verbindens eines Kugelanschlusses zeigt und Fig. 15B, 16A und 16B sind Schnittansichten, die den Schritt des Schneidens der Leiterkarte in vereinzelte Stücke zeigen. Fig. 15A und 15B sind Querschnittsansichten entlang der Linie D-D' der Fig. 11, Fig. 16A ist eine Querschnittsansicht entlang der Linie B-B' der Fig. 11 und Fig. 16B eine Querschnittsansicht entlang der Linie C-C' der Fig. 11.
Das Herstellungsverfahren für die Halbleitervorrichtung nach dieser bevorzugten Ausfüh­ rungs Form der Erfindung wird in Verbindung mit den Fig. 8 bis 16 erläutert. Die genaue Erläuterung von Schritten, die in der selben Prozedur wie bei den Schritten im herkömmli­ chen Herstellungsverfahren durchgeführt werden, wird weggelassen.
Zu Anfang wird, wie in Fig. 8 gezeigt, eine Leiterkarte (eine Zwischenlage) gebildet, wobei eine Öffnung 1A zum Bonden und ein Durchgangsloch 1B an jeweiligen vorbestimmten Po­ sitionen des isolierenden Substrates 1 gebildet werden, und eine Leiteranordnung 2 wird auf der Oberfläche des isolierenden Substrates 1 gebildet.
Bei der Leiterkarte werden die Öffnung 1A zum Bonden und das Durchgangsloch 1B zum Beispiel durch Stanzen gebildet, wobei eine Form an jeweiligen vorbestimmten Positionen eines isolierenden Substrates 1, so wie einem Polyimidband oder einem Substrat aus glasarti­ gem Epoxy, verwendet wird. Danach wird eine dünne leitende Schicht, gebildet aus einer Kupferfolie oder dergleichen, auf der Oberfläche des isolierenden Substrates 1 gebildet, und die dünne leitende Schicht wird mit einem Muster versehen, zum Beispiel durch Ätzen, um die Leiteranordnung 2 zu bilden. Neben dem obigen Verfahren kann z. B. ein Verfahren an­ gewendet werden, bei dem die Öffnung 1A zum Bonden und das Durchgangsloch 1B an je­ weiligen vorbestimmten Positionen des isolierenden Substrates 1, mit der darauf gebildeten dünnem leitenden Schicht, durch Laserätzen gebildet werden, wobei ein Kohlendioxidlaser, ein Excimerlaser oder dergleichen verwendet wird, und die dünne leitende Schicht wird dann mit einem Muster versehen, um die Leiteranordnung 2 zu bilden.
In diesem Fall, wie in Fig. 8 gezeigt, wird die Leiteranordnung 2 mit einem Muster verse­ hen, um so das Durchgangsloch 1B zu überdecken und in die Öffnung 1A zum Bonden zu ragen.
Die Leiterkarte kann beispielsweise der Art sein, daß ein isolierendes Substrat 1, so wie ein Polyimidband, das in einer Richtung kontinuierlich ist, bereit gestellt wird, und eine große . Anzahl von Leiterkarten werden kontinuierlich auf einem einzigen isolierenden Substrat durch ein Umspulverfahren gebildet. In diesem Fall werden Kompaktbaugruppenbereiche 1C, wie in Fig. 8 gezeigt, kontinuierlich auf dem isolierenden Substrat 1 in einer Bandform an­ geordnet, und Halbleiterchips werden angebracht, um Halbleitervorrichtungen zu bilden, ge­ folgt vom Schneiden der Kompaktbaugruppenbereiche 1C in einzelne Stücke.
Als nächstes, in dem Schritt des Bondens eines Elastomers, wie in Fig. 9 gezeigt, wird ein Elastomer 3 auf jeden Kompaktbaugruppenbereich 1C auf der Leiterkarte gebondet. In die­ sem Fall, wie in Fig. 9 gezeigt, wird das Elastomer 3 so gebondet, daß der Belüftungsab­ schnitt 301 für Feuchtigkeit in einen Abschnitt reicht, der sich außerhalb des Kompaktbau­ gruppenbereiches 1C befindet. Weiter ist in dem Elastomer 3 eine Öffnung 3A an einer Posi­ tion vorgesehen, die der Öffnung 1A zum Bonden in dem isolierenden Substrat 1 entspricht.
Als nächstes wird in dem Schritt des Bondens eines Halbleiterchips, wie in Fig. 10 gezeigt, ein Halbleiterchip 4 auf dem Elastomer 3 angeordnet, wobei der Halbleiterchip mit seinem externen Anschluß 401 mit der Leiteranordnung 2 ausgerichtet und daran gebondet wird. Da­ nach, in dem Schritt der Leiterverbindung wird die Leiteranordnung 2 mit ihrem Abschnitt, der in die Öffnungen 1A, 3A zum Bonden ragt, mit einem Bondewerkzeug unter Druck ge­ schnitten, deformiert und mit dem Halbleiterchip an seinem externen Anschluß 401 verbun­ den.
Als nächstes werden in dem Schritt des Versiegelns der Halbleiterchip 4 und das Elastomer 3 und die Verbindung zwischen der Leiteranordnung 2 und dem Halbleiterchip an seinem ex­ ternen Anschluß 401 versiegelt. Bei dieser bevorzugten Ausführungsform wird das Versiegeln durch ein Transferverfahren, bei dem eine Form benutzt wird, erläutert werden. In dem Fall des Transferverfahrens ist eine Leiterkarte, auf die der Halbleiterchip 4 nach der Flip-Chip- Technik durch das Elastomer 3 angebracht worden ist, zwischen einer oberen Matrize 7 und einer unteren Matrize 8 eingeschlossen und befestigt, wie in Fig. 5 gezeigt, wobei der Isola­ tor 5, der in dem Topf 704 heißgeschmolzen worden ist, in einen Hohlraum 107 gegossen wird. In diesem Fall, wie in den Fig. 11, 12A und 12C gezeigt, ist der Hohlraum 702 in der oberen Matrize so aufgebaut, daß ein Pegelunterschied 7A in dem Hohlraum 702 vorge­ sehen ist, als ein Freiraum zum Aufnehmen des Halbleiterchips 4 und des Elastomers 3, und der Abstand vom Elastomer 3 in seinem Belüftungsabschnitt 301 für Feuchtigkeit zu der Wand des Hohlraumes 702 ist kleiner als der Abstand von dem Elastomer 3 zu der Wand des Hohlraumes 702 auf dem Halbleiterchip 4. Weiter ist in diesem Fall die Höhe des Pegelunter­ schiedes 7A so eingestellt, daß ein Spalt von etwa 5 bis 100 µm vorgesehen, da der Kontakt des Hohlraumes 702 mit dem Belüftungsabschnitt 301 für Feuchtigkeit des Elastomers mögli­ cherweise das Anhaften der Klebmittelschicht in dem Elastomer 3 an die obere Matrize 7 her­ vorruft.
Nachdem die Leiterkarte zwischen der oberen Matrize 7 und der unteren Matrize 8 einge­ schlossen und fixiert ist, fließt nach dem Pressen des Isolators 5, der in dem Topf aufge­ schmolzen ist, mittels eines Kolbens, wie in Fig. 12A gezeigt, der Isolator 5 durch das Gatter 701 in den Hohlraum 702. Zu diesem Zeitpunkt strömt der Isolator 5, der in den Hohlraum 702 geflossen ist, durch einen Raum auf dem Halbleiterchip 4, um den Halbleiterchip 4 und das Elastomer 3 zu versiegeln. Gleichzeitig strömt ein Teil des Isolators 5 in die Öffnung 3A des Elastomers 3, um die Verbindung zwischen der Leiteranordnung 2 und dem Halbleiter­ chip an seinem externen Anschluß 401 zu versiegeln. Zu diesem Zeitpunkt da jede Öffnung in dem isolierenden Substrat 1 durch die untere Matrize 8 in einer Form einer flachen Platte ver­ schlossen ist, gibt es keine Möglichkeit, daß der Isolator 5, der in die Öffnung 1A zum Bon­ den fließt, aus der Öffnung 1A strömt und das Durchgangsloch iß verstopft.
Wie in Fig. 12B gezeigt, strömt der Isolator 5 durch den Hohlraum 702, und der Hohlraum 702 wird mit dem Isolator 5 gefüllt. Der Isolator 5 erreicht die Seite der Belüftung 703. Zu diesem Zeitpunkt wird die Luft innerhalb des Hohlraumes 7 durch die Belüftung 703 ausge­ lassen.
Nachdem der Hohlraum 702 mit dem Isolator 5 gefüllt ist, wird der Isolator 5 ausgehärtet, und die Anordnung wird aus der Form entfernt. Somit, wie in Fig. 14 gezeigt, sind die Umfangs­ flächen des Halbleiterchips 4 und des Elastomers 3 mit dem Isolator 5 versiegelt.
Als nächstes, wie in Fig. 15A gezeigt, wird ein Kugelanschluß 6, der beispielsweise aus ei­ nem Lötmittel aus Pb-Sn-Basis gebildet ist, mit dem Durchgangsloch 1B in dem isolierenden Substrat 1 verbunden, gefolgt mit dem Schritt des Auftrennens in vereinzelte Stücke, wobei das isolierende Substrat 1 geschnitten wird, um Kompaktbaugruppenbereiche 1C abzuneh­ men, so daß vereinzelte Stücke hergestellt werden.
In dem Schritt des Auftrennens in vereinzelte Stücke, zum Beispiel wenn die Richtung der langen Seite des Kompaktbaugruppenbereiches 1C geschnitten wird, zum Beispiel wie in Fig. 15B gezeigt, genügt das Schneiden nur des isolierenden Substrates 1 mit einem Trenn­ schneider 9 für diesen Zweck. Wenn andererseits an das Schneiden der Richtung der kurzen Seite des Kompaktbaugruppenbereiches 1C gedacht ist, wie in den Fig. 16A und 16B ge­ zeigt, sollte eine Kombination des isolierenden Substrates 1 und des Isolators 5 oder eine Kombination des isolierenden Substrates 1, des Belüftungsabschnittes 301 für Feuchtigkeit des Elastomers und der Isolator 5 mit einem Schneider 9 geschnitten werden. In diesem Fall, wenn der Kompaktbaugruppenbereich 1C an seiner Seite, auf der der Belüftungsabschnitt 301 für Feuchtigkeit vorgesehen ist, geschnitten wird, wird eine Belastung auf den Schneider 9 aufgegeben. Demgemäß ist bevorzugt, wie in Fig. 16B, eine Pegeldifferenz 7A in dem Hohl­ raum 702 in der oberen Matrize 7 vorgesehen, so daß der Isolator 5 auf dem Belüftungsab­ schnitt 301 für Feuchtigkeit so dünn wie möglich gemacht wird, um die Belastung, die auf den Schneider 9 gegeben wird, zu minimieren.
Ein Beispiel eines anderen Verfahrens als Schneiden mit einem Trennschneider 9, der bei dem Schritt des Auftrennens in vereinzelte Stücke genutzt wurde, ist das Schneiden durch Stanzen, wobei eine Form oder dergleichen eingesetzt wird. In dem Fall des Schneidens durch Stanzen jedoch, wenn die Dicke des Isolators 5 auf dem Belüftungsabschnitt 301 für Feuch­ tigkeit groß ist, ist die Belastung, die zum Zeitpunkt des Stanzens anliegt, zu groß. Dies führt nachteilhaft zu einer Möglichkeit, daß die Schnittfläche rauh ist, oder das Elastomer 3 wird durch die Wirkung eines Stoßes abgelöst, der zum Zeitpunkt des Stanzens auftritt. Aus diesem Grunde ist bevorzugt, wenn Schneiden durch Stanzen eingesetzt wird, die Dicke des Isolators 5 auf dem Vorsprung nicht größer 100 µm.
Fig. 17A und 17B sind typische Ansichten, die die Wirkung und Funktion der Halbleiter­ vorrichtung bei der bevorzugten Ausführungsform veranschaulichen, wobei Fig. 17A eine Seitenansicht ist, die den Schritt des Anbringens einer Halbleitervorrichtung auf einem Mon­ tagesubstrat zeigt, und Fig. 17B eine Querschnittsansicht entlang der Linie E-E' der Fig. 17A.
Beim Anbringen der Halbleitervorrichtung nach der bevorzugten Ausführungsform, die ent­ sprechend der obigen Prozedur hergestellt worden ist, auf einem Montagesubstrat, zum Bei­ spiel wie in Fig. 17A gezeigt, wird ein Leiter (ein Anschluß) 11, der auf einem isolierenden Substrat 10 vorgesehen ist, mit dem Kugelanschluß 6 in der Halbleitervorrichtung ausgerich­ tet, und der Kugelanschluß 6 wird dann durch Erhitzen aufgeschmolzen und mit dem Leiter 11 verbunden. Zu diesem Zeitpunkt, wenn das gesamte Elastomer 3 in dem Zustand ist, daß es mit dem Isolator 5 versiegelt ist, kann ein Raum für das Flüchten von Wasser, das in das Elastomer 3 eingeschlossen worden ist und verdampft oder sich ausdehnt, nicht sicher gestellt werden. In diesem Fall wird der Halbleiterchip 4 oder die Zwischenlage manchmal auf Grund des thermischen Schocks oder dergleichen abgelöst. Die Ablösung des Halbleiterchips 4 oder der Zwischenlage, hervorgerufen durch thermischen Schock oder dergleichen, kann durch die Halbleitervorrichtung nach der bevorzugten Ausführungsform verhindert werden, wobei, wie in Fig. 17B gezeigt, der Belüftungsabschnitt 301 für Feuchtigkeit des Elastomers zur Ober­ fläche des Isolators 5 hin freiliegt, um Wasser, das in dem Elastomer 3 eingeschlossen ist, durch den Belüftungsabschnitt 301 für Feuchtigkeit nach außerhalb der Halbleitervorrichtung hin freizusetzen.
Weiter ist es bei dem Aufbau, bei dem der Belüftungsabschnitt 301 für Feuchtigkeit des Ela­ stomers auf der Oberfläche des Isolators S freiliegt, um so Wasser, das in dem Elastomer 3 eingeschlossen ist, nach außerhalb der Halbleitervorrichtung hin freizusetzen, möglich, ein ungünstiges Phänomen zu verhindern, derart, daß Wasser, das in dem Elastomer 3 einge­ schlossen ist, metallische Abschnitte erreicht, so wie die Leiteranordnung 2 in der Leiterkarte oder die interne Leiteranordnung in dem Halbleiterchip 4, und die metallischen Abschnitte angreift. Somit kann die Herstellung einer Halbleitervorrichtung nach der Prozedur bei der bevorzugten Ausführungsform die Herstellung einer Halbleitervorrichtung realisieren, die eine verringerte Verschlechterung bei den elektrischen Eigenschaft zeigt.
Weiter kann das teilweise Freiliegen des Elastomers 3 einen zusätzlichen Vorteil dahingehend anbieten, daß, im Vergleich mit dem Fall, bei dem die Umfangsflächen des Halbleiterchips 4 und des Elastomers 3 nicht versiegelt sind, die Menge an Wasser, die in dem Elastomer 3 ab­ sorbiert wird, verringert werden kann. Daher kann das Ablösen des Elastomers 3 durch Ab­ sorption von Feuchtigkeit und ein Verschlechtern in den elektrischen Eigenschaften verringert werden.
Wie oben beschrieben, liegt nach der bevorzugten Ausführungsform bei einer Halbleitervor­ richtung, wobei der Halbleiterchip 4 auf der Leiterkarte (Zwischenlage) durch das Elastomer 3 angebracht ist und die Umfangsflächen des Halbleiterchips 4 und des Elastomers 3 mit dem Isolator 5 versiegelt sind, ein Teil des Elastomers 3 auf der Oberfläche des Isolators 5 frei. Durch diesen Aufbau kann nach dem Versiegeln des Halbleiterchips 4 mit dem Isolator 5 Wasser, das in dem Elastomer 3 eingeschlossen ist, nach außerhalb der Halbleitervorrichtung freigesetzt werden. Daher kann das Ablösen des Halbleiterchips 4 oder der Leiterkarte (des isolierenden Substrates 1), das zum Beispiel durch thermischem Schock hervorgerufen wird, welcher durch Verdampfen Ausdehnen von Wasser erzeugt wird, das in dem Elastomer 3 eingeschlossen ist, verringert werden. Dies kann die Zuverlässigkeit der Halbleitervorrichtung verbessern.
Weiter, da das Wasser, das in dem Elastomer 3 eingeschlossen ist, nach außerhalb der Halb­ leitervorrichtung freigesetzt werden kann, kann die Korrosion von metallischen Abschnitte, so wie der Leiteranordnung 2, des Halbleiterchips 4 mit seiner internen Leiteranordnung oder dergleichen durch das Wasser, das in das Elastomer 3 eingeschlossen ist, verhindert werden. Dies trägt zu einer Vorbeugung für eine Zerstörung der elektrischen Halbleitervorrichtung bei.
Wie es in Verbindung mit dieser bevorzugten Ausführungsform erläutert ist, kann das Versie­ geln der Umfangsflächen des Halbleiterchips durch das Transferverfahren, wobei eine Form verwendet wird, die Beschädigung des Halbleiterchips oder das Abbrechen des Eckabschnit­ tes des Halbleiterchips verhindern.
Weiter, wenn das Versiegeln durch das Transferverfahren angewendet wird, wird die äußere Form des Isolators 5 flach, und zusätzlich kann jede Halbleitervorrichtung eine gleichförmige Form haben. Dies kann die Handhabbarkeit der Halbleitervorrichtung verbessern.
Wenn eine Pegeldifferenz 7A um das Elastomer an seinem Vorsprung 301 innerhalb des Hohl­ raumes 702 in der oberen Matrize 7 vorgesehen ist, um den Spalt zu reduzieren, der auf dem Vorsprung 301 belassen wird, wenn die Leiterkarte in vereinzelte Stücke geschnitten wird, kann die Last, die auf dem Trennschneider 9 liegt, verringert werden, und gleichzeitig kann dem Aufrauhen der Schnittfläche vorgebeugt werden.
Fig. 18 und 19 sind typische Ansichten, welche eine Variante der Halbleitervorrichtung nach der bevorzugten Ausführungsform der Erfindung veranschaulichen. Genauer gesagt ist Fig. 18A eine typische schematische Draufsicht, welchen den Aufbau der Halbleitervor­ richtung in einer ersten Variante zeigt, und Fig. 19 eine typische schematische Draufsicht, welche den Aufbau der Halbleitervorrichtung in der zweiten Variante zeigt. In den Fig. 18 und 19 ist der Isolator zum Versiegeln des Halbleiterchips und des Elastomers nicht gezeigt.
Bei der Halbleitervorrichtung nach der bevorzugten Ausführungsform, wie in Fig. 6 gezeigt, ist der Belüftungsabschnitt 301 für Feuchtigkeit in Richtung der kurzen Seite des Elastomers 3 vorgesehen und liegt auf der Oberfläche des Isolators 5 frei. Der Aufbau jedoch ist nicht nur auf diesen beschränkt. Zum Beispiel, wie in Fig. 18 gezeigt, kann ein Aufbau genommen werden, bei dem, ohne das Vorsehen des Belüftungsabschnittes 301 für Feuchtigkeit die ge­ samte kurze Seite 3B des Elastomers 3 sich zu der kurzen Seite des isolierenden Substrates 1 erstreckt, so daß sie auf der Oberfläche des Isolators 5 freiliegt. In diesem Fall ist im Ver­ gleich mit der Halbleitervorrichtung, die in Fig. 6 gezeigt ist, die freiliegende Fläche des Elastomers 3 größer. Dadurch kann nach dem Versiegeln des Halbleiterchips 4 und des Ela­ stomers 3 der Wirkungsgrad beim Freisetzen von Wasser, das in dem Elastomer 3 einge­ schlossen ist, verbessert werden.
Weiter liegt bei der Halbleitervorrichtung, wie sie in den Fig. 6 und 18 gezeigt ist, die Richtung der kurzen Seite des Elastomers 3 auf der Oberfläche des Isolators 5 frei. An Stelle dieses Aufbaues kann beispielsweise ein Aufbau genommen werden, wie in Fig. 19 gezeigt, bei dem der Belüftungsabschnitt 301 für Feuchtigkeit in der Richtung der langen Seite des Elastomers 3 vorgesehen ist, um so auf der Oberfläche des Isolators 5 freizulegen. Auch in diesem Fall kann wegen des Freiliegens eines Teiles (Belüftungsabschnitt 301 für Feuchtig­ keit) des Elastomers 3 auf der Oberfläche des Isolators 5 nach dem Versiegeln des Halbleiter­ chips 4 und des Elastomers 3 Wasser, das in dem Elastomer 3 eingeschlossen ist, freigesetzt werden, und, wie bei der Halbleitervorrichtung nach der obigen bevorzugten Ausführungs­ form, kann die Zuverlässigkeit der Vorrichtung verbessert werden. Es braucht weiter nicht gesagt zu werden, daß weitere Aufbauten, die nicht in der Zeichnung gezeigt sind, angenom­ men werden können, und Beispiele dafür umfassen einen Aufbau, bei dem die gesamte lange Seite des Elastomers 3 auf der Oberfläche des Isolators 5 freiliegt, einen Aufbau, bei dem alle vier Seiten des Elastomers 3 auf der Oberfläche des Isolators 5 freiliegen und einen Aufbau, bei dem der Belüftungsabschnitt 301 für Feuchtigkeit auf einer vorbestimmten Seite vorgese­ hen ist und auf der Oberfläche des Isolators 5 freiliegt.
Fig. 20 und 21 sind typische Ansichten, die eine weitere Variante der Halbleitervorrich­ tung nach der bevorzugten Ausführungsform veranschaulichen. Genauer gesagt ist Fig. 20 eine typische schematische Draufsicht, welche den Aufbau einer Halbleitervorrichtung in der dritten Variante zeigt, Fig. 21A eine typische Querschnittsansicht entlang der Linie F-F' der Fig. 20 und Fig. 21B eine Ansicht der Fig. 20 von der rechten Seite her.
Bei der Halbleitervorrichtung nach der bevorzugten Ausführungsform wird ein Halbleiterchip vom Typ mit mittiger Kontaktfläche, so wie ein DRAM, als der Halbleiterchip benutzt, der an der Leiterkarte (Zwischenlage) durch das Elastomer 3 angebracht werden soll. Der Halbleiter­ chip jedoch ist nicht nur auf diesen beschränkt, und, zum Beispiel, wie in den Fig. 20A und 21A gezeigt, kann ein Halbleiterchip 4' vom Typ mit Umfangskontaktfläche benutzt werden, bei dem ein externer Anschluß 401 entlang eines kurzen Abschnittes in der langen Seite des Halbleitersubstrates mit einer darauf vorgesehenen Schaltung vorgesehen ist.
Die Halbleitervorrichtung, die in den Fig. 20 und 21A gezeigt ist, kann mit dem selben Herstellungsverfahren erzeugt werden, wie es bei obigen bevorzugten Ausführungsform er­ läutert worden ist. Genauer gesagt, wird anfangs eine Leiterkarte (eine Zwischenlage) zur Verfügung gestellt, die aufweist: Das isolierende Substrat 1, sowie ein Polyimidband, verse­ hen mit einer Öffnung 1A zum Bonden und einem Durchgangsloch 1B; und die Leiteranord­ nung 2, die auf der Oberfläche des isolierenden Substrates 1 vorgesehen ist. Ein Halbleiter­ chip 2 ist auf die Leiterkarte durch ein Elastomer 3 gebondet, das einen Vorsprung 301 hat, welche sich nach außerhalb des Kompaktbaugruppenbereiches in dem isolierenden Substrat 1 erstreckt und die Leiteranordnung ist mit dem Halbleiterchip an seinem externen Anschluß 401 verbunden. Danach werden die Umfangsflächen des Halbleiterchips 4 und des Elastomers 3 und die Verbindung zwischen der Leiteranordnung 2 und dem Halbleiterchip an seinem externen Anschluß 401 mit dem Isolator 5 durch ein Transferverfahren, bei dem eine Form genutzt wird, versiegelt. Ein Kugelanschluß 6 wird mit dem Durchgangsloch 1B in dem iso­ lierenden Substrat 1 verbunden, und vorbestimmte Bereiche (Kompaktbaugruppenbereiche) in der Leiterkarte werden abgenommen, um vereinzelte Stücke herzustellen.
Auch in diesem Fall, wie in den Fig. 20 und 21B gezeigt, kann durch das Vorsehen des Belüftungsabschnittes 301 für Feuchtigkeit auf der kurzen Seite des Elastomers 3, um den Belüftungsabschnitt 301 für Feuchtigkeit auf der Oberfläche des Isolators 5 freizulegen, nach dem Versiegeln des Halbleiterchips und des Elastomers 3 Wasser, das in dem Elastomer 3 eingeschlossen ist, freigesetzt werden. Somit, wie bei der Halbleitervorrichtung nach der oben bevorzugten Ausführungsform, kann die Zuverlässigkeit der Vorrichtung verbessert werden.
Die Wirkungen der Erfindung werden zusammengefaßt.
  • 1. Einem Absinken bei der Zuverlässigkeit der Vorrichtung kann bei einer Halbleitervor­ richtung vorgebeugt werden, die einen Halbleiterchip aufweist, der auf einer Leiterkarte (einer Zwischenlage) durch ein Elastomer angebracht worden ist, und einem Isolator, mit dem die Umfangsflächen des Halbleiterchips versiegelt worden sind, aufweist.
  • 2. Ein Geräteausfall, hervorgerufen durch das Ablösen eines Halbleiterchips oder einer Lei­ terkarte, kann in einer Halbleitervorrichtung reduziert werden, welche einen Halbleiter­ chip, der auf einer Leiterkarte (einer Zwischenlage) durch ein Elastomer angebracht wor­ den ist, und einem Isolator, mit dem die Umfangsflächen des Halbleiterchips versiegelt worden sind, aufweist.
  • 3. Eine Technik, die eine Verschlechterung bei den elektrischen Eigenschaften verringern kann, kann bei einer Halbleitervorrichtung zur Verfügung gestellt werden, welche einen Halbleiterchip, der auf einer Leiterkarte (einer Zwischenlage) durch ein Elastomer ange­ bracht worden ist, und einen Isolator, mit dem die Umfangsflächen des Halbleiterchips versiegelt worden sind, aufweist.
Die Erfindung ist in Einzelheiten mit besonderem Bezug auf bevorzugte Ausführungsformen beschrieben worden, es wird jedoch verstanden werden, daß Abänderungen und Modifikatio­ nen innerhalb des Umfanges der Erfindung bewirkt werden körnen, wie sie in den angehäng­ ten Ansprüchen definiert ist.

Claims (8)

1. Halbleitervorrichtung, mit:
einer Leiterkarte, welche eine Leiteranordnung mit einem vorbestimmten Muster, das auf der Oberfläche eines isolierenden Substrates vorgesehen ist, aufweist; einem Elastomer, das auf der Leiterkarte vorgesehen ist; einem Halbleiterchip, das auf die Leiterkarte durch das Elastomer gebondet ist; und einem Isolator zum Versiegeln der Umfangsflächen des Halbleiterchips und des Elastomers, wobei der Halbleiterchip mit seinem externen An­ schluß elektrisch mit der Leiteranordnung verbunden ist, wobei
ein Teil des Elastomers auf der Oberfläche des Isolators freiliegt.
2. Verfahren zum Herstellen einer Halbleitervorrichtung, mit den Schritten:
Bereitstellen einer Leiterkarte, welche ein isolierendes Substrat, eine Leiteranordnung mit einem vorbestimmten Muster, das auf der Oberfläche des isolierenden Substrates vorgese­ hen ist, und ein Elastomer, das auf dem isolierenden Substrat an seiner vorbestimmten Po­ sition vorgesehen ist, aufweist, und Bonden eines Halbleiterchips auf die Leiterkarte durch das Elastomer (Schritt des Bondens eines Halbleiterchips); elektrisches Verbinden des Halbleiterchips an seinem externen Anschluß mit der Leiteranordnung (Schritt der Leiter­ verbindung); Versiegeln der Umfangsflächen des Halbleiterchips, der auf der Leiterkarte gebondet ist, und der Umfangsflächen des Elastomers mit einem Isolator (Schritt des Ver­ siegelns); und, nach dem Schritt des Versiegelns, Abnehmen der Leiterkarte an ihren vor­ bestimmten Bereichen, um vereinzelte Stücke herzustellen (Schritt des Auftrennens in vereinzelte Stücke), wobei
in dem Schritt des Auftrennens in vereinzelte Stücke beim Abnehmen der Leiterkarte an seiner vorbestimmten Position ein Teil des Umfangsabschnittes des Elastomers aufge­ schnitten wird.
3. Verfahren zum Herstellen einer Halbleitervorrichtung, mit den Schritten:
Bereitstellen einer Leiterkarte, welche eine isolierendes Substrat und eine Leiteranord­ nung mit einem vorbestimmten Muster, das auf der Oberfläche des isolierenden Substrates vorgesehen ist, aufweist, und Bonden eines Elastomers auf die Leiterkarte an seiner vor­ bestimmten Position (Schritt des Bondens eines Elastomers); Bonden eines Halbleiter­ chips auf das Elastomer, das auf die Leiterkarte gebondet ist (Schritt des Bondens eines Halbleiterchips); elektrisches Verbinden des Halbleiterchips an seinem externen Anschluß mit der Leiteranordnung (Schritt der Leiterverbindung); Versiegeln der Umfangsflächen des Halbleiterchips, der auf die Leiterkarte gebondet ist und der Umfangsflächen des Ela­ stomers mit einem Isolator (Schritt des Versiegeins); und, nach dem Schritt des Versie­ gelns, Abnehmen der Leiterkarte an ihren vorbestimmten Bereichen, um vereinzelte Stüc­ ke herzustellen (Schritt des Auftrennens in vereinzelte Stücke), wobei
der Schritt des Bondens eines Elastomers so durchgeführt wird, daß ein Teil des Um­ fangsabschnittes des Elastomers in einen Abschnitt außerhalb des Bereiches vorsteht, der in dem Schritt des Auftrennens in vereinzelte Stücke abgenommen wird.
4. Verfahren nach Anspruch 2 oder 3, bei dem der Schritt des Versiegelns aufweist:
Anordnen und Fixieren der Leiterkarte zwischen einer oberen Matrize mit einem Leer­ raum (einem Hohlraum), der groß genug ist, um das Elastomer und den Halbleiterchip, der auf die Leiterkarte gebondet ist, aufzunehmen, und einer Öffnung (einem Gatter), in die ein Harz gegossen wird, und einer unteren Matrize;
Gießen eines flüssigen Harzes durch die Öffnung in den Hohlraum;
Aushärten des Harzes; und
Entfernen der Anordnung von der oberen und unteren Matrize.
5. Verfahren nach Anspruch 4, bei dem:
eine Pegeldifferenz in dem Hohlraum vorgesehen ist, in der oberem Matrize, in ihrem Ab­ schnitt, der einem Abschnitt um dem Umfang des Bereiches entspricht, der in dem Schritt des Auftrennens in vereinzelte Stücke abgenommen werden soll.
6. Verfahren nach Anspruch 4 oder 5, bei dem:
in dem Hohlraum in der oberen Matrize ein vorbestimmter Raum zwischen der oberen Matrize und dem Elastomer in seinem Bereich um dem Umfang des Bereiches, der in dem Schritt des Auftrennens in vereinzelte Stücke abgenommen werden soll, vorgesehen ist.
7. Verfahren nach Anspruch 6, bei dem:
der Abstand von der oberen Matrize zu dem Elastomer an seinem Abschnitt um den Um­ fang des Bereiches, der in dem Schritt des Auftrennens in vereinzelte Stücke abgenommen werden soll, nicht weniger als 5 µm ist.
8. Verfahren nach einem der Ansprüche 2-7, bei dem:
die Leiterkarte eine erste Öffnung und eine zweite Öffnung in jeweils vorbestimmten Po­ sitionen des isolierenden Substrates hat;
die Leiteranordnung auf der Oberfläche des isolierenden Substrates der Art vorgesehen ist, daß die Leiteranordnung die erste Öffnung überdeckt und in die zweite Öffnung ragt;
in dem Schritt des Bondens eines Elastomers das Elastomer eine Öffnung an einem Ab­ schnitt hat, der der zweiten Öffnung des isolierenden Substrates entspricht;
in dem Schritt des Bondens eines Halbleiterchips die Leiteranordnung in ihrem Abschnitt, der in die zweite Öffnung des isolierenden Substrates ragt, hervorstehen kann und mit dem Halbleiterchip an seinem externen Anschluß gebondet wird; und
in dem Schritt der Leitungsverbindung die Leiteranordnung in ihrem Abschnitt, der in die zweite Öffnung des isolierenden Substrates hervorsteht deformiert wird und mit dem Halbleiterchip an seinem externen Abschnitt verbunden wird.
DE10222608A 2001-05-22 2002-05-21 Halbleitervorrichtung und Verfahren zum Herstellen derselben Expired - Fee Related DE10222608B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001152751A JP4103342B2 (ja) 2001-05-22 2001-05-22 半導体装置の製造方法
JP152751/01 2001-05-22

Publications (2)

Publication Number Publication Date
DE10222608A1 true DE10222608A1 (de) 2002-12-12
DE10222608B4 DE10222608B4 (de) 2007-11-22

Family

ID=18997376

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10222608A Expired - Fee Related DE10222608B4 (de) 2001-05-22 2002-05-21 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (4)

Country Link
US (1) US6940161B2 (de)
JP (1) JP4103342B2 (de)
DE (1) DE10222608B4 (de)
TW (1) TW571405B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP3900093B2 (ja) 2003-03-11 2007-04-04 日立電線株式会社 モールド金型及びそれを用いた半導体装置の製造方法
US6888223B2 (en) 2003-04-01 2005-05-03 International Business Machines Corporation Use of photoresist in substrate vias during backside grind
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
KR100632459B1 (ko) * 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
KR100823699B1 (ko) * 2006-11-29 2008-04-21 삼성전자주식회사 플립칩 어셈블리 및 그 제조 방법
JP2010272680A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置
US9673135B2 (en) * 2014-01-13 2017-06-06 Altera Corporation Semiconductor device having mirror-symmetric terminals and methods of forming the same
MY177304A (en) * 2017-03-31 2020-09-11 Hitachi Chemical Co Ltd Protective material for electronic circuit, sealing material for protective material for electronic circuit, sealing method, and method for manufacturing semiconductor device
EP3659055A4 (de) 2017-07-24 2021-04-28 Cerebras Systems Inc. Vorrichtung und verfahren für mehrchip-verbindung
US10468369B2 (en) * 2017-07-24 2019-11-05 Cerebras Systems Inc. Apparatus and method for securing substrates with varying coefficients of thermal expansion
WO2019040273A1 (en) 2017-08-24 2019-02-28 Cerebras Systems Inc. APPARATUS AND METHOD FOR FIXING COMPONENTS OF AN INTEGRATED CIRCUIT
US10840216B2 (en) 2019-03-05 2020-11-17 Cerebras Systems Inc. Systems and methods for powering an integrated circuit having multiple interconnected die
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
WO1996009645A1 (fr) * 1994-09-20 1996-03-28 Hitachi, Ltd. Composant a semiconducteurs et sa structure de montage
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
TW401632B (en) * 1998-03-26 2000-08-11 Fujitsu Ltd Resin molded semiconductor device and method of manufacturing semiconductor package
JP2000100985A (ja) * 1998-09-17 2000-04-07 Nitto Denko Corp 半導体素子実装用基板およびその製造方法と用途
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP3424581B2 (ja) * 1999-01-26 2003-07-07 日立電線株式会社 Ｂｇａ用テープキャリアおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
US20020185661A1 (en) 2002-12-12
JP2002353361A (ja) 2002-12-06
US6940161B2 (en) 2005-09-06
JP4103342B2 (ja) 2008-06-18
TW571405B (en) 2004-01-11
DE10222608B4 (de) 2007-11-22

Similar Documents

Publication Publication Date Title
DE10222608A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE3814469C2 (de)
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE10217747B4 (de) Verfahren zur Herstellung eines akustischen Oberflächenwellenfilterchippakets
DE2554965C2 (de)
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE69727373T2 (de) Halbleitervorrichtung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE4027072C2 (de) Halbleiteranordnung
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102007037543A1 (de) Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE19518753A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
DE102006045415A1 (de) Bauelementanordnung mit einem Träger
DE102015122282A1 (de) Elektronisches Bauteil und Verfahren zu dessen Herstellung
DE19506759C2 (de) Halbleitervorrichtung und Verfahren für deren Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111201