JPS5811102B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS5811102B2
JPS5811102B2 JP50146588A JP14658875A JPS5811102B2 JP S5811102 B2 JPS5811102 B2 JP S5811102B2 JP 50146588 A JP50146588 A JP 50146588A JP 14658875 A JP14658875 A JP 14658875A JP S5811102 B2 JPS5811102 B2 JP S5811102B2
Authority
JP
Japan
Prior art keywords
transistor
region
static induction
gate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50146588A
Other languages
English (en)
Other versions
JPS5292468A (en
Inventor
西澤潤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP50146588A priority Critical patent/JPS5811102B2/ja
Priority to NLAANVRAGE7613364,A priority patent/NL180894C/xx
Priority to IT30181/76A priority patent/IT1065020B/it
Priority to GB50823/76A priority patent/GB1572190A/en
Priority to FR7636857A priority patent/FR2335052A1/fr
Priority to CA267,386A priority patent/CA1075826A/en
Priority to DE19762655917 priority patent/DE2655917A1/de
Publication of JPS5292468A publication Critical patent/JPS5292468A/ja
Priority to US05/921,565 priority patent/US4259681A/en
Priority to CA345,208A priority patent/CA1087321A/en
Publication of JPS5811102B2 publication Critical patent/JPS5811102B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0225—Charge injection in static induction transistor logic structures [SITL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091—Integrated injection logic or merged transistor logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/168—V-Grooves

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Logic Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は倒立型静電誘導トランジスタを装置の内部に有
する半導体集積回路に関する。
従来、半導体集積回路は、一表面にエミッタ、ベース・
コレクタをおく配置によりトランジスタ部分が形成され
ている。
従って、従来の半導体集積回路は、トランジスタ部分を
複数個配置する場合は、個々のトランジスタのコレクタ
間の絶縁が絶対必要であり、それに伴って分離のための
製造工程が多くなるという大きな欠点を有している。
しかも、その工程は、トランジスタの数が多くなるに従
って複雑となり、更に精度を要求されるマスク合わせ工
程も多くなる。
従来の半導体集積回路は、上記欠点の他に正確、迅速に
製造できない欠点も有している。
第１図は従来のバイポーラトランジスタを用いた集積回
路の一例で、トランジスタＴｒｌ、Ｔｒ２２個部分のみ
を示した部分断面図である。
トランジスタＴｒｌ、Ｔｒ２は同じ配置であるのでトラ
ンジスタＴｒ１について述べる。
Ｐ型基板上に設けられたｎ領域１の中に埋め込み層であ
るｎ型高不純物密度領域２，３を設け、一方の側にコレ
クタ４を、又コレクタ電極４を設け、ｎ＋領域２にコレ
クタ４電極を、又コレクタ電極４を設けた側にＰ型の拡
散層あるいはイオン注入層５を設け、一部分にベース６
を、更に残りの部分にｎ型高不純物密度領域７を設け、
エミッタ電極８を設けてトランジスタＴｒ１部分を形成
する。
トランジスタＴｒ１とＴｒ２との絶縁は、Ｐ型頭域９を
介して行われるが、これはトランジスタ部分が更に複数
個あった場合にも同様である。
第２図は、第１図に示した集積回路中、トランジスタ部
分を４個接続した回路図である。
同図において、４個のトランジスタＴｒｌｔＴｒ２．Ｔ
ｒ３゜Ｔｒ４は出力用トランジスタである。
これらのトランジスタは第１図に示したＴｒｌ、Ｔｒ２
の如く１分離のためのＰ型頭域９を隣接部分に必ず介在
させ集積化される。
従って個々のトランジスタＴｒ１゜Ｔｒ２．Ｔｒ３．Ｔ
ｒ４間の接続は第２図に図示の如く並列接続となる。
このため配線は非常に複雑となる。
なお、図中、■ｐはインジェクタから供給される電流で
あり、Ｖｉｎは人力信号電圧、Ｖｏｕｔは出力電圧であ
る。
これを改良するために提案されたのが逆動作トランジス
タを内部に有する集積回路ＭＴＬ（Ｍｅｒｇｅｄ Ｔｒ
ａｎｓｉｓｔｅｒ Ｌｏｇｉｃ）又はＩＩＬ（Ｉｎｔｅ
ｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ）であ
る。
第３図はＩＩＬ構造の一例で、ａはＩＩＬの断面の一構
造例、ｂは回路図である。
この構造のものは、ｎ十層上のｎ型成長層１の一方の側
に、ｐ型窩不純物密度領域１０とｐ型頭１１を設け、ｐ
型窩不純物密度領域１０をエミッタに、ｐ型頭域１１は
更にこの中にｐ型窩不純物密度領域１２を設はベースに
、又ｎ型高不純物密度領域１３ａ、１３ｂ−１３ｃ、１
３ｄを設はコレクタにしている。
ここで、ｐ型頭域１１は、逆動作トランジスタのベース
を構成すると同時に、エミッタ１０、ベース１、コレク
タ１１から形成されるｐｎｐラテラルバイポーラトラン
ジスタのコレクタにもなっている。
第３図に示されるｐｎｐラテラルバイポーラトランジス
タを用いたＩＩＬのインバータ動作を簡単に説明する。
第３図ａの構造は、回路的には第３図すのように表わさ
れる。
Ｐ１ｐラテラルバイポーラトランジスタは、第３図すの
左側のインジェクタ（以下駆動用トランジスタと称す）
として働き、ｎ＋層−ｎ型１−ｐ型１１（１２）−ｎ＋
型１３で構成されるｎ＋ｎｐｎ＋型逆動作バ可逆動作バ
イポーラトランジスタを４個持つインバータ（以下出力
用トランジスタと称す）として動作する。
駆動用トランジスタはバイポーラトランジスタの飽和型
電流電圧特性を反映して殆んど定電流源として動作する
。
入力信号電圧Ｖｉｎが入らないときの出力用トランジス
タのベース電位は低く、出力用トランジスタは遮断状態
にあり、出力端子の電位は高い。
このとき駆動用トランジスタから供給される一定電流は
導通状態にある前段の出力用トランジスタ（図示せず）
に流れている。
入力信号電圧Ｖｉｎが入り、出力用トランジスタのベー
ス電位が高くなると出力用トランジスタは導通状態にな
り、出力端子の電位は低くなる。
このように、信号がないときは電位が高く、信号が入る
と電位が低くなるという意味でこの回路はインバータ動
作を行なっている。
出力用トランジスタが導通状態に変ると（この時前段の
出力用トランジスタは遮断状態になる）駆動用トランジ
スタの電流は出力用トランジスタのベース・エミッタ間
を流れることになる。
この第３図ａ、ｂでは、コレクタを４個有する場合を示
しているが、設計条件等により、４個に限られるもので
はないが、逆動作バイポーラトランジスタは大きな電流
利得が得られず、また次段の駆動に電力を要するので出
力は４個どまりの現状である。
このように第３図ａに示されるような逆動作バイボーラ
トランジスタは、第１図で説明した集積回路とは異なり
コレクタを複数個、個々の領域を分離することなく同一
のベース１１の領域内に形成でき、従って回路図も第２
図のようにはならず第３図すの如く非常に簡単に表わせ
、集積度がきわめて高くでき、製造面においても従来の
もののように各トランジスタを分離する工程が不必要と
なって製造工程が少なく、しかも簡単に作られる第４図
はバイポーラトランジスタの特性図の一例で、横軸はエ
ミッタ・コレクタ間電圧、縦軸はコレクタ電流である。
バイポーラトランジスタは、図中に示した動作点Ａと動
作点ＢまたはＢ′の間をエミッタ・ベース間に入る信号
電圧により遷移させることを基本としている。
Ｂ点を用いた場合が非飽和論理、Ｂ点を用いた場合が飽
和論理と呼ばれており、それぞれ非飽和論理では動作速
度は速いが所要電力は大きく、飽和論理では動作速度は
遅いが所要電力は小さいという結果になる。
しかし、いずれにしてもベース領域での少数キャリアの
蓄積効果により動作速度には限界がある。
現在のＩＩＬで達成されている、遅延時間は１０〜２０
ｎｓｅｃ程度、１ゲート当りの所要電力１００μＷ程度
であり、速度電力積でＩＰＪ程度である。
要するに従来のバイポーラトランジスタは、少数キャリ
アの蓄積効果が大きく、その為動作速度を上げることが
できずにいる。
この欠点を除去するものとして、ショットキィ接合をコ
レクタに用いたＣ３Ｌが提案されているが、ベース層内
の蓄積効果などのため、動作速度はやはり遅い。
又この他、非飽和論理回路としてはＣＭＬ（ｃｕｒｒｅ
ｎｔ ｍｏｄｅ ｌｏｇｉｃ）、ＮＴＬ（ｎｏｎ ｔｈ
ｒｅ−ｓｈｏｌｄ ｌｏｇｉｃ）等、飽和論理回路とし
てはＤＴＬ（ｄｉｏｄｅ ｔｒａｎｓｉｓｔｏｒ ｌｏ
ｇｉｃ）、ＤＣＴＬ（ｄｉｒｅｃｔｃｏｕｐｌｅｄ ｔ
ｒａｎｓｉｓｔｏｒ ｌｏｇｉｃ）、ＴＴＬ（ｔｒａｎ
ｓｉ−ｓｔｏｒ ｔｒａｎｓｉｓｔｏｒ ｌｏｇｉｃ）
等大々あるがいずれも速度電力積で評価すると、現在の
ところＩＩＬに比べて１桁以上大きい。
これはやはり、少数キャリアの蓄積効果が大きいことや
ＩＩＬはど集積度が上らないことなどによる。
一方、本願発明者が特願昭４６−２８４０５号及び特願
昭４６−５７７６８号において提案した静電誘導トラン
ジスタは、少数キャリア蓄積効果が殆んどなく、また直
列抵抗による負帰還作用も著しく小さくきわめて高速度
動作が可能という長所を有している。
静電誘導トランジスタの長所の特徴は、特願昭４６−２
８４０５号及び特願昭４６−５７７６８号の夫々の明細
書において明らかにしたが主たるものは次の通りである
。
（１）主動作領域において、ソース・ドレイン間がパン
チスルーしない状態即ち、ソース・ゲート間に空乏状態
にならない状態が残って、キャリア注入状態が存在し、
しかも直列抵抗ｒ５と変換コンダクタンηＧｉとの積が
１より小になるように選定された不純物密度並びに諸寸
法を有することにより、電流・電圧特性が不飽和特性を
示すこと。
（２）電流・電圧特性が不飽和特性を示すことにより、
高人力インピーダンス、低出力インピーダンス素子とし
て使用でき、しかも見掛上の変換コンダクタンスｇｍを
大きく、否を小さくできること。
（３）電流・電圧特性が不飽和特性を示すことにより、
出力電流が大きくとれ、又ソース電極、ドレイン電極間
にして、チャンネル領域の少なくとも一部もしくはその
近傍を不純物密度を適当に選定して高抵抗層となすこと
により高耐圧にでき、大電流、高耐圧の大電力用素子も
得られること。
（４）ゲート領域の密度を高不純物密度となし、しかも
ゲート形状を小型にできるので、ゲート容量及び抵抗を
減少でき、高周波化、高速度化が計れること。
（５）極めて広いゲート電圧範囲にわたり、また電流電
圧特性が殆んど指数関数側に従う低電流領域はもとより
、直列抵抗ｒｓやドレイン抵抗Ｒｄの効果により特性が
指数関数側からずれ、殆んど直線的な特性となる大電流
領域まで含めた極めて広い範囲、場合によっては１０桁
以上の電流範囲にわたり増幅係数を殆んど一定に保つな
ど極めて歪の小さい動作が行なえること。
（６）電流値が極めて小さな領域になっても増幅係数を
殆んど一定に保てることから、低電流、低消費電力状態
において極めて優れたスイッチング動作等が行なえるこ
と。
（７）大電流状態の温度特性を負にできることがら熱暴
走が起らないこと。
また、殆んど温度特性を持たない構造設計が行なえるこ
と。
（８）極めて広い動作温度範囲にわたり、例えば２００
℃以上まで増幅係数を一定に保てること。
（９）チャンネル幅を狭くし、チャンネルの不純物密度
を低くすることにより、ゲート電圧が零では殆んど電流
が流れず、ゲートに順方向電圧が加わって始めて電流が
流れるという高速度のスイッチング動作が行なえること
。
など静電誘導トランジスタＳＩＴは、大電力、高耐圧、
大電流、低歪、低雑音、低消費電力、高速度動作等いず
れの面においても優れており、その温度特性も含めて従
来のバイポーラトランジスタや電界効果トランジスタに
比して優れた面の極めて多いトランジスタである。
第５図は、静電誘導トランジスタの逆ゲートバイアス動
作時の特性図の一例で横軸はドレイン電圧、縦軸はドレ
イン電流である。
この静電誘導トランジスタは、ドレイン電流Ｉｄがドレ
イン電圧Ｖｄの増加に対して次第に増加する立ち上がり
特性を示す。
静電誘導トランジスタの動作点は、例えば図中に示した
遮断状態Ａ、導通状態Ｂに選ばれ、飽和型ＭＯＳトラン
ジスタと同様、人力抵抗が高く、駆動電力はバイポーラ
トランジスタに比べて圧倒的に小さいという長所を有し
つつ、多数キャリア注入量制御という動作原理から、少
数キャリアの蓄積効果が殆んど存在せず、又直列抵抗に
よる負帰還作用も著しく小さく、高速度の動作が行なえ
る。
特にショットキィ接合をドレインに用いたものは、ドレ
イン内の蓄積効果が無視できるため著しい高速化が可能
である。
本発明の目的は前述したような優れた数々の特徴、長所
をもつ静電誘導トランジスタを集積回路に組み込み、し
かも高速度の論理動作を行なわせる倒立型静電誘導・ラ
ンジスタを内部に有する新規な半導体集積回路を提供す
ることにある。
本発明の半導体集積回路を説明する前に、本発明に用い
られる静電誘導トランジスタは前述したように、バイポ
ーラトランジスタや電界効果トランジスタとは異なった
ものであるので、これらと区別するため、第６図に静電
誘導トランジスタの記号（シンボルマーク）を示す。
第６図ａはｎチャンネル、ｂはｐチャンネルの場合であ
る。
図中Ｇはゲート、Ｄはドレイン、Ｓはソースを表わして
いる。
本発明に用いられる倒立型静電誘導トランジスタとは、
ソースが半導体結晶中の高不純物密度領域で形成され、
ドレインはゲートが形成されている面に、ゲートにほぼ
隣接するように設けられた高不純物密度領域により形成
されるもののことを云う。
したがって、ソースより注入されるキャリアは表面に対
してほぼ垂直な方向に流れてドレインに到達する。
以下図面を参照して本発明の詳細な説明する。
第７図ａ、ｂ、ｃは本発明の倒立型静電誘導トランジス
タとバイポーラトランジスタを有するＩＩＬに相当する
半導体集積回路の１人力４出力の場合の一例を一部を示
す図でａは平面図、ｂはａ図中Ｂ、−Ｂ’線に沿った断
面図、Ｃはこの実施例の基本回路の図である。
ここに示した例における半導体集積回路は、不純物密度
１０１８〜１０２０ｃｒ−３程度であるｎ型高不純物密
度領域から成るソースＳを有する基板１５上に設けられ
る不純物密度１０１２〜１０１５ｃｒｒＬ匂程度である
ｎ型領域１４及びその上に設けられるｐ型窩不純物密度
領域１６から成るエミッタＥ１不純物密度１０１５〜１
０１８Ｃｒ−３程度であるｎ型高不純物密度領域１７か
ら成るベースＢ１１７から成るベースＢ１エミッタＥと
同じｐ型窩不純物密度領域１８から成るコレクタＣ１ゲ
ートＧ１不純物密度１０１８〜１０２０ｃｍ−３程度で
あるｎ型高不純物密度領域１９から成るドレインＤを少
なくとも一部に有し形成される。
ゲート０部分はこの例では窪みとなっている。
なおｐ型窩不純物密度領域１６．１８の不純物密度は１
０１７〜１０２０ｃｍ−３程度である。
この例ではエミッタ１６とベース１７とが隣接する構造
になされているが、エミッタ１６がベース１７の中に囲
まれる構造でもよいし、ベース領域１７はこの例ではｎ
型領域１４より更に不純物密度を高くした構造にしてい
るが、ｎ型領域１４と同じ不純物密度でもよいことは云
うまでもない。
但し、この場合にはベース領域を若干厚く形成するとよ
い。
また、第７図ａでドレイン１９が完全にｐ型窩不純物密
度領域１８により囲まれていないような例になっている
が、四方完全に囲まれているようなものでよい。
領域１８の不純物密度は、領域１６のそれよりもかなり
低く設定されても、それほど動作特性を低下させない。
もちろん、ゲート領域１８の不純物密度が高い程、ゲー
ト抵抗が小さくなって、動作速度は速くなる。
同時にゲート・チャンネル間の拡散電位が大きくなって
、チャンネル中の電位障壁が高く、遮断特性に優れるこ
とになる。
ここに示した半導体集積回路では、ソースＳ１ドレイン
Ｄ間を流れる電子流を制御するｐ型窩不純物密度領域１
８は、出力用トランジスタである静電誘導トランジスタ
のゲートＧであると同時に、駆動用トランジスタである
ｐｎｐラテラルバイポーラトランジスタのコレクタＣに
なっている。
第７図ａ、ｂの構造は、前述の第３図の場合と同様に回
路表示を行なえば、Ｃのようになる。
ｐｎｐラテラルバイポーラトランジスタのベースはその
構造上静電誘導トランジスタのソースに直結している。
人力信号電圧Ｖｉｎが入らない状態では、出力トランジ
スタである静電誘導トランジスタは遮断状態にあり、４
個の出力端子Ｖｏｕｔ１．Ｖｏｕｔ２．Ｖｏｕｔ３Ｖｏ
ｕｔ４は電源電圧に近い高電位に保たれており、駆動ト
ランジスタであるｐｎｐラテラルバイポーラトランジス
タを流れる一定電流は前段の導通状態にある静電誘導ト
ランジスタ（図は１ユニット部分を示しているので前段
の静電誘導トランジスタは図示せず）を流れている。
人力信号電圧Ｖｉｎが入ると遮断状態にあった出力トラ
ンジスタである静電誘導トランジスタは導通状態になり
、出力端子Ｖｏｕｔ１．Ｖｏｕｔ２．Ｖｏｕｔ３．Ｖｏ
ｕｔ４の電位は低下する。
このように人力信号（この場合は正の信号）が入った時
に出力トランジスタの電位が低下することからこの回路
は１人力４出力のインバータになっている。
出力トランジスタである静電誘導トランジスタが導通状
態になると、これまで前段の静電誘導トランジスタに流
れていた駆動用トランジスタの電流は前段が遮断状態に
なるので、必然的に出力トランジスタである静電誘導ト
ランジスタのゲートからソースに流れることになる。
駆動用トランジスタとして使用されているｐｎｐラテラ
ルバイポーラトランジスタの電流をエミッタ、コレクタ
間の電圧を下げて飽和領域に到達させて低下させると動
作速度がきわめて遅くなるため殆んど定電流源として動
作させている。
この例における静電誘導トランジスタは、前述した静電
誘導トランジスタの種々の特徴のうち、特に特徴９が極
めて有効に生かされている。
要するに、第７図ａ、ｂに示した本発明の半導体集積回
路の一例は、出力用トランジスタである静電誘導トラン
ジスタのゲートＧとなるｐ型頭域を駆動用トランジスタ
であるｐｎｐラテラルバイポーラトランジスタのコレク
タＣとしても動作させているから、バイポーラトランジ
スタを用いたＩＩＬと同様に、きわめて集積度を高くす
ることができると同時に、静電誘導トランジスタのチャ
ネル領域がかなり高抵抗領域であるので、電極間の容量
が十分小さくできること、また導通状態でゲートＧから
注入される少数キャリアが拡散だけでなく、ドリフトで
走行することから少数キャリアの著積効果が少ないなど
のために、バイポーラＩＩＬにくらべれば、はるかに高
速度の動作が可能となる。
当然のことながら、ソース１５とゲート１８の距離が短
いほど、キャリアの走行時間は短く、蓄積効果は少ない
。
当然ソース・ドレイン間が短ければソース・ドレイン間
のキャリアの走行時間は短い。
また、ＩＩＬと異なり、ゲート領域１Ｂの不純物密度は
、結晶性を損なわない限り、高くすることができるため
、ゲート抵抗を十分小さくできて、高速動作に有利であ
る。
また、バイポーラトランジスタにくらべて、順方向ゲー
ト電圧で動作する静電誘導トランジスタは電流利得が大
きいため、ファンアウト数を多く取ることができる。
なお、第７図ａ、ｂに示したｎ型高不純物密度領域１９
は、四出力回路例であるので四個配列したものを示して
いるが、設計条件により四個より多くＶても少なくして
も構わない。
又ここに示したものは一ユニットを示してあり、実際に
はこれを適宜組合わせて使用する。
第７図に示される集積回路を用いた基本論理回路の１例
は、たとえば１人力２出力（すなわち出力用トランジス
タのドレインが２つ設けられたもの）の第７図のユニッ
トを２個、１人力１出力（すなわち出力用トランジスタ
のドレインが１つ設けられたもの）の第７図のユニット
を１個を夫夫用いてワイヤドオア結合に構成することに
より、２人力のＱＲ，ＮＯＲゲートが構成される。
こうした回路は、第７図の基本回路をユニットにして次
々に作って行くことによりできる。
このように第７図に示されるユニットの出力端子数のい
くつか異なるものを基本として繰り返すことによってす
べての論理回路は実現できる。
第８図は本発明の半導体集積回路の他の例を示す断面図
で、第７図ａ、ｂに示した構造中、ｎ型高不純物密度領
域１５の一部に突起部を設けたものである。
この構造にすると静電誘導トランジスタのソース・ゲー
ト間容量をほとんど増加させずにソースからピンチオフ
点までの直列抵抗を低下させ、変換コンダクタンスｇｍ
を大きくし、同時にキャリアのソースからドレインまで
の走行時間を短くさせるなどの効果があり、静電誘導ト
ランジスタの高速性が一層強調される。
主な動作は第７図で説明したのと同様であるので、説明
は省略する。
勿論、凸部の形状は図示されたような矩形状に限るもの
ではなく、円形状でも円すい状でも、直列抵抗を低下さ
せる等の効果を有するものであればいかなるものでもよ
い。
なお、第７図ａ、ｂ及び第８図における各領域の不純物
密度、導伝型、形状等は単なる一例であって、これに限
られるものではない。
例えば、静電誘導トランジスタのゲートが切り込み構造
になっている例を示しであるが、増幅率動作速度等の特
性がやや劣っても良い場合は、平坦な表面から拡散やイ
オン注入などにより、領域１８を作った構造のものでも
、全く同様の動作が行えるし、また、倒立型静電誘導ト
ランジスタのゲート領域は埋め込み領域であっても構わ
ない。
エミッタ１６がベース１７にまったく囲まれた構造ｅも
、また、ベース１７が１４と同じ不純物密度でよいこと
も第７図と同様である。
又、組み合わせもｎｐｎラテラルバイポーラトランジス
タを駆動用トランジスタに、ｐチャンネル静電誘導トラ
ンジスタを出力用トランジスタに用いたものでもよく、
組み合わせは設計条件により適宜変えられる。
第９図は本発明の更に他の例で、バイポーラＩＩＬトラ
ンジスタ集積回路のインバータとして働く出力用トラン
ジスタ及びインジェクタとして働く駆動用トランジスタ
に静電誘導トランジスタを用いた玉出力の構造例であり
、ａは平面図、ｂはａ図中ｃ−ｃ’線に沿った断面図、
Ｃはこの基本回路の回路図である。
ここに示した例における半導体集積回路は、ｎ型領域か
ら成りソースＳを有する基板１５上に設けられるｎ型領
域１４、不純物密度１０１８〜１０ｃｒ−８程度である
ｐ型窩不純物密度領域２０から成るソースＳ１内部に不
純物密度１０１８〜１０２０ｃＩ−３程度であるｎ型高
不純物密度領域２１から成るゲートＧを有する不純物密
度１０１２〜１０１６ｃｒ−８程度のｐ型頭域２２．ｐ
型窩不純物密度領域１８から成るドレインＤ１ゲートＧ
、ｎ型高不純物密度領域１９から成るドレインＤとから
形成され、出力用トランジスタとしての静電誘導トラン
ジスタのゲート０部分はこの例では窪みとなっている。
勿論、第７図ａ、ｂ、第８図の例でも述べたように、必
ずしもゲート１８は窪みである必要はなく、１表面上に
ドレイン１９に隣り合った拡散層或いはイオン打ち込み
層などでもよい。
この例ではゲート２１は接合型で形成されているが、シ
ョットキィ型、ＭＯＳ型、ＭＩＳ型の整流性をもつもの
であればよい。
また倒立型静電誘動トランジスタの５個のチャンネルは
夫々ｐ型高不純物密度領域１８で完全には囲まれていな
いが、第７図ａにおいて説明したと同様、各チャンネル
共完全に囲まれていてもよい。
又出力用トランジスタとしての静電誘導用トランジスタ
のドレイン１９の配列もこれに限るものではなく、左右
に１列に並んでもよいし、夫々他の素子との接続が容易
なように離れさせてもよく、当然ある数だけかたまる場
合も存在するし、ドレイン１９の数も、このこの例より
多くても少なくても、導電型も全く逆の構造の場合もあ
る。
なお領域１４，１５，１８゜１９の不純物密度は第７図
に示したのと同様である。
第９図ａ、ｂの構造は、前述の第Ｔ図Ｃの場合と同様の
回路表示を行えばＣのようになる。
この例で人力信号電圧Ｖｉｎがローレベルの場合、或い
は前段の出力用静電誘導トランジスタが導通状態にある
場合には、出力用トランジスタである静電誘導トランジ
スタのゲート電位は例えば、０．１〜０．３Ｖ程度と低
く、出力用静電誘導トランジスタは遮断状態にあり、そ
の出力端子Ｖｏｕｔ１．Ｖｏｕｔ２゜Ｖｏｕｔ３．Ｖｏ
ｕｔ４．Ｖｏｕｔ５は例えば０．４〜０．８Ｖ程度と高
い電位に保たれている。
この状態で人力信号電圧Ｖｉｎに例えば０．４〜Ｏ，Ｓ
Ｖ程程度信号が入ると、或いは前段の出力用静電誘導ト
ランジスタが導通状態から遮断状態にかわると、ゲート
の電位が順方向で上り、出力用静電誘導トランジスタの
チャンネル中の電位障壁が引き下げられ、出力用静電誘
導トランジスタは遮断状態から導通状態に変化し、出力
端子Ｖｏｕｔ１．Ｖｏｕｔ２．Ｖｏｕｔ３゜Ｖｏｕｔ４
．Ｖｏｕｔ５の電位が例えば０．１〜０．３Ｖ程度に低
下する。
この例の出力端子Ｖｏｕｔの電圧振幅は０．１〜０．７
■になっている。
倒立型静電誘導トランジスタが導通状態にあるときの、
ソース・ドレイン間に加わる電圧は、たとえば０．１〜
０．３Ｖ程度と低い。
したがって、ソースからドレインに流れるキャリアの走
行時間が動作速度の限界とならないようにするためには
、ソース・ドレイン間隔を短くし、同時にソースから電
位障壁のあるピンチオフ点までの距離を短くしなければ
ならない。
キャリアの走行時間を０．５ｎｓｅｃ程度以下にするに
は、たとえばソース・ドレイン間隔を３〜５μ程度以下
にすればよい。
インジェクタとしての駆動用トランジスタにバイポーラ
トランジスタを用いた第７図及び第８区の場合には、そ
の飽和型の電流・電圧特性からインジェクタは殆んど定
電流源として働いている。
したがって、前段の出力用静電誘導トランジスタが遮断
状態になった場合には、インジェクタから供給される電
流Ｉｐは出力用静電誘導トランジスタのゲート、ソース
間を流れることになる。
勿論インジェクタとして静電誘導トランジスタを用いた
場合にもこれと殆んど同じ動作を行なわせることができ
る。
しかし、この場合には、出力用静電誘導トランジスタが
導通状態にあるときゲートから少数キャリアが注入され
、この注入された少数キャリアの蓄積効果がいくら少な
いとは云え、静電誘導トランジスタの高速性を劣化させ
る。
従つでインジェクタに静電誘導トランジスタを用いた場
合には、信号が入ったり或いは前段の出力用静電誘導ト
ランジスタが遮断状態になった時、インジェクタとして
の静電誘導トランジスタの電流を殆んど零として出力用
静電誘導トランジスタのゲート１８から不必要な少数キ
ャリアが注入されることを防ぐことができる。
例えば、電源電圧を１Ｖ程度に設定し、信号が入った時
の出力用静電誘導トランジスタのゲート電位を０．４〜
０．５Ｖ程度にすると、室温動作時において出力用静電
誘導トランジスタのゲート１８からの少数キャリア注入
は極めて少なく抑えることができる。
インジェクタとしての静電誘導トランジスタの電流・電
圧％性が、ソース２０、ドレイン１８間電圧０．７〜０
．９Ｖ程度の時には成る程度電流が流れるが、０．５〜
０．６Ｖ程度では殆んど電流が流れないように設計して
おけばよい。
静電誘導トランジスタは、直列抵抗の負帰還作用があま
り顕著でない電流領域では、電流・電圧特性が殆んど指
数関数側に従うことからこのような動作が行なえるもの
である。
もし、またインジェクタの電流が一定に保たれないため
電源からの供給線路の電流が変化して悪影響がある場合
には、もう一つ倒立型静電誘導トランジスタを作ってお
いて、信号が入ったときにインジェクタを流れていたと
殆んど等しい電流が電源からの供給線路とソース１５間
に流れるようにしておけばよいのである。
この場合には、インジェクタとしての静電誘導トランジ
スタも導通−遮断を繰り返すことになるが、静電誘導ト
ランジスタの高速性能は、このことにより全体の性能を
劣化させはしない。
このように静電誘導トランジスタを用いたインバータを
基本ユニットにして、ゲート回路を構成すれば、不必要
な少数キャリア注入が殆んど全く存在しないから動作速
度は一層速くなり、出力用静電誘導トランジスタが導通
時にあるときゲート１８に無用な電流が流れないから消
費電力も一層少なくなる。
第９図Ｃの図中、駆動用としての静電誘導トランジスタ
のゲート２１に別の電源Ｖｃｃを設けであるが、零ゲー
トバイアスである程度電流の流れるノーマリオン型静電
誘導トランジスタであれば、ゲート２１はソース２０と
直結でよく、また零ゲートバイアスでチャンネルが完全
にピンチオフして遮断状態にあるノーマリオフ型静電誘
導トランジスタを構成すればゲート２１はソース２０と
直結でよくまた十分にピンチオフした構造ではゲート２
１はドレイン１８と直結にしてもよく一重源で充分動作
する。
ゲート２１を倒立型ＳＩＴのソースと直結すれば、さら
に電流が流れ易くなって高速の動作が行なえる。
第１０図は、第９図に示した半導体集積回路中、領域２
０，２１．２２を領域１８の回りに設けた一例である。
これは出力用トランジスタ側の静電誘導トランジスタの
出力端子の数を非常に多くした場合、一方からだけ駆動
したのでは反対側の出力用トランジスタの静電誘導トラ
ンジスタの動作に時間遅れが現われるような場合に有効
である。
多数設けられたドレイン１９が夫々時間遅れを少なく動
作するようにすればよいのであるから、領域２０，２１
．２２は完全に閉じた構成でなくてもよい。
主な動作は第８図で説明したと同様であるから説明は省
略する。
これまで駆動用トランジスタにバイポーラトランジスタ
を用いた場合、静電誘導トランジスタを用いた場合を説
明したが他のトランジスタでもよいことは以上の説明か
ら明らかである。
これまで逆動作バイポーラトランジスタを含んだＩＩＬ
に相当する回路に関し、倒立型静電誘導トランジスタを
用いたものを例にとって本発明を説明したが、本発明は
バイポーラＩＩＬに限らずこれまでバイポーラトランジ
スタやＭＯ８電界効果トランジスタで構成されてきた他
の論理回路にも適用できることはいうまでもなく、論理
回路中の所定のバイポーラトランジスタやＭＯＳＦＥＴ
が使用されている所に、新たに静電誘導トランジスタを
導入すればよいのである。
とくに、ソースやエミッタが共通電位に保たれる多数の
ＭＯ８電界効果トランジスタやバイポーラトランジスタ
を含む場合には、倒立型静電誘導トランジスタの導入は
有効である。
たとえば、人力を多数備えたＥＦＬ（Ｅｍｉｔｔｅｒ
Ｆｏｌｌｏｗｅｒ Ｌｏｇｉｃ）相当の論理回路におい
ては、その人力が入る静電誘導トランジスタのソースが
それぞれ接地点電位に保たれるが、埋め込まれた高不純
物密度領域を共通のソースとすれば、チャンネルが高抵
抗層で形成されるため、入力ゲート部の静電誘導トラン
ジスタをそれぞれ絶縁する必要がなく、集積度を高くで
きるなどきわめて有効である。
特に製造についてマスクの枚数が少なく、位置合わせ精
度が比較的厳しくないことは注目に価する。
たとえば倒立型静電誘導トランジスタのゲートが表面か
らの拡散やイオン注入で作られる構造でラテラルバイポ
ーラトランジスタのベース領域がチャンネルと同一不純
物密度なら、マスクは３〜４枚あればたりる。
すなわち、製造が容易で、歩留りが高い。
次に倒立型静電誘導トランジスタを用いた集積回路を論
理動作に用いた場合の速度・電力積（ＦＴ積）について
説明する。
電力Ｐは、ＶＩ（但し■は電圧、■は電流）、速度はＲ
Ｃ（但しＲは抵抗、Ｃは容量）時定数で示される。
電流密度があまり大きくない領域での静電誘導トランジ
スタの電流・電圧特性は、指数関数側で で与えられる（但し、ｑは単位電荷、Ｋはポルツマン定
数、Ｔは温度）。
あるバイアス電圧■。に小信号電圧Ｖが重畳したときの
電流は、 となり、この時の抵抗Ｒは、 となる。
ただし、ηは１に近い数係数である。したがって、ＰＴ
積は ドレインの寸法を例えば数ミクロン角にすれば容量Ｃを
容易に０．１ＰＦ程度以下にできるから、バイアス電圧
を次段との結合においてレベルシフト等が不必要な１ｖ
程度とすると、ＰＴ積はＩＸＩＱ−１５すなわちＯ，０
ＯＩＰＪとなり、バイポーラトランジスタ論理回路のう
ちでもつともＰＴ積の小さい前述したＩＩＬに比べては
るかに小さな速度・電力積となる。
また、−実験によれば、０．０ＩＰＪのものがすでに確
認されており、従来のＩＩＬやＣＭＯ８の値を完全に一
桁下回っている。
ここで本発明の倒立型静電誘導トランジスタを有する半
導体集積回路の製造方法の一例について第７図ａ、ｂに
示した装置を例にとって説明する。
第１１図ａ乃至ｊはその製造工程を示す図である。
まずｎ型の高不純物密度を有すＳｉ基板１５に、エピタ
キシャル法によって厚さ約５μ、不純物密度３〜５×１
０１３Ｃｒ−３のｎ型低不純物密度から成る成長層１４
を作る（ａ図参照）。
エピタキシャル成長はｕｎｄｏｐｅｄ ＳｉＨ４とＨ２
の混合ガスを１０００℃に加熱したＳｉ基板１５に流し
、分解させることによって行なわれる。
次に、ＣＶＤ法により５ｔＨ４と０２の混合ガスを５０
０℃で分解して、ＳｉＯ２膜２３を成長層１４表面に約
３０００人堆積しくｂ図参照）、通常の写真蝕刻法によ
って８１０２膜２３の所要の個所にゲート電極拡散用窓
２４をあけ（Ｃ図参照）、ＢＢｒ３＋Ｎ２＋Ｏ２雰囲気
からＢ拡散層２５を作る（ｄ−参照）。
ＳｉＯ２膜番こあけた窓２４の大きさは、不純物の横方
向の拡散速度が深さ方向とほぼ同程度なので、それを考
慮してきめである。
次に、通常の写真蝕刻技術を用い、ＳｉＯ２膜２３に（
Ｃ）における工程の時より大きな窓２４′をあけ（ｅ図
参照）、選択エツチングによってＢ拡散層２５の１部を
とり除き、ゲー）Ｐ＋電極１８を形成する（ｆ図参照）
。
選択エツチングは、ＨＦ＋ＨＮＯ３の混合液によっても
行なえるが、ＣＦ４などによるプラズマエツチングを用
いると、横方向のエツチング（サイドエッチまたはアン
ダーカット）が非常に少ないので精度よく溝を掘ること
ができる。
また、溝を掘ることによって、２つのＢ拡散層２５の相
対する側面が削れてしまうように５ｉ０２膜２３の窓２
４′の位置、大きさをきめる。
次に、表面全面に再びＣＶＤ法によってＳｉＯ２膜２６
膜形６膜形６図参照）、写真蝕刻技術によってベース領
域形成用及びドレイン領域形成のための窓２７，２８を
５１０２膜２６（２３も含める：にあけ（ｈ図参照）、
ＰＯＣ１ｓ＋Ｎ２＋０２雰囲気より１０００℃でＰを拡
散し、ベース領域１７１ドレイン領域１９を形成する（
ｉ図参照）。
さらに再びこの表面にＣＶＤ法によるか、Ｐ拡散中に酸
化するかして、前述と同様にＳｉＯ２膜でＰ拡散層１７
，１９表面を覆い写真蝕刻法、Ｂ拡散法によって、エミ
ッター領域１６を形成する（ｊ図参照）。
この後、写真蝕刻技術を用いて金属電極の必要な部分の
ＳｉＯ２膜に窓をあけ、Ａｌを蒸着した後、再びＡｌを
選択エッチして各金属電極をとり出す。
基板１５側の表面は、必要に応じＨＦ＋ＨＮＯ３混液等
で適当な厚さになるまでエツチングし、Ａｌ蒸着してソ
ース電極を基板１５表面に形成する。
または、ソース電極は、成長層１４側からの選択エッチ
によっても成長層１４の一部をとり除くことによって主
表面に形成できる。
以上、本発明の半導体集積回路の製造につき、第７図ａ
、ｂに示した構造のものを例にとって述べたが他の構造
のものも同様の工程によって行なえる。
なおＳｉＯ２膜の形成はＣＶＤ法だけでなく熱酸化法、
スパッタ法を用いてもよいし、溝を掘る方法はＨＦ＋Ｈ
ＮＯ３混液、ＮａＯＨやＫＯＨ水溶液などを用いる方法
などの他に、前述のプラズマエツチングや、スパッタエ
ッチ、さらに５ｉ３Ｎ４膜を併用した選択酸化法によっ
ても可能である。
但し、一部第１１図ａ乃至ｊで説明した工程からかわる
ことがある。
次に第８図に示したように、ソース領域１５の一部に突
起部を有する場合の製造方法の一例を説明する。
第１２図ａ乃至Ｃはその製造工程を示す図である。
ｎ型高不純物密度を有するＳｉ基板１５を１２００℃で
熱酸化して８１０２膜３０を約１μ形成する。
次に、通常の写真蝕刻法、ＳｉＯ２選択エッチによって
８１０２膜３０の必要個所を残しくａ図参照）、再び熱
酸化する。
残った５ｉ０２膜３０の酸化速度は他の部分より遅いの
で、ＳｉＯ２膜３１にくわれるＳｉの厚さが異なる（ｂ
図参照）Ｃ次にＳｉＯ２膜３０，３１をＨＦで除くと、
約０．６μの凸部をもったＳｉ基板が形成できる（Ｃ図
参照）。
これに、エピタキシャル法によって成長層１４を形成し
前述の工程を用いて実現する。
なお、他の方法としては、第１２図ａ図に示した８１０
２膜３０をマスクとした前述のプラズマエッチ、化学エ
ッチ等の選択エツチングなどによっても突起部は形成で
きる。
ここでは製造の難しいゲートを切り込んだ構造の製造例
を述べたが、ゲートに切り込みを設けない表面配線型構
造のものは、従来公知の製造方法例えば拡散やイオン打
込みなどにより容易に製造できる。
とくにラテラルバイポーラトランジスタのベースが、チ
ャンネルと同一不純物密度である場合には、マスク枚数
も少なくその製造は容易である。
従来の半導体論理集積回路の主流であったＭＯ８論理回
路は、電流、電圧特性が電流が飽和する５極管特性を示
すＭＯ８電界効果トランジスンタを使った回路であるが
、集積度が非常に高くなった極限のＬＳＩではソース・
ドレイン間隔が非常に短くなるためのＭＯ８電界効果ト
ランジスタを使っても、ドレイン電圧により、ソース前
面の電位障が引き下げられるようになり、きれいな５極
管特性を得ることは難かしく、電流が次第に増加する静
電誘導トランジスタのような電流、電圧に変化する。
従って、集積回路の論理回路では、従来電界効果トラン
ジスタで行なわれていた動作は、全て静電誘導トランジ
スタで行なえることはもちろん、高密度集積回路におけ
る静電誘導トランジスタの役割はきわめて大きい。
静電誘導トランジスタはそのチャンネル領域を高抵抗領
域で作るため、ゲートの拡散電位だけでもしくはごくわ
ずかの印加電圧でこの領域を完全に空乏層とすることが
できるため、非常に論理電圧振幅を小さくして低消費電
力とした場合にも電極間容量を、バイポーラトランジス
タやＭＯ８電界効果トランジスタにくらべて小さくする
ことができ、低消費電力のもとての高速動作が行なえる
。
また、静電誘導トランジスタは高人力インピーダンス素
子であるから駆動に殆んど電力を必要とせずまた不飽和
特性を示して変換コンダクタンスｇｍが大きいからファ
ン・アウト数を多く取れる長所を有している。
これまで接合型ゲートの静電誘導トランジスタについて
おもに説明したが勿論、静電誘導トランジスタもＭＯＳ
型、ＭＩＳ型、ショットキー型にすることができ、この
静電誘導ＭＯ８，ＭＩＳ）ランジスタや静電誘導ショッ
トキートランジスタをそれぞれの目的に合わせて用いて
もよい。
或いは適宜、所定の静電誘導トランジスタに直列抵抗ｒ
ｓが入るべくして不飽和動作のみならず、変換コンダク
タンス軸とｒ５の積Ｇｍ、ｒ５＜１でなくなるような状
態すなわち電流・電圧特性が飽和型特性になるような静
電誘導トランジスタをもその動作の一部に含むようにす
ればさらに多彩な動作が可能となり、例えば所定の静電
誘導トランジスタに直列接続されるｒ５と並列にコンデ
ンサＣを入れるべくして高速のパルスについてはｒｓが
短絡されて実効的にｒ、・Ｇｍくｌになって、静電誘導
トランジスタは不飽和型電流・電圧特性を示し、また低
い周波数についてはｒ５・Ｇｍ〉１になって飽和型電流
・電圧特性になるべくして動作させ所望の高速パルスに
対してだけ応答信号が得られるようにするなど多くの応
用も可能である。
以上説明したように、本発明の倒立型静電誘導トランジ
スタを内部に有する集積回路は、高人力インピーダンス
で電極間容量が小さく、少数キャリア蓄積効果が殆んど
存在せず、またソース・ドレイン間距離を短くしてキャ
リア走行時間も十分短くすることにより従来のバイポー
ラ論理回路の特徴である高速度動作を越える高速性とＭ
Ｏ８論理回路の特徴である低電力動作を越える低電力性
を合わせ有しているために集積度がきわめて高い集積回
路で高速かつ低電力論理動作が行なえ、非常に優れた論
理回路として、また当然消費電力が小さいことにより、
高速の書き込み、読み出しのできるメモリ構成も可能と
なり、工業的価値の非常に高いものである。
【図面の簡単な説明】
第１図は従来の集積回路の一例、第２図は第１図に示し
た集積回路中、トランジスタ部分を４個接続した回路図
、第３図はＩ２Ｌ構造の一例で、ａはトランジスタの一
構造例、ｂは回路図、第４図はバイポーラトランジスタ
の特性図の一例、第５図は静電誘導トランジスタの特性
図の一例、第６図は、静電誘導トランジスタの回路表示
用のシンボルマークを示し、ａはｎチャンネル、ｂはｐ
チャンチャンネルを示し、第７図ａ、ｂ、ｃは本発明の
倒立型静電誘導トランジスタを有する集積回路の一例で
、ａは平面図、ｂはａの断面図、Ｃはその回路図、第８
図は第７図に示した回路中、ソース領域の一部に突起部
を設けた一例を示す断面図、第９図は本発明の集積回路
の他の例で、ａは平面図、ｂはａの断面図、第１０図第
９図に示した回路の変形例、第１１図ａ乃至ｊは本発明
の回路の製造工程を示し、第１２図ａ乃至Ｃは、第８図
に図示の本発明の回路を製造する工程図を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 同一基板に出力用トランジスタ及び駆動用トランジ
    スタを隣接して配置した半導体集積回路のユニット構造
    において、前記出力用トランジスタを倒立型接合型静電
    誘導トランジスタとなし、該倒立型接合型静電誘導トラ
    ンジスタは、基板の一生表面上に高不純物密度領域より
    なるゲート領域とこれに隣接してかつ囲まれるべく配置
    され前記ゲート領域とは反対導電型の高不純物密度領域
    よりなるドレイン領域とを具え、前記基板内の前記ドレ
    イン領域に対向する位置に、前記ドレイン領域と同一導
    電型高不純物密度領域よりなるソース領域とを具備し、
    前記ドレイン領域と前記ソース領域との間に高抵抗領域
    より成るチャンネル領域を形成し、前記チャンネル領域
    の寸法及び不純物密度を零ゲート電圧印加時に前記ドレ
    イン領域及び前記ソース領域間に電流が流れないように
    選定し、かつ前記ゲート領域は前記駆動用トランジスタ
    の一領域と共通領域となるべく形成することを特徴とす
    る半導体集積回路。 ２ 出力用トランジスタ及び駆動用トランジスタを具備
    し、該駆動用トランジスタをバイポーラトランジスタと
    なし、前記出力用トランジスタを倒立型接合型静電誘導
    トランジスタとなし、前記バイポーラトランジスタのコ
    レクタ領域を前記倒立型接合型静電誘導トランジスタの
    ゲート領域と共通領域となし、前記出力用トランジスタ
    の出力端子を１個もしくは複数個設けた部分を内部に有
    することを特徴とする特許 載の半導体集積回路。 ３ 出力用トランジスタ及び駆動用トランジスタを具備
    し、該駆動用トランジスタを静電誘導トランジスタとな
    し、該静電誘導トランジスタのドレイン領域を前記出力
    用トランジスタである前記倒立型接合型静電誘導トラン
    ジスタのゲート領域と共通領域となし、前記出力用トラ
    ンジスタの出力端子を１個もしくは複数個設けた部分を
    内部に有することを特徴とする前記特許請求の範囲第１
    項記載の半導体集積回路。 ４ 前記出力用トランジスタである前記倒立型接合型静
    電誘導トランジスタの前記高不純物密度領域よりなるソ
    ース領域に前記基板表面に設けられたドレイン領域に向
    う突起部を設けたことを特徴とする前記特許請求の範囲
    第１項乃第３項の何れかに記載の半導体集積回路。
JP50146588A 1975-12-09 1975-12-09 半導体集積回路 Expired JPS5811102B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP50146588A JPS5811102B2 (ja) 1975-12-09 1975-12-09 半導体集積回路
NLAANVRAGE7613364,A NL180894C (nl) 1975-12-09 1976-12-01 Geintegreerde halfgeleiderschakeling, omvattende tenminste een statische inductietransistor van het verticale type met een niet-verzadigde stroom-spanningskarakteristiek, die is verbonden met een andere transistor.
IT30181/76A IT1065020B (it) 1975-12-09 1976-12-06 Circuito integrato
GB50823/76A GB1572190A (en) 1975-12-09 1976-12-06 Integrated circuits
FR7636857A FR2335052A1 (fr) 1975-12-09 1976-12-07 Circuit integre
CA267,386A CA1075826A (en) 1975-12-09 1976-12-08 Integrated circuit with static induction transistor
DE19762655917 DE2655917A1 (de) 1975-12-09 1976-12-09 Integrierte schaltung
US05/921,565 US4259681A (en) 1975-12-09 1978-07-03 Integrated circuit
CA345,208A CA1087321A (en) 1975-12-09 1980-02-07 Integrated circuit with static induction transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50146588A JPS5811102B2 (ja) 1975-12-09 1975-12-09 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS5292468A JPS5292468A (en) 1977-08-03
JPS5811102B2 true JPS5811102B2 (ja) 1983-03-01

Family

ID=15411098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50146588A Expired JPS5811102B2 (ja) 1975-12-09 1975-12-09 半導体集積回路

Country Status (8)

Country Link
US (1) US4259681A (ja)
JP (1) JPS5811102B2 (ja)
CA (1) CA1075826A (ja)
DE (1) DE2655917A1 (ja)
FR (1) FR2335052A1 (ja)
GB (1) GB1572190A (ja)
IT (1) IT1065020B (ja)
NL (1) NL180894C (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS608628B2 (ja) * 1976-07-05 1985-03-04 ヤマハ株式会社 半導体集積回路装置
JPS5838938B2 (ja) * 1976-08-03 1983-08-26 財団法人半導体研究振興会 半導体集積回路
CS199407B1 (en) * 1977-01-06 1980-07-31 Artases R Nazarjan Injection integrated circuit
DE2858820C2 (de) * 1977-02-02 1996-09-19 Zaidan Hojin Handotai Kenkyu I·2·L-Schaltungsstruktur
NL191525C (nl) 1977-02-02 1995-08-21 Shinkokai Zaidan Hojin Handot Halfgeleiderinrichting omvattende een stroomkanaalgebied van een eerste geleidingstype dat wordt omsloten door een van een stuurelektrode voorzien stuurgebied van het tweede geleidingstype.
JPS53103770A (en) * 1977-02-22 1978-09-09 Seiko Instr & Electronics Ltd Electronic timepiece
US4326209A (en) * 1977-04-13 1982-04-20 Nippon Gakki Seizo Kabushiki Kaisha Static induction transistor
JPS53147483A (en) * 1977-05-28 1978-12-22 Handotai Kenkyu Shinkokai Semiconductor ic
US4284997A (en) 1977-07-07 1981-08-18 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction transistor and its applied devices
JPS5466080A (en) * 1977-11-05 1979-05-28 Nippon Gakki Seizo Kk Semiconductor device
FR2411512A1 (fr) * 1977-12-06 1979-07-06 Lardy Jean Louis Porte logique a transistor mos multidrain
JPS54103735U (ja) * 1977-12-29 1979-07-21
JPS54162488A (en) * 1978-06-13 1979-12-24 Mitsubishi Electric Corp Semiconductor logic circuit device of electrostatic induction type
JPS5662356A (en) * 1979-10-26 1981-05-28 Seiko Instr & Electronics Ltd Logic integrated circuit device and its manufacturing method
DE3736009C2 (de) * 1986-10-23 1998-03-19 Sony Corp Sperrschicht-FET
US4811063A (en) * 1987-10-20 1989-03-07 General Motors Corporation JMOS transistor utilizing polysilicon sinks
US5498997A (en) * 1994-12-23 1996-03-12 Schiebold; Cristopher F. Transformerless audio amplifier
US11164746B2 (en) * 2018-06-26 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and a semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1084937A (en) * 1965-03-31 1967-09-27 Standard Telephones Cables Ltd Transistors
GB1507299A (en) * 1974-03-26 1978-04-12 Signetics Corp Integrated semiconductor devices
US3978515A (en) * 1974-04-26 1976-08-31 Bell Telephone Laboratories, Incorporated Integrated injection logic using oxide isolation

Also Published As

Publication number Publication date
NL7613364A (nl) 1977-06-13
DE2655917C2 (ja) 1989-07-13
FR2335052B1 (ja) 1980-09-12
CA1075826A (en) 1980-04-15
DE2655917A1 (de) 1977-06-16
US4259681A (en) 1981-03-31
GB1572190A (en) 1980-07-23
JPS5292468A (en) 1977-08-03
IT1065020B (it) 1985-02-25
NL180894C (nl) 1987-05-04
FR2335052A1 (fr) 1977-07-08
NL180894B (nl) 1986-12-01

Similar Documents

Publication Publication Date Title
JPS5811102B2 (ja) 半導体集積回路
JPS5918870B2 (ja) 半導体集積回路
JP3257842B2 (ja) ダイナミック絶縁回路を設けた半導体電子デバイス
US4700213A (en) Multi-drain enhancement JFET logic (SITL) with complementary MOSFET load
US4811064A (en) Static induction transistor and integrated circuit device using same
US4216490A (en) Static induction transistor
JPS61255049A (ja) 集積回路
JPS62229967A (ja) Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造
JP2003243548A (ja) 半導体回路及び半導体装置
US4016595A (en) Field effect transistor switching circuit
JPS58207672A (ja) 半導体装置
JP2579517B2 (ja) 基準電圧発生回路
US3825996A (en) Gate-diffusion isolation for jfet depletion-mode bucket brigade circuit
JPS6048933B2 (ja) 集積回路
JPH03195064A (ja) Ｍｏｓ型電界効果トランジスタ
JPS6228586B2 (ja)
JP3199857B2 (ja) 伝導度変調型ｍｏｓｆｅｔ
EP0093557A2 (en) High-speed complementary semiconductor integrated circuit
JPS62128561A (ja) 半導体装置
Davis et al. Ion implanted, compatible, complementary PNP's for high slew rate operational amplifiers
KR930004718B1 (ko) 인버터 회로
JPS6329419B2 (ja)
JPS6232624B2 (ja)
JP2939275B2 (ja) 半導体集積回路装置
JPS6214103B2 (ja)