JP2579517B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP2579517B2 JP2579517B2 JP63042115A JP4211588A JP2579517B2 JP 2579517 B2 JP2579517 B2 JP 2579517B2 JP 63042115 A JP63042115 A JP 63042115A JP 4211588 A JP4211588 A JP 4211588A JP 2579517 B2 JP2579517 B2 JP 2579517B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- transistors
- group
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔概要〕 例えば、エミット・カップルド・ロジック回路に用い
て好適な基準電圧発生回路に関し、 電源電圧を分圧する為のトランジスタに於けるドレイ
ン電流特性にばらつきが存在しても、基準電圧を変動が
少なくて済むようにすることを目的とし、 直列接続したトランジスタが示す電流対電圧特性と同
じく直列接続したトランジスタが示す電流対電圧特性と
が電流非飽和領域で交差するようにそれぞれトランジス
タの数が選択されて正側電源線と負側電源線との間に介
挿された第一のトランジスタ・グループ及び第二のトラ
ンジスタ・グループと、前記正側電源線及び負側電源線
間の電圧を分割して基準電圧を取り出す為の前記第一の
トランジスタ・グループ及び第二のトランジスタ・グル
ープの接続点とを備えるよう構成する。
て好適な基準電圧発生回路に関し、 電源電圧を分圧する為のトランジスタに於けるドレイ
ン電流特性にばらつきが存在しても、基準電圧を変動が
少なくて済むようにすることを目的とし、 直列接続したトランジスタが示す電流対電圧特性と同
じく直列接続したトランジスタが示す電流対電圧特性と
が電流非飽和領域で交差するようにそれぞれトランジス
タの数が選択されて正側電源線と負側電源線との間に介
挿された第一のトランジスタ・グループ及び第二のトラ
ンジスタ・グループと、前記正側電源線及び負側電源線
間の電圧を分割して基準電圧を取り出す為の前記第一の
トランジスタ・グループ及び第二のトランジスタ・グル
ープの接続点とを備えるよう構成する。
本発明は、例えばエミッタ・カップルド・ロジック
（emitter coupled logic:ECL）回路に用いて好適な基
準電圧発生回路に関する。
（emitter coupled logic:ECL）回路に用いて好適な基
準電圧発生回路に関する。
一般に、MESFET（metal semiconductor field effect
transistor）や高電子移動度トランジスタ（high elec
tron mobility transistor:HEMT）などで構成されたGaA
s系集積回路装置はシリコン系バイポーラ集積回路装置
と組み合わせて使用されることが多い。
transistor）や高電子移動度トランジスタ（high elec
tron mobility transistor:HEMT）などで構成されたGaA
s系集積回路装置はシリコン系バイポーラ集積回路装置
と組み合わせて使用されることが多い。
従って、入出力レベルをECLレベルに合わせる必要が
あり、その目的で用いられるレベル変換付き入力バッフ
ァ回路として、作動（source coupled FET logic:SCF
L）型のものが知られ、素子特性のばらつきに対する耐
性が大きいとされている。
あり、その目的で用いられるレベル変換付き入力バッフ
ァ回路として、作動（source coupled FET logic:SCF
L）型のものが知られ、素子特性のばらつきに対する耐
性が大きいとされている。
ところで、このSCFL型の回路に対しては、基準電圧V
REF（例えば、−1.3〔Ｖ〕）を供給する必要があり、前
記集積回路装置を確実に動作させるには、その基準電圧
VREFの安定性が重要であることは勿論である。
REF（例えば、−1.3〔Ｖ〕）を供給する必要があり、前
記集積回路装置を確実に動作させるには、その基準電圧
VREFの安定性が重要であることは勿論である。
第４図は従来例を説明する為の要部回路図を表してい
る。
る。
図に於いて、R1及びR2は抵抗、VSSは負側電源電圧、V
REFは出力される基準電圧をそれぞれ示している。
REFは出力される基準電圧をそれぞれ示している。
この従来例は、抵抗分割型の基準電圧発生回路であっ
て、−1.3〔Ｖ〕の基準電圧VREFを得るのに適合した値
に選定されている抵抗R1及びR2で電源電圧を分割し、そ
の分割された電圧をそれら抵抗の接続点から出力として
取り出すようにしている。
て、−1.3〔Ｖ〕の基準電圧VREFを得るのに適合した値
に選定されている抵抗R1及びR2で電源電圧を分割し、そ
の分割された電圧をそれら抵抗の接続点から出力として
取り出すようにしている。
第５図は他の従来例を説明する為の要部回路図を表
し、第４図に於いて用いた記号と同記号は同部分を示す
か或いは同じ意味を持つものとする。
し、第４図に於いて用いた記号と同記号は同部分を示す
か或いは同じ意味を持つものとする。
図に於いて、T1及びT2はデプレション型電界効果のト
ランジスタを示している。
ランジスタを示している。
この従来例では、トランジスタT1及びT2に於けるソー
ス並びにゲートが短絡され、所謂、ダイオード接続にな
っていて、それ等ダイオードの内部抵抗を第４図に見ら
れる抵抗R1及びR2と同様に使用するものである。
ス並びにゲートが短絡され、所謂、ダイオード接続にな
っていて、それ等ダイオードの内部抵抗を第４図に見ら
れる抵抗R1及びR2と同様に使用するものである。
第４図に見られる従来例に於いては、半導体チップ上
に抵抗R1及びR2を高い精度で形成しなければならない
が、これは集積回路装置の製造プロセス上からすると困
難が多い。それを解消しようとして第５図に見られる従
来例が現れたのであるが、その改良された基準電圧発生
回路にも未だ欠点が存在している。
に抵抗R1及びR2を高い精度で形成しなければならない
が、これは集積回路装置の製造プロセス上からすると困
難が多い。それを解消しようとして第５図に見られる従
来例が現れたのであるが、その改良された基準電圧発生
回路にも未だ欠点が存在している。
第６図は第５図に見られる従来例に於けるドレイン電
圧対ドレイン電流特性を表す線図であり、横軸にドレイ
ン電圧を、縦軸にドレイン電流をそれぞれ採ってある。
尚、第５図に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。
圧対ドレイン電流特性を表す線図であり、横軸にドレイ
ン電圧を、縦軸にドレイン電流をそれぞれ採ってある。
尚、第５図に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。
図い於いて、t1はトランジスタT1のＩ（電流）−Ｖ
（電圧）特性線、t2はトランジスタT2のＩ−Ｖ特性線、
t11はトランジスタT1を別のトランジスタに代替した場
合のＩ−Ｖ特性線をそれぞれ示している。
（電圧）特性線、t2はトランジスタT2のＩ−Ｖ特性線、
t11はトランジスタT1を別のトランジスタに代替した場
合のＩ−Ｖ特性線をそれぞれ示している。
図から判るように、この基準電圧発生回路ではトラン
ジスタT1及びT2の電流が飽和して特性線t1及びt2の傾斜
が少ない領域を用いるようになっていて、特性線t1とt2
とが交わった点に対応する電圧が基準電圧VREFとして取
り出されるものである。
ジスタT1及びT2の電流が飽和して特性線t1及びt2の傾斜
が少ない領域を用いるようになっていて、特性線t1とt2
とが交わった点に対応する電圧が基準電圧VREFとして取
り出されるものである。
このようなことから、例えば、トランジスタT1を他の
トランジスタに代替して、そのトランジスタのドレイン
電流特性がトランジスタT1のそれと僅かに相違し、例え
ば、記号t11で指示してある特性であるとした場合、基
準電圧VREFは大きく変動することになる。また、これ
は、トランジスタT1についてのみでなく、トランジスタ
T2に関しても起こり得るのは勿論である。
トランジスタに代替して、そのトランジスタのドレイン
電流特性がトランジスタT1のそれと僅かに相違し、例え
ば、記号t11で指示してある特性であるとした場合、基
準電圧VREFは大きく変動することになる。また、これ
は、トランジスタT1についてのみでなく、トランジスタ
T2に関しても起こり得るのは勿論である。
本発明は、電源電圧を分圧する為のトランジスタに於
けるドレイン電流特性にばらついが存在しても、基準電
圧の変動が少なくて済む構成をもつ基準電圧発生回路を
提供しようとする。
けるドレイン電流特性にばらついが存在しても、基準電
圧の変動が少なくて済む構成をもつ基準電圧発生回路を
提供しようとする。
第１図は本発明の原理を説明する為の基準電圧発生回
路を表す要部回路図であり、第５図及び第６図に於いて
用いた記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。
路を表す要部回路図であり、第５図及び第６図に於いて
用いた記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。
図に於いて、Q11,Q12・・・・は正側電源線側のトラ
ンジスタ、Q12,Q22・・・・は負側電源線側のトランジ
スタ、ＡはトランジスタQ11,Q12・・・・からなるグル
ープ（第一のトランジスタ・グループ）、Ｂはトランジ
スタQ21,Q22からなるグループ（第二のトランジスタ・
グループ）、ＮはグループＡとグループＢとの接続点を
それぞれ示している。
ンジスタ、Q12,Q22・・・・は負側電源線側のトランジ
スタ、ＡはトランジスタQ11,Q12・・・・からなるグル
ープ（第一のトランジスタ・グループ）、Ｂはトランジ
スタQ21,Q22からなるグループ（第二のトランジスタ・
グループ）、ＮはグループＡとグループＢとの接続点を
それぞれ示している。
図から明らかなように、接続点Ｎからは基準電圧VREF
が出力されるものであり、そして、グループＡに含まれ
るトランジスタQ11等の数及びグループＢに含まれるト
ランジスタQ21等の数は、グループＡのＩ−Ｖ特性線と
グループＢのＩ−Ｖ特性線とが非飽和領域で交差するこ
とができるように選択される。
が出力されるものであり、そして、グループＡに含まれ
るトランジスタQ11等の数及びグループＢに含まれるト
ランジスタQ21等の数は、グループＡのＩ−Ｖ特性線と
グループＢのＩ−Ｖ特性線とが非飽和領域で交差するこ
とができるように選択される。
第２図は第１図に見られる基準電圧発生回路に於ける
ドレイン電圧対ドレイン電流特性を表す線図であり、横
軸にドレイン電圧を、縦軸にドレイン電流をそれぞれ採
ってある。尚、第１図及び第６図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
ドレイン電圧対ドレイン電流特性を表す線図であり、横
軸にドレイン電圧を、縦軸にドレイン電流をそれぞれ採
ってある。尚、第１図及び第６図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
図に於いて、ａはグループＡのＩ−Ｖ特性線、ｂはグ
ループＢのＩ−Ｖ特性線をそれぞれ示している。
ループＢのＩ−Ｖ特性線をそれぞれ示している。
図から判るように、この基準電圧発生回路ではグルー
プＡ及びグループＢの電流が非飽和であって特性線ａ及
びｂの傾斜が大きい領域を用いるようにしてあり、従来
と同様、特性線ａとｂとが交わった点に対応する電圧が
基準電圧VREFとして取り出されるものである。
プＡ及びグループＢの電流が非飽和であって特性線ａ及
びｂの傾斜が大きい領域を用いるようにしてあり、従来
と同様、特性線ａとｂとが交わった点に対応する電圧が
基準電圧VREFとして取り出されるものである。
前記したところから、トランジスタQ11,Q12・・・・
或いはQ21,Q22・・・・などのドレイン電流特性にばら
つきが存在しても、基準電圧VREFの値が大きくは変動し
ないことが理解されよう。
或いはQ21,Q22・・・・などのドレイン電流特性にばら
つきが存在しても、基準電圧VREFの値が大きくは変動し
ないことが理解されよう。
このようなことから、本発明の基準電圧発生回路に於
いては、直列接続したトランジスタ（例えばトランジス
タQ11,Q12・・・・）が示す電流対電圧特性（例えばＩ
−Ｖ特性線ａ）と同じく直列接続したトランジスタ（例
えばトランジスタQ21,Q22・・・・）が示す電流対電圧
特性（例えばＩ−Ｖ特性線ｂ）とが電流非飽和領域で交
差するようにそれぞれトランジスタの数が選択されて正
側電源線と負側電源線との間に介挿された第一のトラン
ジスタ・グループ（例えばグループＡ）及び第二のトラ
ンジスタ・グループ（例えばグループＢ）と、前記正側
電源線及び負側電源線間の電圧を分割して基準電圧（例
えば基準電圧VREFを取り出す為の前記第一のトランジス
タ・グループ及び第二のトランジスタ・グループの接続
点（例えば接続点Ｎ）とを備えるよう構成する。
いては、直列接続したトランジスタ（例えばトランジス
タQ11,Q12・・・・）が示す電流対電圧特性（例えばＩ
−Ｖ特性線ａ）と同じく直列接続したトランジスタ（例
えばトランジスタQ21,Q22・・・・）が示す電流対電圧
特性（例えばＩ−Ｖ特性線ｂ）とが電流非飽和領域で交
差するようにそれぞれトランジスタの数が選択されて正
側電源線と負側電源線との間に介挿された第一のトラン
ジスタ・グループ（例えばグループＡ）及び第二のトラ
ンジスタ・グループ（例えばグループＢ）と、前記正側
電源線及び負側電源線間の電圧を分割して基準電圧（例
えば基準電圧VREFを取り出す為の前記第一のトランジス
タ・グループ及び第二のトランジスタ・グループの接続
点（例えば接続点Ｎ）とを備えるよう構成する。
前記手段を採ることに依り、基準電圧発生回路を構成
するトランジスタの特性、特に、ドレイン電流特性にば
らつきが存在しても、それに起因する基準電圧の変動を
無視できるほどに小さくすることができ、系を異にする
集積回路装置間のレベル変換を行う場合などに用いて好
適である。
するトランジスタの特性、特に、ドレイン電流特性にば
らつきが存在しても、それに起因する基準電圧の変動を
無視できるほどに小さくすることができ、系を異にする
集積回路装置間のレベル変換を行う場合などに用いて好
適である。
第３図は本発明の一実施例の要部回路図を表し、第１
図及び第２図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。
図及び第２図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。
図に於いてVTTはシリコン系ECL回路に於ける終端用電
源の電圧を示している。
源の電圧を示している。
図示例では、グループＡはトランジスタQ11乃至16の
６個を直列接続したものから構成され、また、グループ
ＢはトランジスタQ21乃至Q23の３個を直列接続したもの
から構成されていて、グループＡに属するトランジスタ
Q11等１個のトランジスタで分圧される電圧は0.22
〔Ｖ〕、そして、グループＢに属するトランジスタQ21
等に依るそれは0.23〔Ｖ〕であって、VTT＝−2.0〔Ｖ〕
であるとき、接続点Ｎから−1.3〔Ｖ〕の基準電圧VREF
が得られる。因に、グループＢに属するトランジスタQ2
1等に於いて分圧される電圧がグループＡに属するトラ
ンジスタQ11等のそれと比較して0.01〔Ｖ〕高いが、そ
の為には、トランジスタQ21等のゲート幅を僅かに小さ
くすることで実現される。
６個を直列接続したものから構成され、また、グループ
ＢはトランジスタQ21乃至Q23の３個を直列接続したもの
から構成されていて、グループＡに属するトランジスタ
Q11等１個のトランジスタで分圧される電圧は0.22
〔Ｖ〕、そして、グループＢに属するトランジスタQ21
等に依るそれは0.23〔Ｖ〕であって、VTT＝−2.0〔Ｖ〕
であるとき、接続点Ｎから−1.3〔Ｖ〕の基準電圧VREF
が得られる。因に、グループＢに属するトランジスタQ2
1等に於いて分圧される電圧がグループＡに属するトラ
ンジスタQ11等のそれと比較して0.01〔Ｖ〕高いが、そ
の為には、トランジスタQ21等のゲート幅を僅かに小さ
くすることで実現される。
本実施例に於ける各トランジスタQ11・・・及びQ21・
・・が通常の闘値電圧、即ち、−0.5〜−1.0〔Ｖ〕をも
つものであれば、そのＩ−Ｖ特性は第２図に見られるよ
うな３極管領域で交差することになる。また、トランジ
スタQ11,Q12・・・・、Q21,Q22・・・・に印加されるド
レイン電圧が殆ど等しいことから、闘値電圧が設計値か
らずれてもVREFの変化は殆ど無い。
・・が通常の闘値電圧、即ち、−0.5〜−1.0〔Ｖ〕をも
つものであれば、そのＩ−Ｖ特性は第２図に見られるよ
うな３極管領域で交差することになる。また、トランジ
スタQ11,Q12・・・・、Q21,Q22・・・・に印加されるド
レイン電圧が殆ど等しいことから、闘値電圧が設計値か
らずれてもVREFの変化は殆ど無い。
本発明に依る基準電圧発生回路に於いては、直列接続
したトランジスタからなる第一のトランジスタ・グルー
プ及び直列接続したトランジスタからなる第二のトラン
ジスタ・グループを正側電源線と負側電源線との間に直
列接続して介挿し、その第一のトランジスタ・グループ
が示す電流対電圧特性と第二のトランジスタ・グループ
が示す電流対電圧特性とは電流非飽和領域で交差するよ
うにそれぞれトランジスタの数を選択してある。
したトランジスタからなる第一のトランジスタ・グルー
プ及び直列接続したトランジスタからなる第二のトラン
ジスタ・グループを正側電源線と負側電源線との間に直
列接続して介挿し、その第一のトランジスタ・グループ
が示す電流対電圧特性と第二のトランジスタ・グループ
が示す電流対電圧特性とは電流非飽和領域で交差するよ
うにそれぞれトランジスタの数を選択してある。
前記構成を採ることに依り、基準電圧発生回路を構成
するトランジスタの特性、特に、ドレイン電流特性にば
らつきが存在しても、それに起因する基準電圧の変動を
無視できるほど小さくすることができ、系を異にする集
積回路装置間のレベル変換を行う場合などに用いて好適
である。
するトランジスタの特性、特に、ドレイン電流特性にば
らつきが存在しても、それに起因する基準電圧の変動を
無視できるほど小さくすることができ、系を異にする集
積回路装置間のレベル変換を行う場合などに用いて好適
である。
第１図は本発明の原理を説明する為の基準電圧発生回路
の要部回路図、第２図は第１図に見られる基準電圧発生
回路の電圧対電流特性を説明する為の線図、第３図は本
発明一実施例の要部回路図、第４図及び第５図は従来例
の要部回路図、第６図は第５図に見られる従来例の電圧
対電流特性を説明する為の線図をそれぞれ表している。 図に於いて、VSSは負側電源電圧、VREFは基準電圧、Q1
1,Q12・・・・はトランジスタ、Q21,Q22・・・・はトラ
ンジスタ、ＡはトランシスタQ11,Q12・・・・からなる
グループ、ＢはトランジスタQ21,Q22からなるグルー
プ、ＮはグループＡとグループＢとの接続点、VTTはシ
リコン系ECL回路に於ける終端用電源の電圧を示してい
る。
の要部回路図、第２図は第１図に見られる基準電圧発生
回路の電圧対電流特性を説明する為の線図、第３図は本
発明一実施例の要部回路図、第４図及び第５図は従来例
の要部回路図、第６図は第５図に見られる従来例の電圧
対電流特性を説明する為の線図をそれぞれ表している。 図に於いて、VSSは負側電源電圧、VREFは基準電圧、Q1
1,Q12・・・・はトランジスタ、Q21,Q22・・・・はトラ
ンジスタ、ＡはトランシスタQ11,Q12・・・・からなる
グループ、ＢはトランジスタQ21,Q22からなるグルー
プ、ＮはグループＡとグループＢとの接続点、VTTはシ
リコン系ECL回路に於ける終端用電源の電圧を示してい
る。
Claims (1)
- 【請求項１】直列接続したトランジスタが示す電流対電
圧特性と同じく直列接続したトランジスタが示す電流対
電圧特性とが電流非飽和領域で交差するようにそれぞれ
トランジスタの数が選択されて正側電源線と負側電源線
との間に介挿された第一のトランジスタ・グループ及び
第二のトランジスタ・グループと、 前記正側電源線及び負側電源線間の電圧を分割して基準
電圧を取り出す為の前記第一のトランジスタ・グループ
及び第二のトランジスタ・グループの接続点と を備えてなることを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042115A JP2579517B2 (ja) | 1988-02-26 | 1988-02-26 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042115A JP2579517B2 (ja) | 1988-02-26 | 1988-02-26 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01218211A JPH01218211A (ja) | 1989-08-31 |
| JP2579517B2 true JP2579517B2 (ja) | 1997-02-05 |
Family
ID=12626952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63042115A Expired - Lifetime JP2579517B2 (ja) | 1988-02-26 | 1988-02-26 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2579517B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109711A (ja) * | 1990-08-29 | 1992-04-10 | Nec Ic Microcomput Syst Ltd | 入力バッファ回路 |
| JP3278765B2 (ja) | 1997-11-17 | 2002-04-30 | 日本電気株式会社 | 負電圧生成回路 |
| KR100272508B1 (ko) * | 1997-12-12 | 2000-11-15 | 김영환 | 내부전압(vdd) 발생회로 |
| US9147443B2 (en) * | 2011-05-20 | 2015-09-29 | The Regents Of The University Of Michigan | Low power reference current generator with tunable temperature sensitivity |
-
1988
- 1988-02-26 JP JP63042115A patent/JP2579517B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01218211A (ja) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095284A (en) | Subthreshold CMOS amplifier with wide input voltage range | |
| US4583037A (en) | High swing CMOS cascode current mirror | |
| US5055719A (en) | Current conveyor circuit | |
| EP0140677B1 (en) | Differential amplifier using a constant-current source circuit | |
| US5909127A (en) | Circuits with dynamically biased active loads | |
| EP0138823B1 (en) | A current source circuit having reduced error | |
| US4864159A (en) | ECL to CMOS transition amplifier | |
| US3832644A (en) | Semiconductor electronic circuit with semiconductor bias circuit | |
| US4006365A (en) | Exclusive or integrated logic circuits using complementary MOSFET technology | |
| US4423339A (en) | Majority logic gate | |
| US5059829A (en) | Logic level shifting circuit with minimal delay | |
| GB2048598A (en) | Cmos class a amplifier | |
| KR0142571B1 (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
| US4939390A (en) | Current-steering FET logic circuit | |
| US4602207A (en) | Temperature and power supply stable current source | |
| JP2579517B2 (ja) | 基準電圧発生回路 | |
| US4387309A (en) | Input stage for N-channel junction field effect transistor operational amplifier | |
| US6023157A (en) | Constant-current circuit for logic circuit in integrated semiconductor | |
| US4943743A (en) | TTL to ECL input buffer | |
| Hamadé et al. | A JFET/bipolar eight-channel analog multiplexer | |
| JPH01817A (ja) | 論理回路 | |
| JP2748475B2 (ja) | 定電圧発生回路 | |
| JP2748477B2 (ja) | 定電圧発生回路 | |
| JP2853359B2 (ja) | 半導体集積回路 | |
| JPH06291618A (ja) | データ保持回路 |