JPS5810886A - 絶縁基板に導体回路を作成する方法 - Google Patents

絶縁基板に導体回路を作成する方法

Info

Publication number
JPS5810886A
JPS5810886A JP56108596A JP10859681A JPS5810886A JP S5810886 A JPS5810886 A JP S5810886A JP 56108596 A JP56108596 A JP 56108596A JP 10859681 A JP10859681 A JP 10859681A JP S5810886 A JPS5810886 A JP S5810886A
Authority
JP
Japan
Prior art keywords
conductive paste
circuit
soldering
copper
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56108596A
Other languages
English (en)
Inventor
山大 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Laboratory Co Ltd
Original Assignee
Asahi Chemical Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Laboratory Co Ltd filed Critical Asahi Chemical Laboratory Co Ltd
Priority to JP56108596A priority Critical patent/JPS5810886A/ja
Publication of JPS5810886A publication Critical patent/JPS5810886A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、絶縁基板に導体回路を作成する方法に係9%
41に新開発された導電性及び半田付は性の良好な銅導
電ペーストを有効に利用し、プリント基板の薄形化、高
1[化、半田付は性の向上及び低コスト化を図射好適な
導体回路を作成する方法に関する。
従来、銅を回路に用いる方法として社、銅箔をプリント
基板全体に張り、エツチング法により、回路部分を残し
て他の箇所を溶解させてプリント回路を作成する方法が
あるが、銅張少工程及びエツチング工程には高度の技術
と大規模な設備を要するため、a造コストが高くなると
共にプリント基板には部品を挿入する穴が必要であるが
、これは金型を作りプレスで一度にパンチング法にょシ
打ち抜いている。そのため回路の設計変更をすると金型
から変史しなくてはならないので時間と経費がかかシ1
回路の設計変更が比較的間離であるという欠点があった
@ また上記した従来のプリント基板においては鋼箔と反対
側に電気部品を一着し、基板に穴をあけてリード線を紋
穴に通して銅箔に半田付けしていたため、電気部品を含
むプリント基板の厚さが厚くなる欠点があった・更には
部品のリード線はハンダメッキ線、スズメッキ線、銅線
などを使っているが部品の塗装工程で必ず100〜15
0111:の焼付け工程をへて完成されるのでその時リ
ード線は全体が酸化されており、ハンダ付は性が著しく
劣化するためハンダ付は不良が多く、製品の故障のはと
んどけ半田付は不良が原因となっていた・なお厚膜回路
には銀、パラジウム導電ペースト等の金属ペーストを用
いて温[500〜800℃で焼成して回路を作成する方
法もるるが、銀は最近非常に高価となシ、一般電子機器
には、コストの点で使用できない状態となシつつめる。
ま九ポリマ基板に印刷抵抗体を形成する試みが従来なさ
れてきたが、従来例ではその工程及び構造が複雑である
と共に、銀の導電ペーストが必要とされ、コストも高い
ものとなりていた。その−例を第1図によ)説明すると
、これは基板1に通電用の買過大を設ける方式でありて
、スルーホニル方式又はTH方式とも呼ばれるもので、
まず通常の片面鋼箔積層板をエツチングして回路パター
ン2をつく)、抵抗体3を接続すべき銅箔2aの部分に
一対の穴4.5を基板lの裏面1Mへ貫通するようにあ
け、適尚な導電材料6,7を用いて銅箔2aの部分から
穴4.5を通して裏面1aへ導通する一対の電極6a、
7aを裏面1aに形成し、アンダーコート8を施された
裏面1aに抵抗体3を印刷して硬化させ、銀ペースト9
を該抵抗体と電極6a、7aとVC目J刷してこれを導
通させて硬化させ、更にオーバーコート10を印刷して
硬化させて完成する・なお11はリードkA、Sは半田
である。
該従来例によると、基板−1の穴あけ加工をはじめ多く
の工数を必要とする上、鉄等延ペースト9が必要となる
ので絞逍コストー高くつくと共に銅箔2aの部分との電
気的接続及び穴4.5まわりのエツジ部分の6通などの
信頼11の原付に特別の起源を要する等の欠点があった
◇ そこで−上記した方法の欠点を改良するものとして、銅
粉末と合成栂月−一を7[を合11.た銅導電ペースト
の使用が考えられ己が、これによると、ペーストを硬化
させるための加熱が必要となるが、銅はその特性から銀
とは逆に他めで酸化し易いため、この加熱によってペー
スト中の銅粉末が酸化して電気抵抗が大きくなると共に
半田付は性が悪化するという欠点がめった。
本発明の発明者は、上記の欠点金すべて除去し得る銅導
電ペーストの開発にだ功した・それは。
銅粉末と合成樹脂に加えて特殊添加剤を微僅添熟したも
のであり、(?!0アサヒ化学研−りtWr裟銅尋亀ペ
ーストACP−ozoyk、びACP−030として実
用化の段階に至らしめた。ACP−020なる銅導電ペ
ーストけ、銅粉末8(li*:チ、合成m脂20重量−
を主成分とし、導電性の極めて良好なものでめるが、半
田付は性がやや劣るものである。ACP−030なる銅
導電ペーストは、9i4粉末85重量%、合成樹脂15
重量%を主成分とし、導電性はACP−020よ6i干
劣るが半田付は性が良好なものであるO 本発明は、上記し大従来技衝の欠点を除くと共に、上記
納翔発された導電性及び半田付は性の良好な2極類の銅
導電ペーストを有効に用いるためになされたもので、そ
の目的とするところは、印刷、抵抗回路を含む導体回路
の作成を極めて簡易なものとすることでTon、また電
気的接続の信頼性の向上を図ることであるat九他の目
的は、従来の銀導電ペーストの使用中鋼張り工程及びエ
ツチング工程を不要とし、プリント回路製造の容易化と
設備の簡易化を図シ、プリント回路の低コスト化を図る
ことで6る0また他の目的は、要半田付は箇所のみを半
田付は性の良好な銅導電ペーストで構成することによっ
てプリント基板の片面に電気部品を直接半田付けできる
ようにすることで回路の薄形化及び軽量化と高密度化を
図ると共に、半田付けの不良率を大幅に減少させること
でるる。
更に他の目的は、リード線用の穴あけ作業を不要とし、
工程の簡略化を図ることである。
要するに本発明は、少々くとも表面が絶縁処理された基
板に下地用アンダーコートを塗布し、皺アンダーコート
の上に抵抗体を款布して加熱硬化させて抵抗体回路を形
成し、H抵抗体回路の一部に導電性の良好な銅導電ペー
ストを重ね塗布して加熱硬化させ、該銅導電ペースト上
の要半田付は箇所に半田付は性の良好な銅導電ペースト
を重ね塗布して加熱硬化させて半田付は可能な導体回路
を作成することを特徴とするものでめる〇以下本発明を
図面に示す実施例に基いて説明する。第2図において、
基板lはフェノール樹脂板、エボ轡シガ2ス板、セラミ
ック板等の絶縁板でもよく、また表面に絶縁処理を施し
た龜のであればアルミニウム板、鉄板等の導電材料であ
ってもよい・まず基板lには、第2図に示すように、ア
ンダーコート8を施してから第3図に示すようK。
カーボンペースト等の抵抗体Rをスクリーン塗布して1
、これを150〜200℃に加熱して数分から2時間位
かけて一旦焼き込んで硬化させ、抵抗体回路12を形成
し、その後第4図に示すように該抵抗体回路12の一部
即ち中央部を残して両端部12aK導電性の良好な銅導
電ペースト13、例えば上記した■アサと化学研究所製
ACP−020なる銅導電ペースト13をスクリーンに
よ如重ね塗布して、これを150〜200℃で2時間位
加熱して硬化させて基本回路14を形成し、しかる後K
185図及び11L6図に示すように、導電性の良好な
銅導電ペースト13上の要半田付は箇所に半田付は性の
良好な銅導電ペースト、例えば上記した■アサと化学研
究所111j ACP−030なる銅導電ペースト15
をスクリーンによ如重ね塗布して、これを150〜20
0℃で1時間位かけて加熱硬化させると。
必要な箇所だけに半田付けが可能な導体回路16が完成
する・ なお、この導体回路16の銅導電ペースト15の部分を
残して亀7図に示すようにオーバーコート17を導体回
路16全体に重ね塗布すれば完全で藝るO そこでディクプ式、ウェーブ式等の半田付は装置によっ
て半田付けを施せば、銅導電ペースト15のみがオーバ
ーコート17を塗布されないで麹出しているので、第8
図及びM9図に示すように、半田18により例えは導線
19が半田付けされる。
なお銅導電ペースト13.15は、その加熱硬化の際に
は、特殊添加剤の働きによシ、銅粉末の酸化が防止され
、半田付は性は全く損われない。
抵抗体Rの電気抵抗値は、その幅、長さ及び厚さによっ
て定まるもので、任意の値とすることができ、また該抵
抗体は初めに焼き込んであるのそその後の上記半田付は
工程によりて電気抵抗値が変化することはなく、また抵
抗体回路12の両端には銅導電ペースト13が直接重ね
塗布されるのでこれらは電気的に極めて良く接続される
。また半田180基板IK対する剥離強度は3〜4kg
であり、銅箔の場合の5kg1/C?’幻ぽ匹敵するも
のである。
次に第10図に示す実施例について説明すると。
皺実施例は上記のようKf4成された導体回路16をオ
ーバーコート17で被覆し、史にその上に同様の導体回
路16を作成し、以下これを繰シ返して多層式の導体回
路16を基板lの片面又は両面にアンダーコート8を施
して作成する方法である。
この場合上下に一級する導体回路16を部分的に導通さ
せるために蝶、導電性の良好な銅導電ペースト13がオ
ーバーコート17を貫通して導体回路16i11J士を
Wc絖するようにすればよい0このように導体回路16
を多層式にすることによって。
極めて薄形でしかも非常に多くの゛4電子路を含むプリ
ント回路を得ることが可能となる@なお第7図に示すよ
うに完成された導体回路16には、チップ形式の電子部
品(図示せず)等を直接半田付けすることができ、1枚
の基板lの片面のみで電子回路を構成することが可能と
なシ、両面に異なる電子回路を作成すれば一層式であっ
てもリード線を用いた従来例に比べてH杉で少なくとも
2倍の効率で基板lに電41g1路を作成することがで
きる。
本発明は、上記のように構成されるものでわるかも、印
刷抵抗囲路の作成を極めて簡易なものとすることができ
、また電気的接にの信頼性の向上を図ることかでさる9
JJ来が伯られる。また従来の銀導電ペーストの使用や
銅張り工程及びエツチング工程を不要とすることができ
、プリンl−i■:路製造の容易化、1軸の簡易化及び
プリント回路の低コスト化を一挙に図ることができると
いう画期的な効果が得られる1、またプリント基板の片
面に電子部品を直接半田付けできるので、回路の薄形化
と1iillfi度化を図ることができると共に、半田
付は性が極めて良くなるので半田付けの不良率を大幅に
減少させることができる効果が得ら牡る0?!には、電
気部品が基板の片面配置となるのでリード線用の穴あけ
〃ロ工作菓も不要となシ、1観の簡略化を図ることがで
き、半田付は箇所が導体回路の一部分にのみ形成される
ので@量化も可能であり、産業上その効果の極めて大な
・る発明である。
【図面の簡単な説明】
第1図は従来例の印fIi!J抵抗回路の一例としてス
ルーホール方式を示す縦断面図、第2図から第10図は
本発明の冥施例に係り、絹2図は基板にアンターコート
を塗布した状態を示−を縦断面図、第3図はアンダーコ
ートの上に抵抗体を印刷艙布した状態を示す縦断面図、
第4図ね抵抗体に導電性の良好な銅導電ペーストを重ね
塗布した状態を示す縦断面図、第5図は導電性の良好な
銅導電ペーストの上に半田付は性の良好な銅導電ペース
トを重ねm布した状態を示す縦断面内、第6図は第5図
に示すものの斜初1図、第7図Fi導体回路にオーバー
コートを施した状態を示す縦断面図、第8凶は第7図に
示すものに半田付けをした状態を示す縦断葡図、第9図
はm8図に示すものの斜視図、第10図は導体回路を多
I一式に作成した状態を示す縦断面図である。 1は基板、8は下地用のアンダーコート、12は抵抗体
回路、13tj:導゛1性の良好な銅導電ペース)、1
5は早出1−tけ性の長好な銅導電ペースト。 16は導体回路、Rは抵抗体である。 特許出願人  株式会社アプヒ化学研究所代理人 升地
士   内 to 、FLI  男第1図 第2図 第5図 第10図

Claims (1)

    【特許請求の範囲】
  1. 少なくとも表面が絶縁処理された基板に下地用アンダー
    コートを塗布し、該アンダーコートの上に抵抗体を塗布
    して加熱硬化させて抵抗体回路を形成し、該抵抗体回路
    の−11に導電性の良好な銅導電ペーストを重ね塗布し
    て加熱硬化させ、皺銅導電ペースト上の要半田付は箇所
    に半田付は性の良好な銅導電ペーストを重ね塗布して加
    熱硬化させて半田付は可能な導体回路を作成することを
    特徴とする絶縁基板に導体回路を作成する方法@
JP56108596A 1981-07-11 1981-07-11 絶縁基板に導体回路を作成する方法 Pending JPS5810886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56108596A JPS5810886A (ja) 1981-07-11 1981-07-11 絶縁基板に導体回路を作成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56108596A JPS5810886A (ja) 1981-07-11 1981-07-11 絶縁基板に導体回路を作成する方法

Publications (1)

Publication Number Publication Date
JPS5810886A true JPS5810886A (ja) 1983-01-21

Family

ID=14488808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56108596A Pending JPS5810886A (ja) 1981-07-11 1981-07-11 絶縁基板に導体回路を作成する方法

Country Status (1)

Country Link
JP (1) JPS5810886A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190414A (ja) * 1987-02-02 1988-08-08 Murata Mfg Co Ltd 圧電振動部品
JPH02110903A (ja) * 1989-08-31 1990-04-24 Murata Mfg Co Ltd 抵抗体の製造方法
JPH0373503A (ja) * 1989-08-14 1991-03-28 Mitsui Mining & Smelting Co Ltd 回路形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190414A (ja) * 1987-02-02 1988-08-08 Murata Mfg Co Ltd 圧電振動部品
JPH0575290B2 (ja) * 1987-02-02 1993-10-20 Murata Manufacturing Co
JPH0373503A (ja) * 1989-08-14 1991-03-28 Mitsui Mining & Smelting Co Ltd 回路形成方法
JPH02110903A (ja) * 1989-08-31 1990-04-24 Murata Mfg Co Ltd 抵抗体の製造方法
JPH0553284B2 (ja) * 1989-08-31 1993-08-09 Murata Manufacturing Co

Similar Documents

Publication Publication Date Title
US3742597A (en) Method for making a coated printed circuit board
US5079065A (en) Printed-circuit substrate and method of making thereof
US5638598A (en) Process for producing a printed wiring board
US5444189A (en) Printed wiring board and production thereof
KR900003158B1 (ko) 기판상의 전기회로 형성방법
US4064357A (en) Interconnected printed circuits and method of connecting them
US3850711A (en) Method of forming printed circuit
JPS5810886A (ja) 絶縁基板に導体回路を作成する方法
JP3721660B2 (ja) 導電材料及び導電性ペースト
JPS6019680B2 (ja) 絶縁板に半田付けする方法
JPS648478B2 (ja)
JPS584999A (ja) プリント配線板の製造法
JPH04335596A (ja) スルーホールプリント配線基板の製造方法
JPS586318B2 (ja) スル−ホ−ルプリント基板の製造方法
JPS61216391A (ja) 多層回路基板の製造方法
JPH09321402A (ja) プリント配線基板
JPS58102596A (ja) 金属芯印刷配線板
JPS5877287A (ja) 印刷配線板の製造方法
JPH01175293A (ja) 印刷抵抗基板およびその製造方法
JPS58186996A (ja) 多層回路基板の製造方法
JPS5922398B2 (ja) 多層印刷配線板の製造法
JPH11354911A (ja) フレキシブル回路基板の製造方法
JP2002344101A (ja) プリント回路板及びその製造方法
JPH0529768A (ja) 多層配線構造体
JPS6331101A (ja) 印刷抵抗体付プリント配線板