JPH1197994A - Mosゲート形素子の駆動回路 - Google Patents

Mosゲート形素子の駆動回路

Info

Publication number
JPH1197994A
JPH1197994A JP9254417A JP25441797A JPH1197994A JP H1197994 A JPH1197994 A JP H1197994A JP 9254417 A JP9254417 A JP 9254417A JP 25441797 A JP25441797 A JP 25441797A JP H1197994 A JPH1197994 A JP H1197994A
Authority
JP
Japan
Prior art keywords
transistor
turned
circuit
gate
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9254417A
Other languages
English (en)
Other versions
JP3430878B2 (ja
Inventor
Yoshinari Minotani
由成 簑谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP25441797A priority Critical patent/JP3430878B2/ja
Publication of JPH1197994A publication Critical patent/JPH1197994A/ja
Application granted granted Critical
Publication of JP3430878B2 publication Critical patent/JP3430878B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】電力変換器の主回路を構成するMOSゲート形
素子のスイッチング動作のノイズを低減する。 【解決手段】IGBT1の駆動回路20をMOSFET
21〜24と制御回路25で構成し、駆動信号に基づい
てMOSFET21とMOSFET22とを交互にオン
・オフさせ、MOSFET21をオンさせた時から所定
の期間のみ所定の振幅でMOSFET23をオンさせ、
MOSFET22をオンさせた時から所定の期間とIG
BT1のゲート電圧が所定の値以下になったときにMO
SFET24をオンさせることにより、IGBT1のス
イッチング速度を損なわずにスイッチング動作時のノイ
ズを低減させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体電力変換
器の主回路を構成するIGBT,パワーMOSFETな
どのMOSゲート形素子の駆動回路に関する。
【0002】
【従来の技術】半導体電力変換器(以下、単に電力変換
器と称する)においては、近年、種々の法的規制から該
電力変換器を構成する前記MOSゲート形素子のスイッ
チング動作に伴って発生するノイズを低減させることが
求められている。図5はこの種の電力変換器の従来例を
示す回路構成図である。
【0003】図5において、1はこの電力変換器のMO
Sゲート形素子としてのIGBT、2は誘導性負荷、3
は誘導性負荷2の環流ダイオードを示し、主回路電源
(VM)からIGBT1のオン・オフに基づいて誘導性
負荷2に電力が供給され、IGBT1がオフしたときの
誘導性負荷2の電流は環流ダイオード3に流れる。この
IGBT1をオン・オフさせる駆動回路10には、図示
の駆動回路電源(VDD)とIGBT1のエミッタ端子と
の間に直列接続されるPチャネルのMOSFET11及
びNチャネルのMOSFET12と、NチャネルのMO
SFET13と、駆動信号に基づいてMOSFET11
〜13を制御するバッファ素子15,16、アンド素子
17、比較器18からなる制御回路14とを備えてい
る。
【0004】図5に示した駆動回路10の動作を、図6
(A,B)に示す動作波形図を参照しつつ、以下に説明
する。図6(A)はIGBT1のスイッチング動作に伴
うノイズを抑制するために、MOSFET11,12の
オン抵抗が比較的大きい素子を選定したときの動作波形
を示し、IGBT1のターンオン時には、図示の如くI
GBT1のゲート電圧VGEのdV/dtを小さくするこ
とにより、IGBT1のコレクタ電流IC (図示の太実
線)及びコレクタ−エミッタ電圧VCE(図示の細実線)
の変化を緩やかにしている。
【0005】同様に、図6(A)において、IGBT1
のターンオフ時には図示の如くIGBT1のゲート電圧
GEのdV/dtを小さくして、IGBT1のコレクタ
電流IC 及びコレクタ−エミッタ電圧(VCE)の変化を
緩やかにしている。一方、図6(B)は、IGBT1の
スイッチング動作を速くするために、MOSFET1
1,12のオン抵抗が比較的小さい素子を選定したとき
の動作波形を示し、IGBT1のターンオン時には図示
の如くIGBT1のゲート電圧VGEのdV/dtを大き
くして、IGBT1のコレクタ電流IC (図示の太実
線)及びコレクタ−エミッタ電圧VCE(図示の細実線)
の変化を速くしているが、その結果、IGBT1のター
ンオン中に図示の如くコレクタ電流IC に振動現象が発
生し、この振動とIGBT1のIC およびVCEの変化と
がノイズ源となる。
【0006】同様に、図6(B)において、IGBT1
のターンオフ時には、図示の如くIGBT1のゲート電
圧VGEのdV/dtを大きくして、IGBT1のコレク
タ電流IC 及びコレクタ−エミッタ電圧VCEの変化を速
くしているが、その結果、IGBT1のターンオフ中に
図示の如くコレクタ−エミッタ電圧VCEに振動現象が発
生し、この振動とIGBT1のIC およびVCEの変化と
がノイズ源となる。
【0007】なお、図5に示した比較器18は、駆動信
号が変化してゲート電圧VGEがVG2まで下降すると動作
をし(図6(A,B)参照)、その結果、アンド素子1
7を介してMOSFET13がオンしてゲート電圧VGE
の下降を速め、IGBT1のターンオフ時間を短縮して
オフ保持するために供されている。また、IGBT1が
ターンオンするときには、比較器18の出力に関わら
ず、オン駆動信号の入力によりアンド素子17を介して
MOSFET13がオフする。
【0008】
【発明が解決しようとする課題】上述の如く従来の駆動
回路10では、IGBT1のスイッチング動作に伴うノ
イズを抑制するために、MOSFET11,12のオン
抵抗が比較的大きい素子を選定している。その結果、駆
動信号が変化し、ゲート電圧VGEがVG1まで上昇してI
GBT1がターンオンを開始するまでの時間(図6
(A)のT1 )が図6(B)のT3 に比して長くなり、
同様に、駆動信号が変化してIGBT1がターンオフを
開始するまでの時間(図6(A)のT2 )が図6(B)
のT4 に比して長くなるという難点があった。
【0009】この発明の目的は上記問題点を解決し、電
力変換器の主回路を構成するMOSゲート形素子のター
ンオン時間・ターンオフ時間の双方、又はターンオン若
しくはターンオフのいずれか一方の時間を短くしつつ、
該MOSゲート形素子のスイッチング動作に伴うノイズ
を抑制する駆動回路を提供することにある。
【0010】
【課題を解決するための手段】この第1の発明は、半導
体電力変換器の主回路を構成するMOSゲート形素子の
駆動回路であって、該駆動回路には第1トランジスタと
第2トランジスタと第3トランジスタと第4トランジス
タと制御回路とを備え、前記駆動回路の電源の一端と前
記MOSゲート形素子のソース端子又はエミッタ端子と
の間に、第1トランジスタと第2トランジスタとを直列
に接続すると共に、第3トランジスタと第4トランジス
タとを直列に接続し、第1トランジスタと第2トランジ
スタの接続点と、第3トランジスタと第4トランジスタ
の接続点と、前記MOSゲート形素子のゲート端子とを
接続し、前記制御回路は入力される駆動信号に基づいて
第1トランジスタと第2トランジスタとを交互にオン・
オフさせ、第1トランジスタをオンさせた時から所定の
期間のみ所定の振幅で第3トランジスタをオンさせ、第
2トランジスタをオンさせた時から所定の期間及び第2
トランジスタをオンさせたことに基づいて前記MOSゲ
ート形素子のゲート電圧が所定の値以下になったときに
第4トランジスタをオンさせるものとする。
【0011】また第2の発明は、半導体電力変換器の主
回路を構成するMOSゲート形素子の駆動回路であっ
て、該駆動回路には第1トランジスタと第2トランジス
タと第3トランジスタと制御回路とを備え、前記駆動回
路の電源の一端と前記MOSゲート形素子のソース端子
又はエミッタ端子との間に、第1トランジスタと第2ト
ランジスタとを直列に接続し、第1トランジスタと第2
トランジスタの接続点と前記MOSゲート形素子のゲー
ト端子とを接続し、第1トランジスタの両端に第3トラ
ンジスタを並列接続し、前記制御回路は入力される駆動
信号に基づいて第1トランジスタと第2トランジスタと
を交互にオン・オフさせ、第1トランジスタをオンさせ
た時から所定の期間のみ所定の振幅で第3トランジスタ
をオンさせるものとする。
【0012】さらに第3の発明は、半導体電力変換器の
主回路を構成するMOSゲート形素子の駆動回路であっ
て、該駆動回路には第1トランジスタと第2トランジス
タと第3トランジスタと制御回路とを備え、前記駆動回
路の電源の一端と前記MOSゲート形素子のソース端子
又はエミッタ端子との間に、第1トランジスタと第2ト
ランジスタとを直列に接続し、第1トランジスタと第2
トランジスタの接続点と前記MOSゲート形素子のゲー
ト端子とを接続し、第2トランジスタの両端に第3トラ
ンジスタを並列接続し、前記制御回路は入力される駆動
信号に基づいて第1トランジスタと第2トランジスタと
を交互にオン・オフさせ、第2トランジスタをオンさせ
た時から所定の期間及び第2トランジスタをオンさせた
ことに基づいて前記MOSゲート形素子のゲート電圧が
所定の値以下になったときに第3トランジスタをオンさ
せるものとする。
【0013】この発明によれば、後述の如く、電力変換
器の主回路を構成するMOSゲート形素子のターンオン
時間・ターンオフ時間の双方、又はターンオン若しくは
ターンオフのいずれか一方の時間を短くしつつ、該MO
Sゲート形素子のスイッチング動作に伴うノイズを抑制
することができる。
【0014】
【発明の実施の形態】図1は、この発明の第1の実施例
を示す電力変換器の回路構成図であり、図5に示した従
来例回路と同一機能を有するものには同一符号を付して
いる。すなわち図1において、IGBT1の駆動回路2
0には第1トランジスタとしてのPチャネルのMOSF
ET21と、第2トランジスタとしてのNチャネルのM
OSFET22と、第3トランジスタとしてのNチャネ
ルのMOSFET23と、第4トランジスタとしてのN
チャネルのMOSFET24と、制御回路25とを備え
ている。この制御回路25はバッファ素子26,27と
反転素子28と入力される信号の立ち上がり時に所定の
時間動作するワンショット回路29,30と比較器31
とアンド素子32とオア素子33とから構成されてい
る。
【0015】図1に示した駆動回路20の動作を、図2
に示す動作波形図を参照しつつ、以下に説明する。な
お、図2の動作波形を具現するためのMOSFET21
〜24の選定条件として、MOSFET21,22はオ
ン抵抗の比較的大きい素子とし、MOSFET23,2
4はオン抵抗の比較的小さい素子としている。
【0016】先ず、駆動信号(図2(イ)参照)が図示
の如くHighからLowに変化してIGBT1にオン
指令が発せられると、バッファ素子26(図2(ロ)参
照)によりMOSFET21がオン状態となり、ワンシ
ョット回路29(図2(ハ)参照)によりMOSFET
23も振幅VH のゲート電圧でオン状態となり、その結
果、IGBT1のゲート電圧VGE(図2(ホ)参照)は
急速に立ち上がり、IGBT1の閾値VG1を超えて平坦
期間(IGBT1のミラー容量充電期間)に入りつつ、
IGBT1がターンオン動作を開始する。
【0017】このミラー容量充電期間は、ワンショット
回路29の時限T2 を、図示の如くT1 より若干大きく
設定し、振幅VH はIGBT1の閾値VG1を超えない値
に設定することにより、T1 の間のゲート容量充電にM
OSFET21,23が寄与してこの時間の短縮が図ら
れ、その後、IGBT1のゲート電圧がVG1に近づくに
つれてMOSFET23のゲート・ソース電圧はMOS
FET23の閾値に近づきオフするため、IGBT1の
ゲート電圧がVG1以上の領域ではMOSFET21のみ
がオン状態となり、その結果、図示の如くIGBT1の
ゲート電圧VGEのdV/dtが小さくなり、IGBT1
のコレクタ電流IC (図2(ト)の太実線)及びコレク
タ−エミッタ電圧VCE(図2(ト)の細実線)の変化が
緩やかになる。
【0018】次に、駆動信号(図2(イ)参照)が図示
の如くLowからHigh変化してIGBT1にオフ指
令が発せられると、バッファ素子27(図2(ロ)参
照)によりMOSFET22がオン状態となり、ワンシ
ョット回路30とオア素子33(図2(ニ)参照)とに
よりMOSFET24もオン状態となり、その結果、I
GBT1のゲート電圧VGE(図2(ホ)参照)は急速に
立ち下がり、平坦期間(IGBT1のミラー容量放電期
間)を若干残しつつ、IGBT1がターンオフ動作を開
始する。
【0019】このミラー容量放電期間は、ワンショット
回路30の時限T3 を図示の如く設定することにより短
縮することができ、ワンショット回路30の時限T3
達した後は、一旦MOSFET22のみがオン状態とな
り、その結果、図示の如くIGBT1のゲート電圧VGE
のdV/dtが小さくなり、IGBT1のコレクタ電流
C (図2(ト)の太実線)及びコレクタ−エミッタ電
圧VCE(図2(ト)の細実線)の変化が緩やかになる。
【0020】なお、図1に示した比較器31は、駆動信
号が変化してゲート電圧VGEがVG2まで下降すると動作
をし(図2(ホ参照)、その結果、アンド素子32とオ
ア素子33とを介して、再度MOSFET24がオンし
てゲート電圧VGEの下降を速め、IGBT1のターンオ
フ時間を短縮してオフ保持するために供されている。ま
た、IGBT1がターンオンするときには、比較器31
の出力に関わらず、オン駆動信号の入力により、アンド
素子32とオア素子33とを介してMOSFET23が
オフする。
【0021】図3は、この発明の第2の実施例を示す電
力変換器の回路構成図であり、図1に示した第1の実施
例回路と同一機能を有するものには同一符号を付してい
る。すなわち図3において、IGBT1の駆動回路40
には第1トランジスタとしてのPチャネルのMOSFE
T21と、第2トランジスタとしてのNチャネルのMO
SFET22と、第3トランジスタとしてのNチャネル
のMOSFET41と、制御回路42とを備えている。
この制御回路42はバッファ素子26,43と反転素子
28とワンショット回路29とから構成されている。な
お、MOSFET41のオン抵抗は比較的小さい値又は
一般的な値のものが選定される。 この駆動回路40で
は、図2の左半面の動作波形と同様にIGBT1のター
ンオン動作は緩やかにし、ターンオフ動作はより速く行
うようにしている。例えば図示しないインバータなどの
電力変換器において、MOSゲート形素子と逆並列され
たダイオードの逆回復時のノイズをより低減するときに
好適である。
【0022】図4は、この発明の第3の実施例を示す電
力変換器の回路構成図であり、図1に示した第1の実施
例回路と同一機能を有するものには同一符号を付してい
る。すなわち図4において、IGBT1の駆動回路50
には第1トランジスタとしてのPチャネルのMOSFE
T51と、第2トランジスタとしてのNチャネルのMO
SFET22と、第3トランジスタとしてのNチャネル
のMOSFET24と、制御回路52とを備えている。
この制御回路52はバッファ素子27,53と、ワンシ
ョット回路30と、比較器31と、アンド素子32と、
オア素子33とから構成されている。なお、MOSFE
T51のオン抵抗は比較的小さい値又は一般的な値のも
のが選定される。
【0023】この駆動回路50では、図2の右半面の動
作波形と同様にIGBT1のターンオフ動作は緩やかに
し、ターンオン動作はより速く行うようにしている。例
えばMOSゲート形素子のターンオフのみをより緩やか
にしたい用途に好適である。
【0024】
【発明の効果】この発明によれば、インバータ,スイッ
チングレギュレータなどの電力変換器の主回路を構成す
るMOSゲート形素子のターンオン時間・ターンオフ時
間の双方、又はターンオン若しくはターンオフのいずれ
か一方の時間を短くしつつ、該MOSゲート形素子のス
イッチング動作に伴うノイズを抑制することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施例を示す回路構成図
【図2】図1の動作を説明する波形図
【図3】この発明の第2の実施例を示す回路構成図
【図4】この発明の第3の実施例を示す回路構成図
【図5】従来例を示す回路構成図
【図6】図5の動作を説明する波形図
【符号の説明】
1…IGBT、2…誘導性負荷、3…環流ダイオード、
10,20,40,50…駆動回路、11〜13,21
〜24,41,51…MOSFET、14,25,4
2,52…制御回路。
【手続補正書】
【提出日】平成10年7月21日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項2
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0017
【補正方法】変更
【補正内容】
【0017】このミラー容量充電期間は、ワンショット
回路29の時限T2 を、図示の如くT1 より若干大きく
設定し、振幅VH はIGBT1の閾値VG1を超えない値
に設定することにより、T1 の間のゲート容量充電にM
OSFET21,23が寄与してこの時間の短縮が図ら
れ、その後、IGBT1のゲート電圧がVG1に近づくに
つれてMOSFET23のゲート・ソース間電圧はMO
SFET23の閾値に近づきオフするため、IGBT1
のゲート電圧がVG1以上の領域ではMOSFET21の
みがオン状態となり、その結果、図示の如くIGBT1
のゲート電圧V GEのdV/dtが小さくなり、IGBT
1のコレクタ電流IC (図2(ト)の太実線)及びコレ
クタ−エミッタ電圧VCE(図2(ト)の細実線)の変化
が緩やかになる。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0020
【補正方法】変更
【補正内容】
【0020】なお、図1に示した比較器31は、駆動信
号が変化してゲート電圧VGEがVG2まで下降すると動作
をし(図2(ホ)参照)、その結果、アンド素子32と
オア素子33とを介して、再度MOSFET24がオン
してゲート電圧VGEの下降を速め、IGBT1のターン
オフ時間を短縮してオフ保持するために供されている。
また、IGBT1がターンオンするときには、比較器3
1の出力に関わらず、オン駆動信号の入力により、アン
ド素子32とオア素子33とを介してMOSFET24
がオフする。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0021
【補正方法】変更
【補正内容】
【0021】図3は、この発明の第2の実施例を示す電
力変換器の回路構成図であり、図1に示した第1の実施
例回路と同一機能を有するものには同一符号を付してい
る。すなわち図3において、IGBT1の駆動回路40
には第1トランジスタとしてのPチャネルのMOSFE
T21と、第2トランジスタとしてのNチャネルのMO
SFET41と、第3トランジスタとしてのNチャネル
のMOSFET23と、制御回路42とを備えている。
この制御回路42はバッファ素子26,43と反転素子
28とワンショット回路29とから構成されている。な
お、MOSFET41のオン抵抗は比較的小さい値又は
一般的な値のものが選定される。 この駆動回路40で
は、図2の左半面の動作波形と同様にIGBT1のター
ンオン動作は緩やかにし、ターンオフ動作はより速く行
うようにしている。例えば図示しないインバータなどの
電力変換器において、MOSゲート形素子と逆並列され
たダイオードの逆回復時のノイズをより低減するときに
好適である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体電力変換器の主回路を構成するMO
    Sゲート形素子の駆動回路であって、 該駆動回路には第1トランジスタと第2トランジスタと
    第3トランジスタと第4トランジスタと制御回路とを備
    え、 前記駆動回路の電源の一端と前記MOSゲート形素子の
    ソース端子又はエミッタ端子との間に、第1トランジス
    タと第2トランジスタとを直列に接続すると共に、第3
    トランジスタと第4トランジスタとを直列に接続し、 第1トランジスタと第2トランジスタの接続点と、第3
    トランジスタと第4トランジスの接続点と、前記MOS
    ゲート形素子のゲート端子とを接続し、 前記制御回路は入力される駆動信号に基づいて第1トラ
    ンジスタと第2トランジスタとを交互にオン・オフさ
    せ、第1トランジスタをオンさせた時から所定の期間の
    み所定の振幅で第3トランジスタをオンさせ、第2トラ
    ンジスタをオンさせた時から所定の期間及び第2トラン
    ジスタをオンさせたことに基づいて前記MOSゲート形
    素子のゲート電圧が所定の値以下になったときに第4ト
    ランジスタをオンさせることを特徴とするMOSゲート
    形素子の駆動回路。
  2. 【請求項2】半導体電力変換器の主回路を構成するMO
    Sゲート形素子の駆動回路であって、 該駆動回路には第1トランジスタと第2トランジスタと
    第3トランジスタと制御回路とを備え、 前記駆動回路の電源の一端と前記MOSゲート形素子の
    ソース端子又はエミッタ端子との間に、第1トランジス
    タと第2トランジスタとを直列に接続し、 第1トランジスタと第2トランジスタの接続点と前記M
    OSゲート形素子のゲート端子とを接続し、 第1トランジスタの両端に第3トランジスタを並列接続
    し、 前記制御回路は入力される駆動信号に基づいて第1トラ
    ンジスタと第2トランジスタとを交互にオン・オフさ
    せ、第1トランジスタをオンさせた時から所定の期間の
    み所定の第3トランジスタをオンさせることを特徴とす
    るMOSゲート形素子の駆動回路。
  3. 【請求項3】半導体電力変換器の主回路を構成するMO
    Sゲート形素子の駆動回路であって、 該駆動回路には第1トランジスタと第2トランジスタと
    第3トランジスタと制御回路とを備え、 前記駆動回路の電源の一端と前記MOSゲート形素子の
    ソース端子又はエミッタ端子との間に、第1トランジス
    タと第2トランジスタとを直列に接続し、 第1トランジスタと第2トランジスタの接続点と前記M
    OSゲート形素子のゲート端子とを接続し、 第2トランジスタの両端に第3トランジスタを並列接続
    し、 前記制御回路は入力される駆動信号に基づいて第1トラ
    ンジスタと第2トランジスタとを交互にオン・オフさ
    せ、第2トランジスタをオンさせた時から所定の期間及
    び第2トランジスタをオンさせたことに基づいて前記M
    OSゲート形素子のゲート電圧が所定の値以下になった
    ときに第3トランジスタをオンさせることを特徴とする
    MOSゲート形素子の駆動回路。
JP25441797A 1997-09-19 1997-09-19 Mosゲート形素子の駆動回路 Expired - Lifetime JP3430878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25441797A JP3430878B2 (ja) 1997-09-19 1997-09-19 Mosゲート形素子の駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25441797A JP3430878B2 (ja) 1997-09-19 1997-09-19 Mosゲート形素子の駆動回路

Publications (2)

Publication Number Publication Date
JPH1197994A true JPH1197994A (ja) 1999-04-09
JP3430878B2 JP3430878B2 (ja) 2003-07-28

Family

ID=17264697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25441797A Expired - Lifetime JP3430878B2 (ja) 1997-09-19 1997-09-19 Mosゲート形素子の駆動回路

Country Status (1)

Country Link
JP (1) JP3430878B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094406A (ja) * 1999-09-20 2001-04-06 Fuji Electric Co Ltd ドライブ回路
JP2003158868A (ja) * 2001-11-16 2003-05-30 Nissan Motor Co Ltd パワー半導体駆動回路
JP2004096318A (ja) * 2002-08-30 2004-03-25 Mitsubishi Electric Corp 電力用半導体装置
JP2008066929A (ja) * 2006-09-06 2008-03-21 Mitsubishi Electric Corp 半導体装置
JP2009055696A (ja) * 2007-08-27 2009-03-12 Fuji Electric Device Technology Co Ltd 半導体素子のゲート駆動回路およびゲート駆動方法
JP2009131011A (ja) * 2007-11-21 2009-06-11 Sanyo Electric Co Ltd モータ駆動回路、ファンモータ、電子機器、及びノート型パーソナルコンピュータ
JP2010119184A (ja) * 2008-11-12 2010-05-27 Toyota Motor Corp 半導体駆動装置
JP2012084970A (ja) * 2010-10-07 2012-04-26 Denso Corp 電子装置
JP2013230081A (ja) * 2012-04-24 2013-11-07 Ls Industrial Systems Co Ltd ゲート駆動装置
CN105226951A (zh) * 2014-06-27 2016-01-06 三垦电气株式会社 开关电源装置
WO2018047561A1 (ja) * 2016-09-09 2018-03-15 富士電機株式会社 電力素子の駆動回路
JP2019134622A (ja) * 2018-02-01 2019-08-08 ローム株式会社 ドライバ回路及びスイッチングレギュレータ
CN110649917A (zh) * 2018-06-27 2020-01-03 株式会社电装 开关元件驱动装置
WO2022244387A1 (ja) * 2021-05-21 2022-11-24 日立Astemo株式会社 負荷駆動装置及び負荷駆動装置の制御方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5146786B2 (ja) 2010-09-24 2013-02-20 株式会社デンソー 電子装置
JP5660404B2 (ja) * 2013-03-05 2015-01-28 株式会社デンソー 電子装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094406A (ja) * 1999-09-20 2001-04-06 Fuji Electric Co Ltd ドライブ回路
JP2003158868A (ja) * 2001-11-16 2003-05-30 Nissan Motor Co Ltd パワー半導体駆動回路
JP2004096318A (ja) * 2002-08-30 2004-03-25 Mitsubishi Electric Corp 電力用半導体装置
JP2008066929A (ja) * 2006-09-06 2008-03-21 Mitsubishi Electric Corp 半導体装置
JP2009055696A (ja) * 2007-08-27 2009-03-12 Fuji Electric Device Technology Co Ltd 半導体素子のゲート駆動回路およびゲート駆動方法
JP2009131011A (ja) * 2007-11-21 2009-06-11 Sanyo Electric Co Ltd モータ駆動回路、ファンモータ、電子機器、及びノート型パーソナルコンピュータ
JP2010119184A (ja) * 2008-11-12 2010-05-27 Toyota Motor Corp 半導体駆動装置
JP2012084970A (ja) * 2010-10-07 2012-04-26 Denso Corp 電子装置
JP2013230081A (ja) * 2012-04-24 2013-11-07 Ls Industrial Systems Co Ltd ゲート駆動装置
EP2658127A3 (en) * 2012-04-24 2014-09-03 LSIS Co., Ltd. Gate driving apparatus
CN105226951A (zh) * 2014-06-27 2016-01-06 三垦电气株式会社 开关电源装置
WO2018047561A1 (ja) * 2016-09-09 2018-03-15 富士電機株式会社 電力素子の駆動回路
CN108702150A (zh) * 2016-09-09 2018-10-23 富士电机株式会社 功率元件的驱动电路
JPWO2018047561A1 (ja) * 2016-09-09 2018-12-27 富士電機株式会社 電力素子の駆動回路
US10911030B2 (en) 2016-09-09 2021-02-02 Fuji Electric Co., Ltd. Drive circuit for power element
JP2019134622A (ja) * 2018-02-01 2019-08-08 ローム株式会社 ドライバ回路及びスイッチングレギュレータ
CN110649917A (zh) * 2018-06-27 2020-01-03 株式会社电装 开关元件驱动装置
JP2020005098A (ja) * 2018-06-27 2020-01-09 株式会社デンソー スイッチング素子駆動装置
CN110649917B (zh) * 2018-06-27 2024-01-02 株式会社电装 开关元件驱动装置
WO2022244387A1 (ja) * 2021-05-21 2022-11-24 日立Astemo株式会社 負荷駆動装置及び負荷駆動装置の制御方法

Also Published As

Publication number Publication date
JP3430878B2 (ja) 2003-07-28

Similar Documents

Publication Publication Date Title
JP3067687B2 (ja) Igbt駆動回路
JP3430878B2 (ja) Mosゲート形素子の駆動回路
JP4804142B2 (ja) 高速ゲート駆動回路
JP2007505544A (ja) 半導体スイッチの高周波制御
JP2001094406A (ja) ドライブ回路
KR20050011674A (ko) 반도체장치
JP4909684B2 (ja) 半導体装置
US11144082B2 (en) Gate driver circuit for reducing deadtime inefficiencies
JP2004080778A (ja) パワー半導体トランジスタを駆動するための回路装置
US20120229200A1 (en) Gate drive circuit and power semiconductor module
JP3568848B2 (ja) 絶縁ゲート型半導体素子のゲート回路
US6043691A (en) Pulse shaper circuit
US6813169B2 (en) Inverter device capable of reducing through current
JPH01133414A (ja) カスコードBiMOS駆動回路
JP2001025259A (ja) Pwmインバーター装置
JP3348022B2 (ja) ゲートドライブ回路
JPH0446486B2 (ja)
JP2001274665A (ja) 電圧駆動型素子の駆動方法および駆動回路
JPH0583100A (ja) Mosfetの駆動回路
JP2002009598A (ja) 電圧制御形スイッチング素子駆動回路
WO2023181633A1 (ja) スイッチング装置及びdc/dcコンバータ
JPH01298949A (ja) サージ電圧抑制回路
WO2021199682A1 (ja) ミラークランプ回路
US20240204776A1 (en) Drive circuit
JP2003061335A (ja) ゲートノイズ抑制回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term