JPH1196872A - 複合回路素子 - Google Patents
複合回路素子Info
- Publication number
- JPH1196872A JPH1196872A JP27509097A JP27509097A JPH1196872A JP H1196872 A JPH1196872 A JP H1196872A JP 27509097 A JP27509097 A JP 27509097A JP 27509097 A JP27509097 A JP 27509097A JP H1196872 A JPH1196872 A JP H1196872A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- resistor
- high dielectric
- board
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
Landscapes
- Fuses (AREA)
Abstract
積層一体化のもとでは各素子の発生熱の重畳による異常
加熱が発生し易いが、その異常加熱を未然に防止できる
小型の抵抗・コンデンサ複合回路素子を提供する。 【解決手段】高誘電率基板13と複数枚の絶縁基板1
1,12とが積層され、高誘電率基板13の両面にコン
デンサ電極51,52が配され、絶縁基板11,12の
積層界面に膜抵抗20が配され、積層体1の外面に温度
ヒュ−ズエレメント30が取付けられている。
Description
とを複合した複合回路素子に関するものである。
素子として使用され、近来、回路板に実装する抵抗やコ
ンデンサにおいては、チップ化により一層の小型化が図
られている。
型化は抵抗単体、コンデンサ単体についてのものであ
り、実装の高密度化には限界がある。周知の通り回路板
においては、多層配線構造が公知であり、上記抵抗及び
コンデンサにおいても、多層複合化すれば実質上一層の
小型化が期待される。そこで本発明の目的は、抵抗とコ
ンデンサとを積層一体化して実装密度をより一層に高め
得る複合回路素子を提供することにある。すなわち、抵
抗やコンデンサは、過負荷時に発熱し、特に積層一体化
のもとでは各素子の発生熱の重畳による異常加熱が発生
し易いが、その異常加熱を未然に防止できる小型の抵抗
・コンデンサ複合回路素子を提供することにある。
子は、高誘電率基板と複数枚の絶縁基板とが積層され、
高誘電率基板の両面にコンデンサ電極が配され、絶縁基
板の積層界面に膜抵抗が配され、積層体の外面に温度ヒ
ュ−ズエレメントが取付けられていることを特徴とする
構成であり、絶縁基板上に膜回路が形成され、この膜回
路に半導体及びICが取付けられた、いわゆるハイブリッ
ドICを積層体内に設けることもできる。
実施の形態を説明する。図1の(イ)は本発明に係る複
合回路素子の一例を示す図面であり、図1の(ロ)は図
1の(イ)におけるx−x断面図である。図2の(イ)
は図1の(ロ)におけるイ−イ断面図、図2の(ロ)は
図1の(ロ)におけるロ−ロ断面図であり、図2の
(ハ)は図1の(イ)の底面図である。図1及び図2に
おいて、1は二枚の絶縁基板11,12と一枚の高誘電
率基板13との積層基板である。21,22は絶縁基板
11と12との積層界面に配された抵抗取付用膜電極、
20は膜電極21,22間に橋設された膜抵抗であり、
膜電極21,22及び膜抵抗20とも絶縁基板11,1
2に一体的に結着されている。31,32は絶縁基板1
1の上面(積層基板の上面)に一体的に設けられたヒュ
−ズ取付用膜電極、30は膜電極31,32間に橋設さ
れた温度ヒュ−ズエレメント、例えば低融点可溶合金片
である。これらヒュ−ズ取付用膜電極の一方31と上記
抵抗取付用膜電極の一方21とはスルホ−ル231で電
気的に導通されている。41は同絶縁基板11の上面に
一体的に設けられた抵抗端子用膜電極、42はコンデン
サ端子用膜電極であり、上記抵抗取付用膜電極の他方2
2が抵抗端子用膜電極41にスルホ−ル421で電気的
に導通されている。51は絶縁基板12と高誘電率基板
13との積層界面に配設されたコンデンサ上側電極、5
2は高誘電率基板13の下面に設けられたコンデンサ下
側電極であり、上側電極51と絶縁基板12及び高誘電
率基板13との間、下側電極52と高誘電率基板13と
の間が一体的に結着され、また、コンデンサ上側電極5
1の耳部511がコンデンサ端子用電極42にスルホ−
ル541で電気的に導通されている。410は抵抗端子
用膜電極41に対する実装はんだ付け用電極、420は
コンデンサ端子用膜電極42に対する実装はんだ付け用
電極、320はヒュ−ズ取付用膜電極の一方32に対す
る実装はんだ付け用電極、520はコンデンサ下側電極
52の端部に対する実装はんだ付け用電極である。61
は低融点可溶合金片30上に塗布されたフラックス、6
2は低融点可溶合金片30の絶縁封止層、例えば、エポ
キシ樹脂層である。
図であり、20は膜抵抗を、50はコンデンサを、30
は温度ヒュ−ズエレメントをそれぞれ示し、これらは積
層一体化されている。320、410、420及び52
0は実装はんだ付け用電極をそれぞれ示している。これ
らの電極において、複合回路素子が回路の構成要素とし
て回路に所定の結線パタ−ンで接続されて使用される。
コンパクトに一体化されているために、過負荷時でのこ
れらの素子の発生熱が重畳されて温度上昇が加速・激化
されるが、温度ヒュ−ズが積層状態で、従って、前記の
抵抗・コンデンサの複合体に対し熱伝導的に密接触で配
設されているから、温度ヒュ−ズの高感度作動により複
合回路素子の異常発熱を未然に防止できる。
路の構成に応じて積層基板の積層数を増して抵抗素子ま
たはコンデンサ素子或いはその双方の数を所定の複数箇
にすることもできる。また、ハイブリッドIC、すなわ
ち、絶縁基板上に膜回路を形成し、この膜回路に半導体
やモノリシックICを取付けてパッケ−ジしたものを積層
体内に組み込むこともできる。
ナセラミックス基板を、高誘電率基板には例えば酸化チ
タン系やチタン酸バリウム系セラミックス基板を使用で
きる。上記膜抵抗には例えば酸化ルテニウム等の酸化金
属粉末のペ−ストを、電極にはAg系、Ag−Pd系、
Au系、Cu系等の導電ペ−スト等を使用できる。
ぎのようにして製作することができる。すなわち、
(1)未焼成の上側絶縁セラミックス基板(セラミック
ス粉末とフチラ−ルやアクリル系樹脂等のバンンダ−と
の混合物をシ−ト状に成形したもの)の上面にヒュ−ズ
取付用膜電極、抵抗端子用膜電極、コンデンサ端子用膜
電極を導電ペ−ストにより印刷する。(2)また、未焼
成の下側絶縁セラミックス基板の上面に抵抗取付用膜電
極を導電ペ−ストで印刷し、これらの膜電極間に膜抵抗
を抵抗ペ−ストで印刷する。(3)また、未焼成高誘電
率セラミックス基板の両面にコンデンサ電極を導電ペ−
ストで印刷する。(4)上記(1)〜(3)の印刷未焼
成基板を積層し、スルホ−ルを形成し、而るのち、積層
基板を焼成一体化する。この焼成により、膜抵抗及び抵
抗取付用膜電極と両絶縁セラミックス基板との間、ヒュ
−ズ取付用膜電極やコンデンサ端子用膜電極や抵抗端子
用膜電極と上側絶縁セラミックス基板との間、高誘電率
セラミックス基板と各コンデンサ電極との間が焼結一体
化されると共に各スルホ−ルが導電ペ−ストの溶融凝固
物で充填されてスルホ−ルによる電気的導通が完結され
る。(5)最後に、はんだ付け用電極を形成し、ヒュ−
ズ取付用膜電極間に低融点可溶合金片を橋設し、この低
融点可溶合金片上にフラックスを塗布と、エポキシ樹脂
で封止し、これにて複合回路素子の製作を終了する。
コンデンサや膜抵抗を積層により複合化しているが、温
度ヒュ−ズを積層してコンデンサ・膜抵抗複合素子に熱
伝導的に密接して一体化しているから、コンデンサ・膜
抵抗複合素子の過負荷時での異常発熱を温度ヒュ−ズの
作動により未然に防止できる。従って、積層複合化によ
り小型化され、且つ熱的安全性の保証された複合回路素
子を提供できる。
ある。
面図、図2の(ロ)は図1の(ロ)におけるロ−ロ断面
図、図2の(ハ)は図1の(イ)における底面図であ
る。
示す図面である。
Claims (2)
- 【請求項1】高誘電率基板と複数枚の絶縁基板とが積層
され、高誘電率基板の両面にコンデンサ電極が配され、
絶縁基板の積層界面に膜抵抗が配され、積層体の外面に
温度ヒュ−ズエレメントが取付けられていることを特徴
とする複合回路素子。 - 【請求項2】絶縁基板上に膜回路が形成され、この膜回
路に半導体及びICが取付けられたハイブリッドICが積層
体内に設けられている請求項1記載の複合回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27509097A JP4036932B2 (ja) | 1997-09-22 | 1997-09-22 | 複合回路素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27509097A JP4036932B2 (ja) | 1997-09-22 | 1997-09-22 | 複合回路素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1196872A true JPH1196872A (ja) | 1999-04-09 |
JP4036932B2 JP4036932B2 (ja) | 2008-01-23 |
Family
ID=17550663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27509097A Expired - Fee Related JP4036932B2 (ja) | 1997-09-22 | 1997-09-22 | 複合回路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4036932B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171031A (ja) * | 2010-02-17 | 2011-09-01 | Uchihashi Estec Co Ltd | 抵抗付き温度ヒューズの製造方法 |
JP2011171030A (ja) * | 2010-02-17 | 2011-09-01 | Uchihashi Estec Co Ltd | 抵抗付き温度ヒューズの製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101533996B1 (ko) | 2014-10-23 | 2015-07-06 | 주식회사 에스엠하이테크 | 온도 퓨즈 기능을 가진 smd형 마이크로 복합 퓨즈 및 그 제조방법 |
-
1997
- 1997-09-22 JP JP27509097A patent/JP4036932B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171031A (ja) * | 2010-02-17 | 2011-09-01 | Uchihashi Estec Co Ltd | 抵抗付き温度ヒューズの製造方法 |
JP2011171030A (ja) * | 2010-02-17 | 2011-09-01 | Uchihashi Estec Co Ltd | 抵抗付き温度ヒューズの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4036932B2 (ja) | 2008-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1196871A (ja) | 抵抗・温度ヒュ−ズ及びその製作方法 | |
JPH1196872A (ja) | 複合回路素子 | |
JP3860425B2 (ja) | 回路基板、その製造方法、自動車用電子回路装置 | |
JP3854095B2 (ja) | 多層回路基板 | |
JP3295997B2 (ja) | セラミック多層基板 | |
JP4777764B2 (ja) | 温度補償回路基板の製造方法 | |
JPH11345734A (ja) | 積層セラミックコンデンサ | |
JP2019029404A (ja) | 回路基板、電子部品および電子モジュール | |
JP3909285B2 (ja) | 配線基板 | |
JP3164751B2 (ja) | 多層薄膜配線基板 | |
JP2572626Y2 (ja) | 多層回路基板 | |
JP3025379B2 (ja) | 積層コンデンサの製造方法 | |
JPH0714109B2 (ja) | セラミック複合回路基板 | |
JPH11289037A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
JPH0432297A (ja) | 多層配線基板及びその製造方法 | |
JP2000277872A (ja) | 配線基板 | |
JP3165517B2 (ja) | 回路装置 | |
JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
JP3250944B2 (ja) | 配線基板 | |
JPH10215074A (ja) | セラミック多層基板およびその製造方法 | |
JP2004022687A (ja) | 回路基板およびその製造方法と、自動車用電子回路装置 | |
JP2975491B2 (ja) | チップ抵抗器 | |
JPH0555718A (ja) | 回路基板 | |
JPH0134336Y2 (ja) | ||
JP2002100697A (ja) | 電子部品およびそれを備える電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Effective date: 20070409 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071030 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071031 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |