JP3164751B2 - 多層薄膜配線基板 - Google Patents
多層薄膜配線基板Info
- Publication number
- JP3164751B2 JP3164751B2 JP14163395A JP14163395A JP3164751B2 JP 3164751 B2 JP3164751 B2 JP 3164751B2 JP 14163395 A JP14163395 A JP 14163395A JP 14163395 A JP14163395 A JP 14163395A JP 3164751 B2 JP3164751 B2 JP 3164751B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- circuit wiring
- external lead
- insulating film
- wiring film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は混成集積回路装置や半導
体素子収納用パッケージ等に用いられる多層薄膜配線基
板に関するものである。
体素子収納用パッケージ等に用いられる多層薄膜配線基
板に関するものである。
【０００２】
【従来の技術】従来、混成集積回路装置や半導体素子収
納用パッケージ等に使用される配線基板はその回路配線
がＭｏーＭｎ法等の厚膜形成技術によって形成されてい
る。
納用パッケージ等に使用される配線基板はその回路配線
がＭｏーＭｎ法等の厚膜形成技術によって形成されてい
る。
【０００３】このＭｏーＭｎ法は、タングステン、モリ
ブデン、マンガン等の高融点金属から成る金属粉末に有
機溶剤、溶媒を添加し、ペースト状となした金属ペース
トを生もしくは焼結セラミック体の外表面にスクリーン
印刷法により回路配線としての所定パターンに印刷塗布
し、次にこれを還元雰囲気中で焼成し、高融点金属粉末
とセラミック体とを焼結一体化させる方法である。
ブデン、マンガン等の高融点金属から成る金属粉末に有
機溶剤、溶媒を添加し、ペースト状となした金属ペース
トを生もしくは焼結セラミック体の外表面にスクリーン
印刷法により回路配線としての所定パターンに印刷塗布
し、次にこれを還元雰囲気中で焼成し、高融点金属粉末
とセラミック体とを焼結一体化させる方法である。
【０００４】しかしながら、このＭｏーＭｎ法を用いて
回路配線を形成した場合、回路配線は金属ペーストをス
クリーン印刷することにより形成されることから回路配
線の微細化が困難であり、回路配線の高密度化ができな
いという欠点を有していた。
回路配線を形成した場合、回路配線は金属ペーストをス
クリーン印刷することにより形成されることから回路配
線の微細化が困難であり、回路配線の高密度化ができな
いという欠点を有していた。
【０００５】そこで上記欠点を解消するために回路配線
を従来の厚膜形成技術により形成するのに替えて微細化
が可能な薄膜形成技術を用いて形成した多層薄膜配線基
板が使用されるようになってきた。
を従来の厚膜形成技術により形成するのに替えて微細化
が可能な薄膜形成技術を用いて形成した多層薄膜配線基
板が使用されるようになってきた。
【０００６】この回路配線を薄膜形成技術により形成し
た多層薄膜配線基板は、通常、酸化アルミニウム質焼結
体やムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等から成る
絶縁基板上にアルミニウム、銅、クロム、ニッケル等か
ら成る回路配線膜とポリイミド等の有機高分子材料から
成る絶縁膜とを交互に多層に被着させた構造を有してお
り、回路配線膜に半導体素子やコンデンサ等の電極を半
田を介し接続させれば、半導体素子やコンデンサ等の各
電子部品はその各々が回路配線膜を介して互いに電気的
に接続されるようになっている。
た多層薄膜配線基板は、通常、酸化アルミニウム質焼結
体やムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等から成る
絶縁基板上にアルミニウム、銅、クロム、ニッケル等か
ら成る回路配線膜とポリイミド等の有機高分子材料から
成る絶縁膜とを交互に多層に被着させた構造を有してお
り、回路配線膜に半導体素子やコンデンサ等の電極を半
田を介し接続させれば、半導体素子やコンデンサ等の各
電子部品はその各々が回路配線膜を介して互いに電気的
に接続されるようになっている。
【０００７】
【発明が解決しようとする課題】しかしながら、前記多
層薄膜配線基板は回路配線膜に外部リード端子を従来一
般に使用されている金ー錫合金等から成るロウ材を用い
て取着し、回路配線膜を外部リード端子を介して他の外
部電気回路に電気的接続するようになした場合、金ー錫
合金等から成るロウ材の熱膨張係数が１８×１０-6／℃
であるのに対し回路配線膜の被着されているポリイミド
等の有機高分子から成る絶縁膜の熱膨張係数が４０×１
０-6／℃乃至５０×１０-6／℃であり、大きく相違する
ことから外部リード端子を取着するロウ材と絶縁膜に被
着されている回路配線膜との間にロウ材と絶縁膜の熱膨
張係数の相違に伴う大きな応力が発生し、この応力に起
因して外部リード端子の回路配線膜への取着の信頼性が
大きく低下するという欠点が誘発される。
層薄膜配線基板は回路配線膜に外部リード端子を従来一
般に使用されている金ー錫合金等から成るロウ材を用い
て取着し、回路配線膜を外部リード端子を介して他の外
部電気回路に電気的接続するようになした場合、金ー錫
合金等から成るロウ材の熱膨張係数が１８×１０-6／℃
であるのに対し回路配線膜の被着されているポリイミド
等の有機高分子から成る絶縁膜の熱膨張係数が４０×１
０-6／℃乃至５０×１０-6／℃であり、大きく相違する
ことから外部リード端子を取着するロウ材と絶縁膜に被
着されている回路配線膜との間にロウ材と絶縁膜の熱膨
張係数の相違に伴う大きな応力が発生し、この応力に起
因して外部リード端子の回路配線膜への取着の信頼性が
大きく低下するという欠点が誘発される。
【０００８】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は回路配線膜に外部リード端子を強固に取
着し、回路配線膜に接続される電子部品を他の外部電気
回路に確実に電気的接続することができる多層薄膜配線
基板を提供することにある。
で、その目的は回路配線膜に外部リード端子を強固に取
着し、回路配線膜に接続される電子部品を他の外部電気
回路に確実に電気的接続することができる多層薄膜配線
基板を提供することにある。
【０００９】
【課題を解決するための手段】本発明は絶縁基板上に薄
膜形成技術により有機高分子材料から成る絶縁膜と金属
材料から成る回路配線膜とを交互に多層に積層するとと
もに、前記回路配線膜に外部リード端子をロウ材を介し
て取着してなる多層薄膜配線基板であって、前記外部リ
ード端子がロウ材を介して取着される回路配線膜と接す
る絶縁膜の熱膨張係数が１０×１０-6／℃乃至３０×１
０-6／℃であるとともに前記外部リード端子のロウ付け
される回路配線膜と接する絶縁膜が、Ｐ−フェニレンジ
アミンとピロメリット酸無水物より得られるポリイミド
を２０重量％含んだ４，４’−ジアミノジフェニルエー
テルと、ピロメリット酸無水物より得られるポリイミド
との共重合体で形成されていることを特徴とするもので
ある。
膜形成技術により有機高分子材料から成る絶縁膜と金属
材料から成る回路配線膜とを交互に多層に積層するとと
もに、前記回路配線膜に外部リード端子をロウ材を介し
て取着してなる多層薄膜配線基板であって、前記外部リ
ード端子がロウ材を介して取着される回路配線膜と接す
る絶縁膜の熱膨張係数が１０×１０-6／℃乃至３０×１
０-6／℃であるとともに前記外部リード端子のロウ付け
される回路配線膜と接する絶縁膜が、Ｐ−フェニレンジ
アミンとピロメリット酸無水物より得られるポリイミド
を２０重量％含んだ４，４’−ジアミノジフェニルエー
テルと、ピロメリット酸無水物より得られるポリイミド
との共重合体で形成されていることを特徴とするもので
ある。
【００１０】
【００１１】
【作用】本発明の多層薄膜配線基板によれば、外部リー
ド端子がロウ付けされる回路配線膜と接する絶縁膜の熱
膨張係数を１０×１０-6／℃乃至３０×１０-6／℃とす
るとともに外部リード端子のロウ付けされる回路配線膜
と接する絶縁膜をＰ−フェニレンジアミンとピロメリッ
ト酸無水物より得られるポリイミドを２０重量％含んだ
４，４’−ジアミノジフェニルエーテルと、ピロメリッ
ト酸無水物より得られるポリイミドとの共重合体で形成
し、回路配線膜に外部リード端子を取着するロウ材の熱
膨張係数に近似させたことから回路配線膜に外部リード
端子をロウ材を用いて取着し、回路配線膜を外部リード
端子を介して他の外部電気回路に電気的接続するように
なした際、外部リード端子を取着するロウ材と絶縁膜に
被着されている回路配線膜との間にロウ材と絶縁膜の熱
膨張係数の相違に伴う大きな応力が発生することはな
く、その結果、外部リード端子は回路配線膜に強固に取
着され、回路配線膜に接続される電子部品を外部リード
端子を介して他の外部電気回路に確実に電気的接続する
ことが可能となる。
ド端子がロウ付けされる回路配線膜と接する絶縁膜の熱
膨張係数を１０×１０-6／℃乃至３０×１０-6／℃とす
るとともに外部リード端子のロウ付けされる回路配線膜
と接する絶縁膜をＰ−フェニレンジアミンとピロメリッ
ト酸無水物より得られるポリイミドを２０重量％含んだ
４，４’−ジアミノジフェニルエーテルと、ピロメリッ
ト酸無水物より得られるポリイミドとの共重合体で形成
し、回路配線膜に外部リード端子を取着するロウ材の熱
膨張係数に近似させたことから回路配線膜に外部リード
端子をロウ材を用いて取着し、回路配線膜を外部リード
端子を介して他の外部電気回路に電気的接続するように
なした際、外部リード端子を取着するロウ材と絶縁膜に
被着されている回路配線膜との間にロウ材と絶縁膜の熱
膨張係数の相違に伴う大きな応力が発生することはな
く、その結果、外部リード端子は回路配線膜に強固に取
着され、回路配線膜に接続される電子部品を外部リード
端子を介して他の外部電気回路に確実に電気的接続する
ことが可能となる。
【００１２】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の多層薄膜配線基板の一実施例を示し
１は絶縁基板、２は回路配線膜、３は絶縁膜である。
る。図１は本発明の多層薄膜配線基板の一実施例を示し
１は絶縁基板、２は回路配線膜、３は絶縁膜である。
【００１３】前記絶縁基板１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料より成り、その上面に回路配線膜２と絶縁膜３と
から成る多層配線部Ａが被着されている。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料より成り、その上面に回路配線膜２と絶縁膜３と
から成る多層配線部Ａが被着されている。
【００１４】前記絶縁基板１は多層配線部Ａを支持する
支持部材として作用し、例えば、酸化アルミニウム質焼
結体からなる場合には、アルミナ、シリカ、マグネシ
ア、カルシア等の原料粉末に適当な有機溶剤、溶媒を添
加混合して泥漿状となすとともにこれをドクターブレー
ド法やカレンダーロール法等を採用することによってセ
ラミックグリーンシート（セラミック生シート）を形成
し、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施し、所定形状となすとともに高温（約
１６００℃）で焼成することによって製作される。
支持部材として作用し、例えば、酸化アルミニウム質焼
結体からなる場合には、アルミナ、シリカ、マグネシ
ア、カルシア等の原料粉末に適当な有機溶剤、溶媒を添
加混合して泥漿状となすとともにこれをドクターブレー
ド法やカレンダーロール法等を採用することによってセ
ラミックグリーンシート（セラミック生シート）を形成
し、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施し、所定形状となすとともに高温（約
１６００℃）で焼成することによって製作される。
【００１５】また前記絶縁基板１の上面に被着されてい
る多層配線部Ａは回路配線膜２と絶縁膜３とを交互に多
層に積層することによって形成されており、該回路配線
膜２に半導体素子４やコンデンサ５等の電子部品を半田
を介して接続すれば該半導体素子４やコンデンサ５等の
電子部品は回路配線膜２を介して各々が電気的に接続さ
れる。
る多層配線部Ａは回路配線膜２と絶縁膜３とを交互に多
層に積層することによって形成されており、該回路配線
膜２に半導体素子４やコンデンサ５等の電子部品を半田
を介して接続すれば該半導体素子４やコンデンサ５等の
電子部品は回路配線膜２を介して各々が電気的に接続さ
れる。
【００１６】前記多層配線部Ａの回路配線膜２は、例え
ばアルミニウム、銅、クロム、ニッケル等の金属材料か
ら成り、蒸着法やスパッタリング法等の薄膜形成技術及
びエッチング加工技術を採用することによって絶縁基板
１上で、間に絶縁膜３を挟んで多層に被着形成される。
この場合、回路配線膜２は薄膜形成技術により形成され
ることから回路配線膜２の微細化が可能となり回路配線
膜２を高密度に形成することができる。
ばアルミニウム、銅、クロム、ニッケル等の金属材料か
ら成り、蒸着法やスパッタリング法等の薄膜形成技術及
びエッチング加工技術を採用することによって絶縁基板
１上で、間に絶縁膜３を挟んで多層に被着形成される。
この場合、回路配線膜２は薄膜形成技術により形成され
ることから回路配線膜２の微細化が可能となり回路配線
膜２を高密度に形成することができる。
【００１７】尚、前記回路配線膜２はその厚みが０．５
μｍ未満であると回路配線膜２の電気抵抗値が大きくな
る傾向にあり、また２０μｍを越えると回路配線膜２を
薄膜形成技術により形成する際の内部応力によって回路
配線膜２が絶縁膜３より剥離し易くなる傾向にあること
から０．５μｍ乃至２０μｍの範囲が良く、好適には１
μｍ乃至１０μｍの厚みに、最適には２μｍ乃至５μｍ
の厚みにしておくことが良い。
μｍ未満であると回路配線膜２の電気抵抗値が大きくな
る傾向にあり、また２０μｍを越えると回路配線膜２を
薄膜形成技術により形成する際の内部応力によって回路
配線膜２が絶縁膜３より剥離し易くなる傾向にあること
から０．５μｍ乃至２０μｍの範囲が良く、好適には１
μｍ乃至１０μｍの厚みに、最適には２μｍ乃至５μｍ
の厚みにしておくことが良い。
【００１８】また前記回路配線膜２のうち最上部に位置
するものには外部リード端子６が金ー錫合金等のロウ材
７を介して取着されており、該外部リード端子６は回路
配線膜２に接続されている半導体素子４やコンデンサ５
等の電子部品を他の外部電気回路に電気的に接続する作
用を為す。
するものには外部リード端子６が金ー錫合金等のロウ材
７を介して取着されており、該外部リード端子６は回路
配線膜２に接続されている半導体素子４やコンデンサ５
等の電子部品を他の外部電気回路に電気的に接続する作
用を為す。
【００１９】前記外部リード端子６は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金、銅等の金属材料で形成
されており、例えば、鉄ーニッケルーコバルト合金等の
インゴット（塊）を圧延加工法や打ち抜き加工法等、従
来周知の金属加工を施すことによって所定の形状に形成
される。
バルト合金や鉄ーニッケル合金、銅等の金属材料で形成
されており、例えば、鉄ーニッケルーコバルト合金等の
インゴット（塊）を圧延加工法や打ち抜き加工法等、従
来周知の金属加工を施すことによって所定の形状に形成
される。
【００２０】更に前記回路配線膜２の間には絶縁膜３が
配されており、該絶縁膜３は上下に位置する各回路配線
膜２の電気的絶縁を維持する作用を為す。
配されており、該絶縁膜３は上下に位置する各回路配線
膜２の電気的絶縁を維持する作用を為す。
【００２１】前記絶縁膜３はポリイミド樹脂等の有機高
分子材料から成り、例えば４，４’ージアミノジフェニ
ルエーテル５０モル％、ジアミノジフェニルスルホン５
０モル％、３，３’ービフェニルテトラカルボン酸二無
水物から成るポリマ溶液を絶縁基板１上にスピンコーテ
ィング法により塗布し、しかる後、これに約４００℃の
熱を加えてポリマ溶液を熱架橋させることによって絶縁
基板１上で回路配線膜２の間に被着形成される。
分子材料から成り、例えば４，４’ージアミノジフェニ
ルエーテル５０モル％、ジアミノジフェニルスルホン５
０モル％、３，３’ービフェニルテトラカルボン酸二無
水物から成るポリマ溶液を絶縁基板１上にスピンコーテ
ィング法により塗布し、しかる後、これに約４００℃の
熱を加えてポリマ溶液を熱架橋させることによって絶縁
基板１上で回路配線膜２の間に被着形成される。
【００２２】尚、前記絶縁膜３はその厚みが０．５μｍ
未満であると絶縁膜３にピンホールが発生して絶縁膜３
を挟んで上下に形成された回路配線膜２間の電気的絶縁
を図ることが困難となる傾向にあり、また４０μｍを越
えると絶縁膜３を形成する際の内部応力によって絶縁膜
３が回路配線膜２より剥離し易くなる傾向にあることか
ら０．５μｍ乃至４０μｍの範囲が良く、好適には２．
５μｍ乃至２０μｍの厚みに、最適には５μｍ乃至１５
μｍの厚みにしておくことが良い。
未満であると絶縁膜３にピンホールが発生して絶縁膜３
を挟んで上下に形成された回路配線膜２間の電気的絶縁
を図ることが困難となる傾向にあり、また４０μｍを越
えると絶縁膜３を形成する際の内部応力によって絶縁膜
３が回路配線膜２より剥離し易くなる傾向にあることか
ら０．５μｍ乃至４０μｍの範囲が良く、好適には２．
５μｍ乃至２０μｍの厚みに、最適には５μｍ乃至１５
μｍの厚みにしておくことが良い。
【００２３】更に前記絶縁膜３のうち、少なくとも外部
リード端子６がロウ材７を介して取着される回路配線膜
２と接する絶縁膜３ａの熱膨張係数が１０×１０-6／℃
乃至３０×１０-6／℃となっており、これによって回路
配線膜２に外部リード端子６をロウ材７を用いて取着し
ても外部リード端子６を取着するロウ材７と絶縁膜３ａ
に被着されている回路配線膜２との間にロウ材７と絶縁
膜３ａの熱膨張係数の相違に伴う大きな応力が発生する
ことはなく、その結果、外部リード端子６は回路配線膜
２に強固に取着され、回路配線膜２に接続されている半
導体素子４やコンデンサ５等の電子部品を外部リード端
子６を介して他の外部電気回路に確実に電気的接続する
ことが可能となる。
リード端子６がロウ材７を介して取着される回路配線膜
２と接する絶縁膜３ａの熱膨張係数が１０×１０-6／℃
乃至３０×１０-6／℃となっており、これによって回路
配線膜２に外部リード端子６をロウ材７を用いて取着し
ても外部リード端子６を取着するロウ材７と絶縁膜３ａ
に被着されている回路配線膜２との間にロウ材７と絶縁
膜３ａの熱膨張係数の相違に伴う大きな応力が発生する
ことはなく、その結果、外部リード端子６は回路配線膜
２に強固に取着され、回路配線膜２に接続されている半
導体素子４やコンデンサ５等の電子部品を外部リード端
子６を介して他の外部電気回路に確実に電気的接続する
ことが可能となる。
【００２４】前記絶縁膜３のうち、少なくとも外部リー
ド端子６がロウ材７を介して取着される回路配線膜２と
接する絶縁膜３ａは、例えば、Ｐーフェニレンジアミン
とピロメリット酸無水物より得られるポリイミドを２０
重量％含んだ４，４’ージアミノジフェニルエーテル
と、ピロメリット酸無水物より得られるポリイミドとの
共重合体で形成されており、ポリマ溶液を絶縁基板１上
にスピンコーティング法により塗布し、しかる後、これ
に約４００℃の熱を加えてポリマ溶液を熱架橋させるこ
とによって外部リード端子６がロウ材７を介して取着さ
れる回路配線膜２の下部に配される。
ド端子６がロウ材７を介して取着される回路配線膜２と
接する絶縁膜３ａは、例えば、Ｐーフェニレンジアミン
とピロメリット酸無水物より得られるポリイミドを２０
重量％含んだ４，４’ージアミノジフェニルエーテル
と、ピロメリット酸無水物より得られるポリイミドとの
共重合体で形成されており、ポリマ溶液を絶縁基板１上
にスピンコーティング法により塗布し、しかる後、これ
に約４００℃の熱を加えてポリマ溶液を熱架橋させるこ
とによって外部リード端子６がロウ材７を介して取着さ
れる回路配線膜２の下部に配される。
【００２５】尚、前記外部リード端子６がロウ材７を介
して取着される回路配線膜２と接する絶縁膜３ａはその
熱膨張係数が１０×１０-6／℃未満、あるいは３０×１
０-6／℃を越えると外部リード端子６を取着するロウ材
７と絶縁膜３ａに被着されている回路配線膜２との間に
ロウ材７と絶縁膜３ａの熱膨張係数の相違に伴う大きな
熱応力が発生し、外部リード端子６を回路配線膜２に強
固に取着することができなくなる。従って、前記外部リ
ード端子６がロウ材７を介して取着される回路配線膜２
と接する絶縁膜３ａはその熱膨張係数が１０×１０-6／
℃乃至３０×１０-6／℃の範囲に特定される。
して取着される回路配線膜２と接する絶縁膜３ａはその
熱膨張係数が１０×１０-6／℃未満、あるいは３０×１
０-6／℃を越えると外部リード端子６を取着するロウ材
７と絶縁膜３ａに被着されている回路配線膜２との間に
ロウ材７と絶縁膜３ａの熱膨張係数の相違に伴う大きな
熱応力が発生し、外部リード端子６を回路配線膜２に強
固に取着することができなくなる。従って、前記外部リ
ード端子６がロウ材７を介して取着される回路配線膜２
と接する絶縁膜３ａはその熱膨張係数が１０×１０-6／
℃乃至３０×１０-6／℃の範囲に特定される。
【００２６】かくして上述の多層薄膜配線基板によれ
ば、絶縁基板１の上面に被着させた多層配線部Ａの回路
配線膜２に半導体素子４やコンデンサ５等の電子部品を
半田を介して接続すれば半導体素子４やコンデンサ５等
の電子部品はその各々が回路配線膜２を介して電気的に
接続され、外部リード端子６を他の外部電気回路基板に
接続すれば半導体素子４やコンデンサ５等の電子部品は
外部リード端子６を介して外部電気回路基板に電気的に
接続される。
ば、絶縁基板１の上面に被着させた多層配線部Ａの回路
配線膜２に半導体素子４やコンデンサ５等の電子部品を
半田を介して接続すれば半導体素子４やコンデンサ５等
の電子部品はその各々が回路配線膜２を介して電気的に
接続され、外部リード端子６を他の外部電気回路基板に
接続すれば半導体素子４やコンデンサ５等の電子部品は
外部リード端子６を介して外部電気回路基板に電気的に
接続される。
【００２７】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例において
外部リード端子６の表面にニッケル、金等の耐蝕性に優
れ、且つロウ材と濡れ性の良い金属をメッキ法により
０．１μｍ乃至２０μｍの厚みに被着させておくと外部
リード端子６の酸化腐食を有効に防止することができる
とともに外部リード端子６と外部電気回路基板との接続
を良好となすことができる。従って、前記外部リード端
子６はその表面にニッケル、金等を０．１μｍ乃至２０
μｍの厚みに被着させておくことが好ましい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例において
外部リード端子６の表面にニッケル、金等の耐蝕性に優
れ、且つロウ材と濡れ性の良い金属をメッキ法により
０．１μｍ乃至２０μｍの厚みに被着させておくと外部
リード端子６の酸化腐食を有効に防止することができる
とともに外部リード端子６と外部電気回路基板との接続
を良好となすことができる。従って、前記外部リード端
子６はその表面にニッケル、金等を０．１μｍ乃至２０
μｍの厚みに被着させておくことが好ましい。
【００２８】
【００２９】
【発明の効果】本発明の多層薄膜配線基板によれば、外
部リード端子がロウ付けされる回路配線膜と接する絶縁
膜の熱膨張係数を１０×１０-6／℃乃至３０×１０-6／
℃とするとともに外部リード端子のロウ付けされる回路
配線膜と接する絶縁膜をＰ−フェニレンジアミンとピロ
メリット酸無水物より得られるポリイミドを２０重量％
含んだ４，４’−ジアミノジフェニルエーテルと、ピロ
メリット酸無水物より得られるポリイミドとの共重合体
で形成し、回路配線膜に外部リード端子を取着するロウ
材の熱膨張係数に近似させたことから回路配線膜に外部
リード端子をロウ材を用いて取着し、回路配線膜を外部
リード端子を介して他の外部電気回路に電気的接続する
ようになした際、外部リード端子を取着するロウ材と絶
縁膜に被着されている回路配線膜との間にロウ材と絶縁
膜の熱膨張係数の相違に伴う大きな応力が発生すること
はなく、その結果、外部リード端子は回路配線膜に強固
に取着され、回路配線膜に接続される電子部品を外部リ
ード端子を介して他の外部電気回路に確実に電気的接続
することが可能となる。
部リード端子がロウ付けされる回路配線膜と接する絶縁
膜の熱膨張係数を１０×１０-6／℃乃至３０×１０-6／
℃とするとともに外部リード端子のロウ付けされる回路
配線膜と接する絶縁膜をＰ−フェニレンジアミンとピロ
メリット酸無水物より得られるポリイミドを２０重量％
含んだ４，４’−ジアミノジフェニルエーテルと、ピロ
メリット酸無水物より得られるポリイミドとの共重合体
で形成し、回路配線膜に外部リード端子を取着するロウ
材の熱膨張係数に近似させたことから回路配線膜に外部
リード端子をロウ材を用いて取着し、回路配線膜を外部
リード端子を介して他の外部電気回路に電気的接続する
ようになした際、外部リード端子を取着するロウ材と絶
縁膜に被着されている回路配線膜との間にロウ材と絶縁
膜の熱膨張係数の相違に伴う大きな応力が発生すること
はなく、その結果、外部リード端子は回路配線膜に強固
に取着され、回路配線膜に接続される電子部品を外部リ
ード端子を介して他の外部電気回路に確実に電気的接続
することが可能となる。
【図１】本発明の多層薄膜配線基板の一実施例を示す断
面図である。
面図である。
１・・・・・・絶縁基板 ２・・・・・・回路配線膜 ３・・・・・・絶縁膜 ６・・・・・・外部リード端子 ７・・・・・・ロウ材 Ａ・・・・・・多層配線部
Claims (1)
- 【請求項１】絶縁基板上に薄膜形成技術により有機高分
子材料から成る絶縁膜と金属材料から成る回路配線膜と
を交互に多層に積層するとともに、前記回路配線膜に外
部リード端子をロウ材を介して取着してなる多層薄膜配
線基板であって、前記外部リード端子がロウ材を介して
取着される回路配線膜と接する絶縁膜の熱膨張係数が１
０×１０-6／℃乃至３０×１０-6／℃であるとともに前
記外部リード端子のロウ付けされる回路配線膜と接する
絶縁膜が、Ｐ−フェニレンジアミンとピロメリット酸無
水物より得られるポリイミドを２０重量％含んだ４，
４’−ジアミノジフェニルエーテルと、ピロメリット酸
無水物より得られるポリイミドとの共重合体で形成され
ていることを特徴とする多層薄膜配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14163395A JP3164751B2 (ja) | 1995-06-08 | 1995-06-08 | 多層薄膜配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14163395A JP3164751B2 (ja) | 1995-06-08 | 1995-06-08 | 多層薄膜配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335778A JPH08335778A (ja) | 1996-12-17 |
| JP3164751B2 true JP3164751B2 (ja) | 2001-05-08 |
Family
ID=15296587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14163395A Expired - Fee Related JP3164751B2 (ja) | 1995-06-08 | 1995-06-08 | 多層薄膜配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3164751B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4012375B2 (ja) * | 2001-05-31 | 2007-11-21 | 株式会社ルネサステクノロジ | 配線基板およびその製造方法 |
| JP4689375B2 (ja) * | 2005-07-07 | 2011-05-25 | 富士通株式会社 | 積層基板および該積層基板を有する電子機器 |
-
1995
- 1995-06-08 JP JP14163395A patent/JP3164751B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08335778A (ja) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3164751B2 (ja) | 多層薄膜配線基板 | |
| JP3085616B2 (ja) | 多層配線基板 | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JP4036932B2 (ja) | 複合回路素子 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP2506270B2 (ja) | 高熱伝導性回路基板及び高熱伝導性外囲器 | |
| JP2746798B2 (ja) | 配線基板 | |
| JP3909285B2 (ja) | 配線基板 | |
| JP2823783B2 (ja) | 配線基板 | |
| JP3250944B2 (ja) | 配線基板 | |
| JPH08335777A (ja) | 多層薄膜配線基板 | |
| JPH06164144A (ja) | 多層配線基板 | |
| JPH0823052A (ja) | リード端子付き厚膜ハイブリッドｉｃ用基板 | |
| JPH0653648A (ja) | 配線基板 | |
| JP3973727B2 (ja) | セラミックス回路基板 | |
| JP2975491B2 (ja) | チップ抵抗器 | |
| JPH0864925A (ja) | チップ型電子部品及びその実装方法 | |
| JPS63111697A (ja) | 配線基板およびその製造方法 | |
| JPH10322029A (ja) | 多層配線基板 | |
| JP2004288659A (ja) | 配線基板 | |
| JP3981316B2 (ja) | 半導体素子収納用パッケージ | |
| JPH10326966A (ja) | 多層配線基板 | |
| JP2962846B2 (ja) | 配線基板 | |
| JP3615576B2 (ja) | 薄膜配線基板 | |
| JPH07221220A (ja) | 配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |