JP4036932B2 - 複合回路素子 - Google Patents
複合回路素子 Download PDFInfo
- Publication number
- JP4036932B2 JP4036932B2 JP27509097A JP27509097A JP4036932B2 JP 4036932 B2 JP4036932 B2 JP 4036932B2 JP 27509097 A JP27509097 A JP 27509097A JP 27509097 A JP27509097 A JP 27509097A JP 4036932 B2 JP4036932 B2 JP 4036932B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- capacitor
- substrate
- composite circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
Landscapes
- Fuses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は抵抗とコンデンサ等とを複合した複合回路素子に関するものである。
【従来の技術】
周知の通り、抵抗やコンデンサ等は回路素子として使用され、近来、回路板に実装する抵抗やコンデンサにおいては、チップ化により一層の小型化が図られている。
【０００２】
【発明が解決しようとする課題】
しかしながら、この小型化は抵抗単体、コンデンサ単体についてのものであり、実装の高密度化には限界がある。
周知の通り回路板においては、多層配線構造が公知であり、上記抵抗及びコンデンサにおいても、多層複合化すれば実質上一層の小型化が期待される。
そこで本発明の目的は、抵抗とコンデンサとを積層一体化して実装密度をより一層に高め得る複合回路素子を提供することにある。
すなわち、抵抗やコンデンサは、過負荷時に発熱し、特に積層一体化のもとでは各素子の発生熱の重畳による異常加熱が発生し易いが、その異常加熱を未然に防止できる小型の抵抗・コンデンサ複合回路素子を提供することにある。
【０００３】
〔課題を解決するための手段〕
本発明に係る複合回路保護素子は、高誘電率基板と複数枚の絶縁基板とが積層され、高誘電率基板の両面にコンデンサ電極が配され、絶縁基板の積層界面に膜抵抗が配され、積層体の外面に温度ヒューズエレメントが取付けられ、温度ヒューズエレメントの一端と膜抵抗の一端とがスルホールを経て電気的に接続され、温度ヒューズエレメントの他端に導通された実装はんだ付け用電極、膜抵抗の他端にスルホールを経て導通された実装はんだ付け用電極、両コンデンサ電極の下側電極に導通された実装はんだ付け用電極、両コンデンサ電極の上側電極にスルホールを経て導通された実装はんだ付け用電極が前記積層体の外面に設けられていることを特徴とし、絶縁基板上に膜回路が形成され、この膜回路に半導体及びＩＣが取付けられた、いわゆるハイブリッドＩＣを積層体内に設けることもできる。
【０００４】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態を説明する。
図１の（イ）は本発明に係る複合回路素子の一例を示す図面であり、図１の（ロ）は図１の（イ）におけるｘ−ｘ断面図である。
図２の（イ）は図１の（ロ）におけるイ−イ断面図、図２の（ロ）は図１の（ロ）におけるロ−ロ断面図であり、図２の（ハ）は図１の（イ）の底面図である。
図１及び図２において、１は二枚の絶縁基板１１，１２と一枚の高誘電率基板１３との積層基板である。２１，２２は絶縁基板１１と１２との積層界面に配された抵抗取付用膜電極、２０は膜電極２１，２２間に橋設された膜抵抗であり、膜電極２１，２２及び膜抵抗２０とも絶縁基板１１，１２に一体的に結着されている。
３１，３２は絶縁基板１１の上面（積層基板の上面）に一体的に設けられたヒュ−ズ取付用膜電極、３０は膜電極３１，３２間に橋設された温度ヒュ−ズエレメント、例えば低融点可溶合金片である。これらヒュ−ズ取付用膜電極の一方３１と上記抵抗取付用膜電極の一方２１とはスルホ−ル２３１で電気的に導通されている。４１は同絶縁基板１１の上面に一体的に設けられた抵抗端子用膜電極、４２はコンデンサ端子用膜電極であり、上記抵抗取付用膜電極の他方２２が抵抗端子用膜電極４１にスルホ−ル４２１で電気的に導通されている。
５１は絶縁基板１２と高誘電率基板１３との積層界面に配設されたコンデンサ上側電極、５２は高誘電率基板１３の下面に設けられたコンデンサ下側電極であり、上側電極５１と絶縁基板１２及び高誘電率基板１３との間、下側電極５２と高誘電率基板１３との間が一体的に結着され、また、コンデンサ上側電極５１の耳部５１１がコンデンサ端子用電極４２にスルホ−ル５４１で電気的に導通されている。
４１０は抵抗端子用膜電極４１に対する実装はんだ付け用電極、４２０はコンデンサ端子用膜電極４２に対する実装はんだ付け用電極、３２０はヒュ−ズ取付用膜電極の一方３２に対する実装はんだ付け用電極、５２０はコンデンサ下側電極５２の端部に対する実装はんだ付け用電極である。
６１は低融点可溶合金片３０上に塗布されたフラックス、６２は低融点可溶合金片３０の絶縁封止層、例えば、エポキシ樹脂層である。
【０００５】
図３は上記複合回路素子の電気的等価回路図であり、２０は膜抵抗を、５０はコンデンサを、３０は温度ヒュ−ズエレメントをそれぞれ示し、これらは積層一体化されている。３２０、４１０、４２０及び５２０は実装はんだ付け用電極をそれぞれ示している。これらの電極において、複合回路素子が回路の構成要素として回路に所定の結線パタ−ンで接続されて使用される。
【０００６】
而して、抵抗とコンデンサとが積層によりコンパクトに一体化されているために、過負荷時でのこれらの素子の発生熱が重畳されて温度上昇が加速・激化されるが、温度ヒュ−ズが積層状態で、従って、前記の抵抗・コンデンサの複合体に対し熱伝導的に密接触で配設されているから、温度ヒュ−ズの高感度作動により複合回路素子の異常発熱を未然に防止できる。
【０００７】
本発明に係る複合回路素子においては、回路の構成に応じて積層基板の積層数を増して抵抗素子またはコンデンサ素子或いはその双方の数を所定の複数箇にすることもできる。
また、ハイブリッドIC、すなわち、絶縁基板上に膜回路を形成し、この膜回路に半導体やモノリシックICを取付けてパッケ−ジしたものを積層体内に組み込むこともできる。
【０００８】
上記において、絶縁基板には例えばアルミナセラミックス基板を、高誘電率基板には例えば酸化チタン系やチタン酸バリウム系セラミックス基板を使用できる。上記膜抵抗には例えば酸化ルテニウム等の酸化金属粉末のペ−ストを、電極にはＡｇ系、Ａｇ−Ｐｄ系、Ａｕ系、Ｃｕ系等の導電ペ−スト等を使用できる。
【０００９】
上記図１及び図２に示す複合回路素子は次ぎのようにして製作することができる。
すなわち、（１）未焼成の上側絶縁セラミックス基板（セラミックス粉末とフチラ−ルやアクリル系樹脂等のバンンダ−との混合物をシ−ト状に成形したもの）の上面にヒュ−ズ取付用膜電極、抵抗端子用膜電極、コンデンサ端子用膜電極を導電ペ−ストにより印刷する。（２）また、未焼成の下側絶縁セラミックス基板の上面に抵抗取付用膜電極を導電ペ−ストで印刷し、これらの膜電極間に膜抵抗を抵抗ペ−ストで印刷する。（３）また、未焼成高誘電率セラミックス基板の両面にコンデンサ電極を導電ペ−ストで印刷する。（４）上記（１）〜（３）の印刷未焼成基板を積層し、スルホ−ルを形成し、而るのち、積層基板を焼成一体化する。この焼成により、膜抵抗及び抵抗取付用膜電極と両絶縁セラミックス基板との間、ヒュ−ズ取付用膜電極やコンデンサ端子用膜電極や抵抗端子用膜電極と上側絶縁セラミックス基板との間、高誘電率セラミックス基板と各コンデンサ電極との間が焼結一体化されると共に各スルホ−ルが導電ペ−ストの溶融凝固物で充填されてスルホ−ルによる電気的導通が完結される。（５）最後に、はんだ付け用電極を形成し、ヒュ−ズ取付用膜電極間に低融点可溶合金片を橋設し、この低融点可溶合金片上にフラックスを塗布と、エポキシ樹脂で封止し、これにて複合回路素子の製作を終了する。
【００１０】
【発明の効果】
本発明に係る複合回路素子においては、コンデンサや膜抵抗を積層により複合化しているが、温度ヒュ−ズを積層してコンデンサ・膜抵抗複合素子に熱伝導的に密接して一体化しているから、コンデンサ・膜抵抗複合素子の過負荷時での異常発熱を温度ヒュ−ズの作動により未然に防止できる。従って、積層複合化により小型化され、且つ熱的安全性の保証された複合回路素子を提供できる。
【図面の簡単な説明】
【図１】本発明に係る複合回路素子の一例を示す図面である。
【図２】図２の（イ）は図１の（ロ）におけるイ−イ断面図、図２の（ロ）は図１の（ロ）におけるロ−ロ断面図、図２の（ハ）は図１の（イ）における底面図である。
【図３】本発明に係る複合回路素子の電気等価回路図を示す図面である。
【符号の説明】
１ 積層基板
１１ 絶縁基板
１２ 絶縁基板
１３ 高誘電率基板
２０ 膜抵抗
２１ 抵抗取付用膜電極
２２ 抵抗取付用膜電極
３０ 温度ヒュ−ズエレメント
３１ ヒュ−ズ取付用膜電極
３２ ヒュ−ズ取付用膜電極
５１ コンデンサ電極
５２ コンデンサ電極
２３１ スルホ−ル
４２１ スルホ−ル
５４１ スルホ−ル
【発明の属する技術分野】
本発明は抵抗とコンデンサ等とを複合した複合回路素子に関するものである。
【従来の技術】
周知の通り、抵抗やコンデンサ等は回路素子として使用され、近来、回路板に実装する抵抗やコンデンサにおいては、チップ化により一層の小型化が図られている。
【０００２】
【発明が解決しようとする課題】
しかしながら、この小型化は抵抗単体、コンデンサ単体についてのものであり、実装の高密度化には限界がある。
周知の通り回路板においては、多層配線構造が公知であり、上記抵抗及びコンデンサにおいても、多層複合化すれば実質上一層の小型化が期待される。
そこで本発明の目的は、抵抗とコンデンサとを積層一体化して実装密度をより一層に高め得る複合回路素子を提供することにある。
すなわち、抵抗やコンデンサは、過負荷時に発熱し、特に積層一体化のもとでは各素子の発生熱の重畳による異常加熱が発生し易いが、その異常加熱を未然に防止できる小型の抵抗・コンデンサ複合回路素子を提供することにある。
【０００３】
〔課題を解決するための手段〕
本発明に係る複合回路保護素子は、高誘電率基板と複数枚の絶縁基板とが積層され、高誘電率基板の両面にコンデンサ電極が配され、絶縁基板の積層界面に膜抵抗が配され、積層体の外面に温度ヒューズエレメントが取付けられ、温度ヒューズエレメントの一端と膜抵抗の一端とがスルホールを経て電気的に接続され、温度ヒューズエレメントの他端に導通された実装はんだ付け用電極、膜抵抗の他端にスルホールを経て導通された実装はんだ付け用電極、両コンデンサ電極の下側電極に導通された実装はんだ付け用電極、両コンデンサ電極の上側電極にスルホールを経て導通された実装はんだ付け用電極が前記積層体の外面に設けられていることを特徴とし、絶縁基板上に膜回路が形成され、この膜回路に半導体及びＩＣが取付けられた、いわゆるハイブリッドＩＣを積層体内に設けることもできる。
【０００４】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態を説明する。
図１の（イ）は本発明に係る複合回路素子の一例を示す図面であり、図１の（ロ）は図１の（イ）におけるｘ−ｘ断面図である。
図２の（イ）は図１の（ロ）におけるイ−イ断面図、図２の（ロ）は図１の（ロ）におけるロ−ロ断面図であり、図２の（ハ）は図１の（イ）の底面図である。
図１及び図２において、１は二枚の絶縁基板１１，１２と一枚の高誘電率基板１３との積層基板である。２１，２２は絶縁基板１１と１２との積層界面に配された抵抗取付用膜電極、２０は膜電極２１，２２間に橋設された膜抵抗であり、膜電極２１，２２及び膜抵抗２０とも絶縁基板１１，１２に一体的に結着されている。
３１，３２は絶縁基板１１の上面（積層基板の上面）に一体的に設けられたヒュ−ズ取付用膜電極、３０は膜電極３１，３２間に橋設された温度ヒュ−ズエレメント、例えば低融点可溶合金片である。これらヒュ−ズ取付用膜電極の一方３１と上記抵抗取付用膜電極の一方２１とはスルホ−ル２３１で電気的に導通されている。４１は同絶縁基板１１の上面に一体的に設けられた抵抗端子用膜電極、４２はコンデンサ端子用膜電極であり、上記抵抗取付用膜電極の他方２２が抵抗端子用膜電極４１にスルホ−ル４２１で電気的に導通されている。
５１は絶縁基板１２と高誘電率基板１３との積層界面に配設されたコンデンサ上側電極、５２は高誘電率基板１３の下面に設けられたコンデンサ下側電極であり、上側電極５１と絶縁基板１２及び高誘電率基板１３との間、下側電極５２と高誘電率基板１３との間が一体的に結着され、また、コンデンサ上側電極５１の耳部５１１がコンデンサ端子用電極４２にスルホ−ル５４１で電気的に導通されている。
４１０は抵抗端子用膜電極４１に対する実装はんだ付け用電極、４２０はコンデンサ端子用膜電極４２に対する実装はんだ付け用電極、３２０はヒュ−ズ取付用膜電極の一方３２に対する実装はんだ付け用電極、５２０はコンデンサ下側電極５２の端部に対する実装はんだ付け用電極である。
６１は低融点可溶合金片３０上に塗布されたフラックス、６２は低融点可溶合金片３０の絶縁封止層、例えば、エポキシ樹脂層である。
【０００５】
図３は上記複合回路素子の電気的等価回路図であり、２０は膜抵抗を、５０はコンデンサを、３０は温度ヒュ−ズエレメントをそれぞれ示し、これらは積層一体化されている。３２０、４１０、４２０及び５２０は実装はんだ付け用電極をそれぞれ示している。これらの電極において、複合回路素子が回路の構成要素として回路に所定の結線パタ−ンで接続されて使用される。
【０００６】
而して、抵抗とコンデンサとが積層によりコンパクトに一体化されているために、過負荷時でのこれらの素子の発生熱が重畳されて温度上昇が加速・激化されるが、温度ヒュ−ズが積層状態で、従って、前記の抵抗・コンデンサの複合体に対し熱伝導的に密接触で配設されているから、温度ヒュ−ズの高感度作動により複合回路素子の異常発熱を未然に防止できる。
【０００７】
本発明に係る複合回路素子においては、回路の構成に応じて積層基板の積層数を増して抵抗素子またはコンデンサ素子或いはその双方の数を所定の複数箇にすることもできる。
また、ハイブリッドIC、すなわち、絶縁基板上に膜回路を形成し、この膜回路に半導体やモノリシックICを取付けてパッケ−ジしたものを積層体内に組み込むこともできる。
【０００８】
上記において、絶縁基板には例えばアルミナセラミックス基板を、高誘電率基板には例えば酸化チタン系やチタン酸バリウム系セラミックス基板を使用できる。上記膜抵抗には例えば酸化ルテニウム等の酸化金属粉末のペ−ストを、電極にはＡｇ系、Ａｇ−Ｐｄ系、Ａｕ系、Ｃｕ系等の導電ペ−スト等を使用できる。
【０００９】
上記図１及び図２に示す複合回路素子は次ぎのようにして製作することができる。
すなわち、（１）未焼成の上側絶縁セラミックス基板（セラミックス粉末とフチラ−ルやアクリル系樹脂等のバンンダ−との混合物をシ−ト状に成形したもの）の上面にヒュ−ズ取付用膜電極、抵抗端子用膜電極、コンデンサ端子用膜電極を導電ペ−ストにより印刷する。（２）また、未焼成の下側絶縁セラミックス基板の上面に抵抗取付用膜電極を導電ペ−ストで印刷し、これらの膜電極間に膜抵抗を抵抗ペ−ストで印刷する。（３）また、未焼成高誘電率セラミックス基板の両面にコンデンサ電極を導電ペ−ストで印刷する。（４）上記（１）〜（３）の印刷未焼成基板を積層し、スルホ−ルを形成し、而るのち、積層基板を焼成一体化する。この焼成により、膜抵抗及び抵抗取付用膜電極と両絶縁セラミックス基板との間、ヒュ−ズ取付用膜電極やコンデンサ端子用膜電極や抵抗端子用膜電極と上側絶縁セラミックス基板との間、高誘電率セラミックス基板と各コンデンサ電極との間が焼結一体化されると共に各スルホ−ルが導電ペ−ストの溶融凝固物で充填されてスルホ−ルによる電気的導通が完結される。（５）最後に、はんだ付け用電極を形成し、ヒュ−ズ取付用膜電極間に低融点可溶合金片を橋設し、この低融点可溶合金片上にフラックスを塗布と、エポキシ樹脂で封止し、これにて複合回路素子の製作を終了する。
【００１０】
【発明の効果】
本発明に係る複合回路素子においては、コンデンサや膜抵抗を積層により複合化しているが、温度ヒュ−ズを積層してコンデンサ・膜抵抗複合素子に熱伝導的に密接して一体化しているから、コンデンサ・膜抵抗複合素子の過負荷時での異常発熱を温度ヒュ−ズの作動により未然に防止できる。従って、積層複合化により小型化され、且つ熱的安全性の保証された複合回路素子を提供できる。
【図面の簡単な説明】
【図１】本発明に係る複合回路素子の一例を示す図面である。
【図２】図２の（イ）は図１の（ロ）におけるイ−イ断面図、図２の（ロ）は図１の（ロ）におけるロ−ロ断面図、図２の（ハ）は図１の（イ）における底面図である。
【図３】本発明に係る複合回路素子の電気等価回路図を示す図面である。
【符号の説明】
１ 積層基板
１１ 絶縁基板
１２ 絶縁基板
１３ 高誘電率基板
２０ 膜抵抗
２１ 抵抗取付用膜電極
２２ 抵抗取付用膜電極
３０ 温度ヒュ−ズエレメント
３１ ヒュ−ズ取付用膜電極
３２ ヒュ−ズ取付用膜電極
５１ コンデンサ電極
５２ コンデンサ電極
２３１ スルホ−ル
４２１ スルホ−ル
５４１ スルホ−ル
Claims (2)
- 高誘電率基板と複数枚の絶縁基板とが積層され、高誘電率基板の両面にコンデンサ電極が配され、絶縁基板の積層界面に膜抵抗が配され、積層体の外面に温度ヒューズエレメントが取付けられ、温度ヒューズエレメントの一端と膜抵抗の一端とがスルホールを経て電気的に接続され、温度ヒューズエレメントの他端に導通された実装はんだ付け用電極、膜抵抗の他端にスルホールを経て導通された実装はんだ付け用電極、両コンデンサ電極の下側電極に導通された実装はんだ付け用電極、両コンデンサ電極の上側電極にスルホールを経て導通された実装はんだ付け用電極が前記積層体の外面に設けられていることを特徴とす複合回路素子。
- 絶縁基板上に膜回路が形成され、この膜回路に半導体及びＩＣが取付けられたハイブリッドＩＣが積層体内に設けられている請求項１記載の複合回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27509097A JP4036932B2 (ja) | 1997-09-22 | 1997-09-22 | 複合回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27509097A JP4036932B2 (ja) | 1997-09-22 | 1997-09-22 | 複合回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1196872A JPH1196872A (ja) | 1999-04-09 |
| JP4036932B2 true JP4036932B2 (ja) | 2008-01-23 |
Family
ID=17550663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27509097A Expired - Fee Related JP4036932B2 (ja) | 1997-09-22 | 1997-09-22 | 複合回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4036932B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101533996B1 (ko) | 2014-10-23 | 2015-07-06 | 주식회사 에스엠하이테크 | 온도 퓨즈 기능을 가진 smd형 마이크로 복합 퓨즈 및 그 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5396304B2 (ja) * | 2010-02-17 | 2014-01-22 | 内橋エステック株式会社 | 抵抗付き温度ヒューズの製造方法 |
| JP5433455B2 (ja) * | 2010-02-17 | 2014-03-05 | 内橋エステック株式会社 | 抵抗付き温度ヒューズの製造方法 |
-
1997
- 1997-09-22 JP JP27509097A patent/JP4036932B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101533996B1 (ko) | 2014-10-23 | 2015-07-06 | 주식회사 에스엠하이테크 | 온도 퓨즈 기능을 가진 smd형 마이크로 복합 퓨즈 및 그 제조방법 |
| US9847202B2 (en) | 2014-10-23 | 2017-12-19 | Sm Hi-Tech Co., Ltd. | SMD micro mixed fuse having thermal fuse function and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1196872A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0714105B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JPH098217A (ja) | 半導体素子収納用パッケージ | |
| US5652466A (en) | Package for a semiconductor element | |
| JP4036933B2 (ja) | 抵抗・温度ヒュ−ズ及びその製作方法 | |
| JP4036932B2 (ja) | 複合回路素子 | |
| JP3520540B2 (ja) | 多層基板 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JP3860425B2 (ja) | 回路基板、その製造方法、自動車用電子回路装置 | |
| JP4471470B2 (ja) | 半導体装置 | |
| JP3854095B2 (ja) | 多層回路基板 | |
| JP3909285B2 (ja) | 配線基板 | |
| JP3164751B2 (ja) | 多層薄膜配線基板 | |
| JP2572626Y2 (ja) | 多層回路基板 | |
| JP3025379B2 (ja) | 積層コンデンサの製造方法 | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP2667486B2 (ja) | セラミックス回路基板 | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
| JP3250944B2 (ja) | 配線基板 | |
| JP3872402B2 (ja) | 配線基板 | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JPH0714109B2 (ja) | セラミック複合回路基板 | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP3872401B2 (ja) | 配線基板 | |
| JPH0555718A (ja) | 回路基板 | |
| JP2007173616A (ja) | 電子部品搭載用基板および電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |