JP2003298069A

JP2003298069A - 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置

Info

Publication number: JP2003298069A
Application number: JP2003022292A
Authority: JP
Inventors: Keiichi Sano; 景一佐野; Tsutomu Yamada; 努山田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-01-30
Filing date: 2003-01-30
Publication date: 2003-10-17

Abstract

(57)【要約】【課題】遮光層上方の非晶質半導体にレーザを照射する
ことで多結晶半導体を生成する工程を備える場合であ
れ、表示品位を好適に保つことのできる半導体表示装置
及びその製造方法を提供する。【解決手段】ガラス基板１上には、遮光層２が形成され
ており、これらガラス基板１及び遮光層２上には、窒化
シリコン層３及び酸化シリコン層４が積層形成されてい
る。この酸化シリコン層４上にトランジスタＤＴＦＴを
構成する多結晶シリコン層４となる非晶質シリコン層を
形成する。そして、この非晶質シリコン層にレーザを照
射することで、多結晶シリコン層１０を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体表示装置及び
その製造方法に関し、詳しくは駆動素子への光の照射を
遮る遮光層を備えた半導体表示装置及びその製造方法に
関する。

【０００２】

【従来の技術】こうした半導体表示装置の一例として、
図８に、従来の液晶表示装置の断面構造を示す。この液
晶表示装置は、以下の工程にて製造される。まず、ガラ
ス基板１００上に、金属を成膜してこれをパターニング
することで、遮光層１０１を形成する。次に、これら遮
光層１０１及びガラス基板１００上に酸化シリコン（Ｓ
ｉＯ₂）からなる絶縁層１０２を成膜する。そして、こ
の絶縁層１０２上に、多結晶シリコン層１１０とする非
晶質シリコン層を形成し、これにレーザを照射すること
で、多結晶シリコン層１１０を形成する。なお、上記絶
縁層１０２は、導電性の遮光層１０１と多結晶シリコン
層１１０とを絶縁するとともに、多結晶シリコン層１１
０への不純物の侵入を防ぐために設けられている。すな
わち、ガラス基板１００上に非晶質シリコン層を成膜し
てレーザを照射すると、短時間ではあるが非晶質シリコ
ン層だけでなくガラス基板１００が高温となり、同基板
１００内部の不純物がしみだして多結晶シリコン層１１
０に悪影響を与えることがあるためである。

【０００３】こうして多結晶シリコン層１１０が形成さ
れると、その上にゲート絶縁膜を構成する絶縁層１１１
及びゲート１１２を順次形成する。なお、上記多結晶シ
リコン層１１０のドレイン１１０ｄ、チャネル１１０
ｃ、ソース１１０ｓは、多結晶シリコン層１１０に不純
物を注入するなどして生成される。こうして液晶を駆動
する駆動素子としての薄膜トランジスタＴＦＴが生成さ
れる。また、これら絶縁層１１１やゲート１１２を、層
間絶縁膜１１３で覆う。そして、層間絶縁膜１１３及び
絶縁層１１１にコンタクトホール１２０を開口し、同コ
ンタクトホール１２０を介してそれぞれ上記ドレイン１
１０ｄ、ソース１１０ｓと導通をとるかたちで層間絶縁
膜１１３上に電極１２１を形成する。

【０００４】その後、層間絶縁膜１１３及び電極１２１
上には平坦化層１３０を形成するとともに、これにコン
タクトホール１３１を開口し、上記電極１２１とコンタ
クトをとりつつ透明な画素電極１４０を形成する。

【０００５】

【発明が解決しようとする課題】上述のように、ガラス
基板１００及び遮光層１０１と、非晶質シリコン層との
層間には、絶縁層１０２を予め成膜しておくことで、非
晶質シリコン層へのレーザ照射時におけるガラス基板１
００からの不純物がシリコン層に侵入するのを抑制す
る。しかし、こうした非晶質シリコン層へのレーザの照
射時には、遮光層１０１やその上面の不純物が絶縁層１
０２に拡散することもある。これは、非晶質シリコン層
にレーザが照射されることで、同非晶質シリコン層のみ
ならず、上記遮光層や絶縁層までも高温となることによ
るもの考えられる。このように、絶縁層１０２に不純物
が拡散するようなことがあると、表示装置としての表示
品位の低下も免れない。

【０００６】なお、上記液晶表示装置に限らず、遮光層
の上方に非晶質半導体を形成してこれにレーザを照射す
ることで生成される多結晶半導体を用いて駆動素子が生
成される半導体表示装置にあっては、絶縁層への不純物
の拡散に起因するこうした実情も概ね共通したものとな
っている。

【０００７】本発明は上記実情に鑑みてなされたもので
あり、その目的は、遮光層上方の非晶質半導体にレーザ
を照射することで多結晶半導体を生成する工程を備える
場合であれ、表示品位を好適に保つことのできる半導体
表示装置、その製造方法及びアクティブマトリクス型表
示装置を提供することにある。

【０００８】

【課題を解決するための手段】請求項１記載の発明は、
遮光層上方に駆動素子を構成する多結晶半導体層が設け
られる半導体表示装置において、前記多結晶半導体層及
び前記遮光層間に不純物の拡散を抑制するブロッキング
層を備えるとともに、前記多結晶半導体層が該ブロッキ
ング層よりも前記多結晶半導体との間の界面準位の低い
絶縁層上に形成されてなることをその要旨とする。

【０００９】請求項２記載の発明は、請求項１記載の発
明において、前記遮光層は、その端部が透明基板側に広
がるテーパ状に形成されてなることをその要旨とする。

【００１０】請求項３記載の発明は、前記遮光層には、
該遮光層の上方に形成される駆動素子を走査する走査線
と同一信号又は定電圧が印加されることを特徴とする請
求項１又は２に記載の半導体表示装置。

【００１１】請求項４記載の発明は、請求項１又は２記
載の発明において、前記絶縁層が酸化シリコンからな
り、前記ブロッキング層が窒化シリコンからなることを
その要旨とする。

【００１２】請求項５記載の発明は、透明基板上に遮光
層を形成する工程と、前記遮光層及び透明基板上方に不
純物の拡散を抑制するブロッキング層を形成する工程
と、前記ブロッキング層の上方に該ブロッキング層より
も界面準位の低い絶縁層を形成する工程と、前記絶縁層
上に非晶質半導体層を形成する工程と、該非晶質半導体
層に光エネルギを照射してこれを多結晶化する工程とを
備えることをその要旨とする。

【００１３】請求項６記載の発明は、請求項５記載の発
明において、前記遮光層の端部を前記透明基板側に広が
るテーパ状に形成することをその要旨とする。

【００１４】請求項７記載の発明は、前記遮光層には、
該遮光層の上方に形成される駆動素子を走査する走査線
と同一信号又は定電圧が印加されることを特徴とする請
求項５又は６に記載の半導体表示装置の製造方法。

【００１５】請求項８記載の発明は、請求項５又は６記
載の発明において、前記ブロッキング層を形成する工程
から前記非晶質半導体層を形成する工程までを同一の装
置内で連続して行うことをその要旨とする。

【００１６】請求項９記載の発明は、請求項５〜８のい
ずれか１項に記載の発明において、前記絶縁層として酸
化シリコンを用いるとともに、前記ブロッキング層とし
て窒化シリコンを用いることをその要旨とする。

【００１７】請求項１０記載の発明は、同一基板上に、
画素領域とドライバ領域とを備え、前記画素領域は複数
の画素が配置され、各画素は画素領域トランジスタと表
示素子を備え、前記ドライバ領域は、前記画素領域の各
画素を駆動するための信号を出力する複数のドライバ領
域トランジスタを備えた、アクティブマトリクス型表示
装置であって、前記画素領域トランジスタ及び前記ドラ
イバ領域トランジスタは、いずれも能動層として同一材
料である多結晶半導体を用い、前記基板上にトップゲー
ト型トランジスタとして構成され、前記画素領域トラン
ジスタ及び前記ドライバ領域トランジスタの多結晶半導
体層の下層には、不純物の拡散を抑制するブロッキング
層と、該多結晶半導体能動層と接して形成されブロッキ
ング層よりも前記多結晶半導体能動層との間の界面準位
の低い絶縁層と、が基板側から順に形成されており、更
に、前記画素領域トランジスタの多結晶半導体能動層の
下層には、前記絶縁層及び前記ブロッキング層を挟んで
遮光層が配置されていることを要旨とする。

【００１８】請求項１１記載の発明は、請求項１０記載
のアクティブマトリクス型表示装置において、前記遮光
層は、前記基板側に向かって広がるテーパ側面を備えて
いることを特徴とする請求項１０記載のアクティブマト
リクス型表示装置。

【００１９】請求項１２記載の発明は、請求項１０又は
１１記載のアクティブマトリクス型表示装置において、
前記遮光層には、該遮光層の上方に形成される前記画素
領域薄膜トランジスタを走査する走査線と同一信号又は
定電圧が印加されていることを要旨とする。

【００２０】

【発明の実施の形態】以下、本発明にかかる半導体表示
装置及びその製造方法を液晶表示装置及びその製造方法
に適用した一実施形態について、図面を参照しつつ説明
する。

【００２１】図１は、本実施形態にかかる液晶表示装置
についての概略回路構成図であり、同一基板上に形成さ
れた画素領域及びその周辺に形成されたドライバ領域を
示している。図２（ａ）は、図１に示したような液晶表
示装置の画素領域における表示の最小単位としての１画
素（１ドット）近傍の平面構成を示している。

【００２２】図２（ａ）に示されるトップゲート型ダブ
ルゲートトランジスタＤＴＦＴのドレイン１０ｄ、チャ
ネル１０ｃ、ソース１０ｓは、多結晶シリコン層１０中
に形成されている。そして、このトランジスタＤＴＦＴ
のドレイン１０ｄには、コンタクトホール２２を介し
て、データ（ドレイン）信号線２３が接続されている。
また、ゲート１２はゲート信号線１５と一体に形成され
ている。一方、トランジスタＤＴＦＴのソース１０ｓに
は、コンタクトホール２０を介して透明な画素電極４０
が接続されている。

【００２３】そして、Ｈドライバから対応するデータ信
号線２３に印加される表示信号（映像信号）は、Ｖドラ
イバから対応するゲート信号線１５を介してゲート１２
に走査信号（選択信号）が印加されトランジスタＤＴＦ
Ｔがオン状態となることで、ドレイン１０ｄ及びソース
１０ｓを介して画素電極４０に印加される。なお、この
実施例では、多結晶シリコン層１０はソース１０ｓの形
成領域から更に外側（隣接画素側）に延長され、この延
長された部分と、その上方にゲート１２と同一材料にて
形成された電極１３と、で保持容量を形成している。こ
の保持容量の電極１３は、互いに保持容量線１６によっ
て接続されている。このように保持容量を各画素に設け
ることで、ソース１０ｓに出力された映像信号を、当該
画素電極４０の駆動に十分な時間保持することを可能と
する。

【００２４】ここで、画素領域の上記トランジスタＤＴ
ＦＴの下方には、遮光層２が形成されている。この遮光
層２は、上記ゲート信号線１５に沿って形成されるとと
もに、ゲート信号線１５の幅よりも大きな幅を有する。
これにより、同トランジスタＤＴＦＴの下方、つまり基
板１側から入射する光は、遮光層２によって遮られチャ
ネル１０ｃに照射されてしまうことが妨げられている。
なお、上記ゲート信号線１５と遮光層２とは、ここでは
図２には図示していない（図１で回路を図示）が電気的
に接続されている。

【００２５】図２（ｂ）は、図２（ａ）のＡ−Ａ線に沿
った断面構成を示している。

【００２６】同図２（ｂ）に示されるように、ガラス基
板１上には、例えばクロム（Ｃｒ）、モリブデン（Ｍ
ｏ）、チタン（Ｔｉ）、タングステン（Ｗ）などの高融
点金属膜からなる上記遮光層２が形成されている。そし
て、この遮光層２上には、窒化シリコン（ＳｉＮ）層３
と、酸化シリコン（ＳｉＯ₂）層４が順次積層形成され
ている。また、この酸化シリコン層４上に、多結晶シリ
コン層１０が形成されている。この多結晶シリコン層１
０には、不純物が注入されることで所定の導電性が付与
されており、これにより、上記ドレイン１０ｄ、チャネ
ル１０ｃ、ソース１０ｓがそれぞれ形成されている。こ
の多結晶シリコン層１０上には、上記トランジスタＤＴ
ＦＴのゲート絶縁膜及び保持容量の誘電膜として機能す
る酸化シリコン（ＳｉＯ₂）及び窒化シリコン（Ｓｉ
Ｎ）の積層膜からなる絶縁層１１が形成されている。そ
して、上記絶縁層１１上には、例えばクロム（Ｃｒ）、
モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン
（Ｗ）などの高融点金属膜からなる上記ゲート１２や電
極１３が形成されている。

【００２７】これら絶縁層１１やゲート１２、電極１３
上には、窒化シリコン（ＳｉＮ）膜と酸化シリコン（Ｓ
ｉＯ₂）膜とが積層形成された層間絶縁膜１４が形成さ
れている。そして、この層間絶縁膜１４には、上記トラ
ンジスタＤＴＦＴのソース１０ｓ及びドレイン１０ｄの
対応領域においてコンタクトホール２０及び２２が形成
されている。そして、これらコンタクトホール２０及び
２２を介して、上記ソース１０ｓ及び電極２１間、並び
にドレイン１０ｄ及びデータ信号線２３間のコンタクト
がとられている。なお、これらデータ信号線２３や電極
２１は、モリブデン（Ｍｏ）、アルミ（Ａｌ）、モリブ
デン（Ｍｏ）の積層膜にて形成されている。

【００２８】また、層間絶縁膜１４やドレイン信号線２
３、電極２１上には、これらを覆って有機樹脂からなる
平坦化層３０が形成されている。そして、この平坦化層
３０にコンタクトホール３１が形成され、同コンタクト
ホール３１を介して電極２１及びＩＴＯ（Indium Tin O
xide）からなる画素電極４０間が電気的に接続されてい
る。

【００２９】上記表示装置では、遮光層２上に不純物の
上層への拡散を防ぐブロッキング層として、窒化シリコ
ン層３、そしてこのブロッキング層の上層に、多結晶シ
リコン層との界面における界面準位がブロッキング層よ
りも低い絶縁層として、酸化シリコン層４が順次積層形
成されており、この酸化シリコン層４上に多結晶シリコ
ン層１０が形成されている。このため、遮光層２上方の
非晶質シリコン層にレーザを照射することで多結晶シリ
コン層１０を生成する工程を備える場合であれ、表示品
位を好適に保つことができるようになる。

【００３０】すなわち、遮光層２上に窒化シリコン層３
が形成されているために、多結晶シリコン層１０とする
非晶質シリコン層へのレーザ照射時において、遮光層２
材料や、同遮光層２上の不純物が酸化シリコン層４に拡
散することを防ぐことができる。更に、多結晶シリコン
層１０が窒化シリコン層３より界面準位の低い酸化シリ
コン層４上に形成されているため、同多結晶シリコン層
１０を用いて構成されるトランジスタＤＴＦＴの特性も
良好に保つことができる。これに対し、窒化シリコン層
３上に直接多結晶シリコン層１０を形成する場合には、
この界面準位が高いために、キャリアのトラップが増大
する、あるいはトランジスタＤＴＦＴの閾値が変化する
等、特性変動を招くこととなる。

【００３１】更に、本実施形態では、上記遮光層２の端
部（側壁）をガラス基板１側に広がるテーパ状に形成し
た。これにより、遮光層２の形成部とそれ以外の部分と
でガラス基板１に生じる段差を緩和することができるた
め、ガラス基板１上に窒化シリコン層３や酸化シリコン
層４を形成する際、これらに亀裂が生じる等の問題を回
避することができるようになる。

【００３２】なお、図１に示した画素領域を駆動するＨ
ドライバ、Ｖドライバ中にも上記画素領域内の各画素Ｔ
ＦＴ（ＤＴＦＴ）の多結晶シリコン層と同一の多結晶シ
リコン層を能動層として用いた駆動素子（薄膜トランジ
スタ）を採用することができる。この場合に、ドライバ
のトランジスタの下層には、図３のように、遮光層を設
けない構造を採用することができる。ドライバ領域で
は、トランジスタに高速動作が要求され、多結晶シリコ
ンのグレインサイズ（粒径）が大きいことが好ましく、
一方画素領域のトランジスタには、リーク電流が小さく
かつ各画素での特性ばらつきが小さいことが要求され、
そのためにはグレインサイズが大きいことより、結晶粒
界の数など特性に影響を及ぼす要因が各ＴＦＴでできる
だけ等しいことが要求される。また、同一条件で非晶質
シリコンにレーザを照射して多結晶化アニールを行った
場合、下層に熱伝導性の高い金属層である遮光層２が有
る方が熱拡散速度が速く、最終的に得られるグレインサ
イズが小さくなる傾向がある。そこで、ドライバ領域で
はＴＦＴの下層には遮光層２を設けず（遮光層のパター
ニング時に除去する）、画素領域のＴＦＴの下層にのみ
遮光層２を設け、同一条件で非晶質シリコンをアニール
することで、それぞれの領域において適切なグレインサ
イズの多結晶シリコンを得ることができる。なお、後述
するように、同一エネルギー条件でアニールを行うこと
で、いずれの領域にとっても適切なグレインサイズを得
るには、多結晶シリコン層１０の下に位置する絶縁層４
とブロッキング層３の厚さを調整してこれらを絶縁層と
ブロッキング層による熱容量の最適化を図ることが好ま
しい。

【００３３】次に、本実施形態の液晶表示装置の製造手
順について説明する。

【００３４】この一連の工程では、まず図４（ａ）に示
すように、ガラス基板１上に、上記遮光層２を形成すべ
く、上記高融点金属膜を、スパッタ法にて例えば膜厚
「２００ｎｍ」にて成膜し、パターニングする。このパ
ターニングに際しては、上記のように、遮光層２の端部
（側壁）をガラス基板１側に広がるテーパ状に形成す
る。

【００３５】次に、上記遮光層２の形成時に用いたスパ
ッタ装置とは別の装置にて、上記窒化シリコン層３等を
成膜する。すなわち、この例では、プラズマＣＶＤ（Ch
emical Vapor Deposition：化学気相成長）装置にパタ
ーニングされた遮光層２を有する基板を搬入し、プラズ
マＣＶＤ法を用いて、図４（ｂ）に示すように窒化シリ
コンを例えば膜厚「５０ｎｍ」にて成膜することで上記
ブロッキング層としての窒化シリコン層３を形成する。
これに続いて同じくプラズマＣＶＤ法を用いて、図４
（ｃ）に示すように、酸化シリコンを例えば膜厚「１３
０ｎｍ」にて成膜することで上記絶縁層としての酸化シ
リコン層４を形成する。更に、図４（ｄ）に示すよう
に、プラズマＣＶＤ法にて非晶質シリコン層１０’を例
えば膜厚「５０ｎｍ」にて成膜する。

【００３６】これら図４（ｂ）〜図４（ｄ）に示す窒化
シリコン層３から非晶質シリコン層１０’までの形成工
程を、本実施形態では同一の装置（ＣＶＤ装置）内で連
続して行う。すなわち、図５に模式的に示されるような
複数のチャンバ（チャンバＡ、Ｂ、Ｃ）を備えるマルチ
チャンバを用いることで、これら窒化シリコン層３から
非晶質シリコン層１０’までの成膜を真空中で連続して
行う。これにより、これら窒化シリコン層３から非晶質
シリコン層１０’までの層に対して不純物が混入するこ
とを抑制する。

【００３７】こうして窒化シリコン層３から非晶質シリ
コン層１０’までを連続成膜した後、同成膜に用いた装
置から、非晶質シリコン層１０’まで形成されたガラス
基板１を取り出す。そして、図４（ｅ）に示すように、
非晶質シリコン層１０’に多結晶化アニールとしてレー
ザを照射することでこれを多結晶化する。

【００３８】そして、図６（ａ）に示すように、これを
パターニングすることで多結晶シリコン層１０を形成
し、更にイオンドーピングを用いて例えばボロンやリン
を「１×１０¹³」程度ドーピングした後レジストマスク
６０を介してリンを「１×１０ ¹⁵」程度ドーピングす
る。次に、レジストマスク６０と取り除いた後、図６
（ｂ）に示されるように、プラズマＣＶＤ法を用いて、
例えば膜厚「１３０ｎｍ」の酸化シリコン（ＳｉＯ₂）
と例えば膜厚「５０ｎｍ」の窒化シリコン（ＳｉＮ）と
を積層することで絶縁層１１を形成する。そして、図６
（ｃ）に示すように、上記ゲート１２や電極１３等を形
成すべく、高融点金属膜を例えば膜厚「２００ｎｍ」に
て成膜してパターニングし、ゲート１２をマスクとして
リン等を例えば「１×１０¹³」程度ドーピングする。こ
れにより、上記チャネル１０ｃ及びドレイン１０ｄ、並
びにチャネル１０ｃ及びソース１０ｓ間にＬＤＤ（Ligh
tly Doped Drain）を形成する。

【００３９】次に、図６（ｄ）に示すように、例えば膜
厚「１００ｎｍ」の窒化シリコンと例えば膜厚「５００
ｎｍ」の酸化シリコンとをプラズマＣＶＤ法にて積層形
成することで層間絶縁膜１４を形成し、絶縁層１１及び
層間絶縁膜１４に上記コンタクトホール２０、２２を開
口する。そして、図６（ｅ）に示すように、例えば、膜
厚「１００ｎｍ」のモリブデン（Ｍｏ）、膜厚「４００
ｎｍ」のアルミ（Ａｌ）、膜厚「１００ｎｍ」のモリブ
デン（Ｍｏ）を積層することで、上記ゲート信号線１５
や電極２１を形成する。更に、この上に、図２（ｂ）に
示すような上記平坦化層３０を形成するなどして先の図
１に示した表示装置を形成する。

【００４０】以上説明した本実施形態によれば、以下の
効果が得られるようになる。

【００４１】（１）遮光層２上に窒化シリコン層３及び
酸化シリコン層４及び多結晶シリコン層１０を積層形成
した。これにより、同多結晶シリコン層１０とする非晶
質シリコン１０’にレーザを照射する際、遮光層２及び
その上面の不純物が酸化シリコン層４へ拡散すること
が、窒化シリコン層３にて好適に抑制される。また、窒
化シリコン層３よりも界面準位の低い酸化シリコン層４
上に多結晶シリコン層１０を形成することで、この多結
晶シリコン層１０を用いて構成されるトランジスタＤＴ
ＦＴの特性を好適に維持することができる。

【００４２】（２）遮光層２の端部をガラス基板１側に
広がるテーパ状に形成することで、ガラス基板１上の遮
光層２の形成部分と、それ以外の部分との段差を緩和す
ることができる。このため、窒化シリコン層３や酸化シ
リコン層４の成膜に際し、これらに亀裂が生じる等の問
題を回避することができる。

【００４３】（３）窒化シリコン層３から非晶質シリコ
ン層１０’までの成膜を同一の装置内で連続的に行う。
このため、これらの成膜時にこれら各層が外気に浸され
ることを回避することができ、ひいては窒化シリコン層
３から非晶質シリコン層１０までの層内への不純物の混
入を好適に抑制することができる。

【００４４】なお、上記実施形態は、以下のように変更
して実施してもよい。

【００４５】・上記実施形態で例示した各材料は、適宜
変更してよい。例えば、データ信号線２３や電極２１等
は、アルミ（Ａｌ）及び、シリコンアルミ（Ａｌ−Ｓ
ｉ）及び、銅（Ｃｕ）のいずれか、若しくは、それらと
モリブデン（Ｍｏ）やチタン（Ｔｉ）等の高融点金属と
の積層膜とによって形成してもよい。また、ガラス基板
１の代わりに、透明なプラスチック基板等、任意の透明
基板を用いてもよい。

【００４６】・上記実施形態で例示した各膜厚は、成膜
速度やコンタクトホール形成時間等を考慮して、適宜変
更してもよい。例えば、酸化シリコン層４の膜厚を、
「５０ｎｍ〜４０００ｎｍ」とし、窒化シリコン層３の
膜厚を「５０ｎｍ〜２０００ｎｍ」としてもよい。

【００４７】ここで、ドライバ領域では、金属の遮光層
を形成せず、同一条件のレーザアニールにて非晶質シリ
コンを多結晶化して、ドライバ領域でも画素領域でも適
切なグレインサイズの多結晶シリコン層を得る場合に
は、上記ブロッキング層及び絶縁層の厚さは、多結晶シ
リコン層下方に金属の遮光層がある画素領域での該遮光
層による熱リークを考慮して決定することが好適であ
る。即ち、レーザアニールによる非晶質シリコンの多結
晶化に際し、適切なグレインサイズを実現するためのエ
ネルギーの最適値のレンジはそれほど広くないため、多
結晶シリコン層の下方に遮光層がなくガラス基板上にブ
ロッキング層及び絶縁層を介して多結晶シリコン層が形
成されるドライバ領域と、熱リークの大きい遮光層が下
層に存在する画素領域とで、比較的近似した熱リークと
なるようにブロッキング層と絶縁層の厚さを設定するこ
とが好適である。これを実現するためには各層は例えば
以下のように設定できる。まず、ブロッキング層として
の窒化シリコン層３の膜厚ｈ２が５０ｎｍの場合、酸化
シリコン層４の厚さｈ１は２００ｎｍ以上とすることが
好適である。あるいは、酸化シリコン層４の厚さｈ１が
１３０ｎｍの場合に、窒化シリコン層３の厚さｈ２が１
００ｎｍ以上であることが好ましい。もちろん、この２
層のそれぞれの厚さはこれらには限られず、また、ブロ
ッキング層及び絶縁層の材質とその厚さも特に上記例に
は限られないが、この２層は、非晶質シリコン層と金属
の遮光層との間隙を大きくし、非晶質シリコン層にレー
ザを照射した際、熱が逃げにくい厚さに形成することが
好ましい。

【００４８】・上記遮光層２及び窒化シリコン層３及び
酸化シリコン層４及び多結晶シリコン層１０の積層構造
の代わりに、遮光層２及び窒化シリコン層３間や、窒化
シリコン層３及び酸化シリコン層４間に、他の膜を介在
させてもよい。この膜としては、低誘電率の膜であるこ
とが望ましい。これにより、遮光層２及び多結晶シリコ
ン層１０間の静電容量を小さく抑えることができる。

【００４９】・上記窒化シリコン層３の代わりに、非晶
質シリコン層１０’へのレーザ照射時に遮光層２材料及
びその上の不純物の拡散を抑制することのできる任意の
ブロッキング層を用いてもよい。また、酸化シリコン層
４の代わりに、上記ブロッキング層よりも界面準位の低
い任意の絶縁膜を用いてもよい。

【００５０】・遮光層はゲート信号線と接続している例
を示したが、そのほかにも、保持容量線と接続しても良
い。

【００５１】・駆動素子としては、上記ダブルゲートト
ランジスタＤＴＦＴに限らない。

【００５２】・液晶表示装置に限らず、遮光層上に設け
られた非晶質半導体層にレーザを照射することで生成さ
れる多結晶半導体層を備える任意の半導体表示装置に本
発明を適用することができる。

【００５３】具体的には、例えば、図７に示すようなア
クティブマトリクス型のエレクトロルミネッセンス（Ｅ
Ｌ）表示装置などにも採用可能であり、同様の効果を得
ることができる。ここで、図７のＥＬ表示装置におい
て、Ｈドライバ領域及びＶドライバ領域のＴＦＴの下方
には上記と同様に遮光層は形成せず、ブロッキング層と
絶縁層との積層構造の上にＴＦＴの能動層（多結晶シリ
コン層）を形成し、画素領域のＴＦＴ（Ｔｒ１，Ｔｒ
２）の下方には遮光層を形成し、この遮光層と画素領域
ＴＦＴの能動層（多結晶シリコン層）との層間に上記ブ
ロッキング層と上記絶縁層とを形成する構成が採用でき
る。画素ＴＦＴ（Ｔｒ２）に接続されたＥＬ素子（ＯＬ
ＥＤ）は、例えば図２（ｂ）のＩＴＯ画素電極４０を第
１電極とし、この上に、多層又は単層構造の有機発光素
子層と上記第１電極に対向する金属などからなる第２電
極とを順に形成した構造とすればよい。なお、図７にお
いて、ＶＬは、画素ＴＦＴのうち、Ｔｒ２を介してＥＬ
素子に表示内容に応じた電流を供給するための電源ライ
ンである。図７では、Ｔｒ１下方の金属層は、ゲート電
位とし、Ｔｒ２下方の金属層はエレクトロルミネッセン
ス用電源電位に接続している。Ｔｒ２における接続はＴ
ｒ２の電流能力を低下させる方向に働かせる効果があ
る。Ｔｒ１，Ｔｒ２の金属層の接続は、これに限るもの
ではなく、前述のように高速駆動等が必要でない場合
は、保持容量線などの一定電圧電位に接続可能であり、
電流能力が必要な場合にはゲート電圧を供給することも
可能である。その組み合わせとしては、Ｔｒ１がゲート
信号線に接続されている場合には、Ｔｒ２がゲート信号
線、ＥＬ用駆動電源線及び保持容量線のうちいずれか１
つに接続されていても良く、またＴｒ１が保持容量線に
接続されている場合には、Ｔｒ２はゲート信号線、ＥＬ
用駆動電源線及び保持容量線のいずれか１つに接続され
ていても良く、更にＴｒ１がＥＬ用駆動電源線に接続さ
れている場合には、Ｔｒ２はゲート信号線、ＥＬ用駆動
電源線及び保持容量線のうちいずれか１つに接続されて
いる場合があるが、いずれの場合にも効果を得ることが
できる。

【００５４】

【発明の効果】請求項１記載の発明では、非晶質半導体
層にレーザを照射することで多結晶半導体層を生成する
際に生じる遮光層材料や遮光層上面の不純物の拡散をブ
ロッキング層によって好適に抑制することができる。更
に、同ブロッキング層よりも界面準位の低い絶縁膜上に
多結晶半導体層を形成することで、同半導体層を備えて
構成される駆動素子の特性を良好に維持することができ
る。

【００５５】請求項２記載の発明によれば、遮光層の端
部を透明基板側に広がるテーパ状にすることで、遮光層
の形成領域及びそれ以外の領域間の段差を緩和すること
ができ、ひいては、上記ブロッキング層や絶縁層等の成
膜時に亀裂が入る等の問題を回避することができる。請
求項３、７及び１２記載の発明によれば、遮光層がどこ
にも接続されていない状態では遮光層の電位が安定せ
ず、ＴＦＴによる表示信号の充電、保持動作が画素ごと
に不安定となり表示品位が低下することを防止できる、
即ち遮光層の電位を一定にすると、信号充電保持動作が
安定し、表示品位の低下を防ぐことができるとともに、
さらにゲート電位を接続すると充電時の能力を向上させ
ることができるため、充電能力を必要とするような高速
駆動に対応することが可能となる。

【００５６】請求項４記載の発明によれば、上記ブロッ
キング層やこれよりも界面準位の低い絶縁層を的確に構
成することができる。

【００５７】請求項５記載の発明では、遮光層上方にブ
ロッキング層を形成する工程と、該ブロッキング層より
も界面準位の低い絶縁層上に非晶質半導体層を形成する
工程とを備える。このため、この非晶質半導体にレーザ
を照射することで多結晶半導体を生成する際に生じる遮
光層材料や遮光層上面の不純物の拡散をブロッキング層
によって好適に抑制することができる。更に、ブロッキ
ング層よりも界面準位の低い絶縁膜上に非晶質半導体層
を形成する工程を備えることで、同半導体層を備えて構
成される駆動素子の特性を良好に維持することができ
る。

【００５８】請求項６及び１１記載の発明によれば、遮
光層の端部を透明基板側に広がるテーパ状にすること
で、遮光層の形成領域及びそれ以外の領域間の段差を緩
和することができ、ひいては、上記ブロッキング層や絶
縁層等の成膜時に亀裂が入る等の問題を回避することが
できる。

【００５９】請求項８記載の発明によれば、ブロッキン
グ層を成膜する工程から非晶質半導体層を形成する工程
までを同一の装置内で連続して行うために、これらの形
成時に各層が外気に浸されることを回避することがで
き、ひいてはこれらの層への不純物の混入を抑制するこ
とができる。

【００６０】請求項９記載の発明によれば、上記ブロッ
キング層やこれよりも界面準位の低い絶縁層を的確に構
成することができる。

【００６１】請求項１０記載の発明によれば、ドライバ
領域では遮光層を除去し、画素領域では遮光層を形成
し、それらの領域に形成される各多結晶半導体能動層の
下層には同一の絶縁層及びブロッキング層を形成するこ
とで、例えば同一条件による多結晶化のためのアニール
を行うことで、それぞれの領域で適切なグレインサイズ
の多結晶半導体を得ることが容易となる。また、画素領
域では、遮光層側からその駆動素子への不純物の侵入が
確実に防止され、且つ特性変動やリーク電流を発生させ
る外光の基板側からの照射を防ぐことが可能となる。

【図面の簡単な説明】

【図１】本実施形態にかかる液晶表示装置についての概
略回路構成図。

【図２】本実施形態にかかる半導体表示装置を液晶表示
装置に適用した一実施形態の構成を示す平面図及び断面
図。

【図３】上記実施形態における液晶表示装置のドライバ
領域及び画素領域における構造の相違を説明する概略断
面図。

【図４】上記実施形態における表示装置の製造手順を示
す断面図。

【図５】マルチチャンバを模式的に示す図。

【図６】上記実施形態における表示装置の製造手順を示
す断面図。

【図７】本実施形態にかかるＥＬ表示装置についての概
略回路構成図。

【図８】従来の液晶表示装置の断面図。

【符号の説明】

１、１０１…ガラス基板、３…窒化シリコン層、４…酸
化シリコン層、１０、１１０…多結晶シリコン層、１０
ｃ、１１０ｃ…チャネル、１０ｄ、１１０ｄ…ドレイ
ン、１０ｓ、１１０ｓ…ソース、１１、１１１…絶縁
層、１２、１１２…ゲート、１３、２１、１２１…電
極、１４、１１３…層間絶縁膜、１５…ゲート信号線、
１６…保持容量線、２０、２２、３１、１２０、１３１
…コンタクトホール、２３…ドレイン信号線、３０…平
坦化層、４０、１４０…画素電極。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｂ 33/02 Ｈ０５Ｂ 33/14 Ａ 33/10 33/22 Ｚ 33/14 Ｈ０１Ｌ 29/78 ６２６Ｃ 33/22 ６１９Ｂ６２７ＧＦターム(参考） 2H091 FA34Y GA02 GA13 GA16 LA16 2H092 JA24 JB52 JB54 JB56 JB57 KA05 MA08 MA27 MA30 NA01 PA01 3K007 AB11 AB17 BB00 CA00 DB03 EA00 FA01 FA02 5C094 AA42 AA54 BA03 BA43 CA19 DA09 DA13 DB01 EA04 ED15 FB01 FB14 FB19 GB10 5F110 AA17 AA30 BB02 CC02 DD01 DD02 DD13 DD14 DD17 EE04 EE28 FF02 FF03 FF09 FF30 GG02 GG13 GG25 GG32 GG45 GG51 HJ01 HJ12 HL02 HL03 HL04 HL06 HL11 HL12 HM15 NN03 NN04 NN23 NN24 NN35 NN41 NN44 NN46 NN54 NN71 NN72 NN73 NN78 PP03 QQ09 QQ19

Claims

【特許請求の範囲】

【請求項１】遮光層上方に駆動素子を構成する多結晶半
導体層が設けられる半導体表示装置において、前記多結晶半導体層及び前記遮光層間に不純物の拡散を
抑制するブロッキング層を備えるとともに、前記多結晶
半導体層が該ブロッキング層よりも前記多結晶半導体層
との間の界面準位の低い絶縁層上に形成されてなること
を特徴とする半導体表示装置。
【請求項２】前記遮光層は、その端部が透明基板側に広
がるテーパ状に形成されてなる請求項１記載の半導体表
示装置。
【請求項３】前記遮光層には、該遮光層の上方に形成さ
れる駆動素子を走査する走査線と同一信号又は定電圧が
印加されることを特徴とする請求項１又は２に記載の半
導体表示装置。
【請求項４】前記絶縁層が酸化シリコンからなり、前記
ブロッキング層が窒化シリコンからなる請求項１又は２
記載の半導体表示装置。
【請求項５】透明基板上に遮光層を形成する工程と、前記遮光層及び透明基板上方に不純物の拡散を抑制する
ブロッキング層を形成する工程と、前記ブロッキング層の上方に該ブロッキング層よりも多
結晶半導体層との間の界面準位の低い絶縁層を形成する
工程と、前記絶縁層上に非晶質半導体層を形成する工程と、該非晶質半導体層に光エネルギを照射してこれを多結晶
化する工程とを備える半導体表示装置の製造方法。
【請求項６】前記遮光層の端部を前記透明基板側に広が
るテーパ状に形成する請求項５記載の半導体表示装置の
製造方法。
【請求項７】前記遮光層には、該遮光層の上方に形成
される駆動素子を走査する走査線と同一信号又は定電圧
が印加されることを特徴とする請求項５又は６に記載の
半導体表示装置の製造方法。
【請求項８】前記ブロッキング層を形成する工程から前
記非晶質半導体層を形成する工程までを同一の装置内で
連続して行う請求項５又は６に記載の半導体表示装置の
製造方法。
【請求項９】前記絶縁層として酸化シリコンを用いると
ともに、前記ブロッキング層として窒化シリコンを用い
る請求項５〜８のいずれかに記載の半導体表示装置の製
造方法。
【請求項１０】同一基板上に、画素領域とドライバ領
域とを備え、前記画素領域は複数の画素が配置され、各
画素は画素領域トランジスタと表示素子を備え、前記ド
ライバ領域は、前記画素領域の各画素を駆動するための
信号を出力する複数のドライバ領域トランジスタを備え
た、アクティブマトリクス型表示装置であって、前記画素領域トランジスタ及び前記ドライバ領域トラン
ジスタは、いずれも能動層として同一材料である多結晶
半導体を用い、前記基板上にトップゲート型トランジス
タとして構成され、前記画素領域トランジスタ及び前記ドライバ領域トラン
ジスタの多結晶半導体層の下層には、不純物の拡散を抑
制するブロッキング層と、該多結晶半導体能動層と接し
て形成されブロッキング層よりも前記多結晶半導体能動
層との間の界面準位の低い絶縁層と、が基板側から順に
形成されており、更に、前記画素領域トランジスタの多結晶半導体能動層
の下層には、前記絶縁層及び前記ブロッキング層を挟ん
で遮光層が配置されていることを特徴とするアクティブ
マトリクス型表示装置。
【請求項１１】前記遮光層は、前記基板側に向かって
広がるテーパ側面を備えていることを特徴とする請求項
１０記載のアクティブマトリクス型表示装置。
【請求項１２】前記遮光層には、該遮光層の上方に形
成される前記画素領域薄膜トランジスタを走査する走査
線と同一信号又は定電圧が印加されていることを特徴と
する請求項１０又は１１記載のアクティブマトリクス型
表示装置。