JPH1173784A - 半導体記憶装置及び該装置のデータ読出し方法 - Google Patents

Abstract

(57)【要約】 【課題】 書込みまたは消去の動作中でもその動作中の
当該アドレスに対する読出し動作を可能にし、書込みま
たは消去の動作の終了を待たずとも書込みまたは消去の
当該アドレスに対する読出しを行い、読出し動作の高速
化を図る。 【解決手段】 書込みまたは消去の動作開始時点に、レ
ジスタ制御回路１０を用いて、予め書込みアドレスや消
去ブロック内アドレスのデータとアドレスを読出しレジ
スタ１１に貯えて置くことにより、若しも、書込みまた
は消去の動作中に当該動作アドレスに対する読出し動作
が起きたら、その時点で前述の貯えたデータをもって、
書込みまたは消去中のデータ出力の代りをするようにレ
ジスタ制御回路１０で制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体記憶装置お
よび迅速データ読出し方法に関し、特にブロック単位で
データ消去が行われるフラッシュメモリ部を備える半導
体記憶装置および迅速データ読出し方法に関する。

【０００２】

【従来の技術】図４は、従来例のフラッシュメモリ部を
備える半導体記憶装置のブロック図である。データの読
出し、書込みおよび消去のそれぞれの動作について説明
する。 （１）データの読出し動作 データの読出しの場合、まず読出し・書込み・消去制御
回路２３に対して読出しのためのコントロール信号が加
えられ、同時にアドレスバッファ２８に対して読出すア
ドレスのアドレス信号が加えられる。アドレス信号はア
ドレスラッチ２９に貯えられ、メモリセル部３１のアド
レスを選択するためのデコーダ３０に入力する。読出し
・書込み・消去制御回路２３は、コントロール信号によ
ってこの動作を読出し動作と判断し、デコーダ３０を活
性化させ、メモリセル部３１にある読出すアドレスのメ
モリセルを選択する。選択されたメモリセルはデータレ
ジスタ２７にデータを出力し、そのデータが入出力バッ
ファ２６を介して半導体記憶装置外部にデータ出力信号
として出力される。この読出しの動作速度は一般的に１
００ｎｓ前後である。 （２）データの書込み動作 データの書込みの単位はバイト単位が一般的である。

【０００３】データの書込みの場合は、まず読出し・書
込み・消去制御回路２３に対してコマンド入力のための
コントロール信号が、またアドレスバッファ２８に対し
て書込むアドレスのアドレス信号が、また入出力バッフ
ァ２６に対して書込みのセットアップコマンドが加えら
れる。一方、読出し・書込・消去制御回路２３は、コン
トロール信号によりコマンド入力動作であると判断し、
コマンドレジスタ２４を活性化させる。この時、入出力
バッファ２６に入力した書込みのセットアップコマンド
はデータレジスタ２７に貯えられ、コマンドレジスタは
このデータレジスタ２７が貯えている書込みのセットア
ップコマンドを受取り、読出し・書込み・消去制御回路
２３に書込み動作である旨を伝達する。

【０００４】次に、読出し・書込み・消去制御回路２３
対してコマンド入力のためのコントロール信号が加えら
れ、入出力バッファ２６に対して書込みデータが加えら
れる。次に、この書込みデータはデータレジスタ２７に
貯えられる。また、アドレスバッファ２８に対して書込
むアドレスのアドレス信号が再度入力され、アドレスラ
ッチ２９に貯えられ、メモリセル部３１のアドレスを選
択するためのデコーダ３０に入力する。一方、読出し・
書込み・消去制御回路２３は、コントロール信号と前の
コマンドにより書込み動作開始の指示と判断し、デコー
ダ３０によって選択されたメモリセル部３１のメモリセ
ルに対し、データレジスタ２７が貯えている書込みデー
タを伝え、書込み動作を開始する。この時コマンドレジ
スタ２４はステータスレジスタ２５に、現在ビジー状態
である旨を示すフラグを立てる。書込み動作が終了した
段階で、読出し・書込み・消去制御回路２３はコマンド
レジスタ２４を介してステータスレジスタ２５に立てた
フラグを元に戻す。この書込みの動作速度は一般に１０
μｓ程度である。 （３）消去動作 データの消去の場合、特定単位の複数アドレスを１つの
ブロックとして扱い、これを１つ消去ブロックとして消
去するのが一般的である。

【０００５】データの消去の場合、読出し・書込み・消
去制御回路２３対してコマンド入力のためのコントロー
ル信号が、またアドレスバッファ２８に対して消去する
消去ブロックのブロックアドレスのアドレス信号が、ま
た入出力バッファ２６に対して消去のセットアップコマ
ンドが加えられる。一方、読出し・書込み・消去制御回
路２３は、コントロール信号によりコマンド入力動作で
あると判断し、コマンドレジスタ２４を活性化させる。

【０００６】この時、入出力バッファ２６に入力した消
去のセットアップコマンドはこのデータレジスタ２７に
貯えられ、コマンドレジスタ２４はこのデータレジスタ
２７が貯えている消去のセットアップコマンドを受取
り、読出し・書込み・消去制御回路２３に消去動作であ
る旨伝達する。

【０００７】次に読出し・書込み・消去の制御回路２３
に対してコマンド入力のためのコントロール信号が加え
られ、入出力バッファに２６対して消去スタートコマン
ドが加えられる。この消去スタートコマンドはデータレ
ジスタ２７に貯えられる。また、アドレスバッファ２８
に対して消去ブロックアドレスのアドレス信号が再度入
力され、アドレスラッチ２９に貯えられ、メモリセル部
３１のアドレスを選択するためのデコーダ３０に入力す
る。一方、コマンドレジスタ２４はデータレジスタ２７
に貯えられ消去スタートコマンドを受取って、読出し・
書込み・消去制御回路２３に消去動作開始の指示を出
す。これを受けた読出し・書込み・消去制御回路２３
は、デコーダ３０によって選択されたメモリセル部の消
去ブロックに対し消去動作を開始する。この時コマンド
レジスタ２４はステータスレジスタ２５に、現在ビジー
状態である旨を示すフラグを立てる。消去動作が終了し
た段階で、読出し・書込み・消去制御回路２３はコマン
ドレジスタ２４を介して、ステータスレジスタ２５に立
てたフラグを元に戻す。この消去の動作速度は一般に数
ｎｓ程度である。

【０００８】（１）〜（３）で説明したように、従来の
ブロック単位でデータ消去が行われるフラッシュメモリ
部を備える半導体記憶装置では、書込み、消去等の動作
をコマンド入力によって制御しており、フラッシュメモ
リ部に対する動作としては読出し、書込みおよび消去が
あるが、読出し速度は１００ｎｓ、書込み速度は１０μ
ｓ、消去速度は数ｎｓ程度と、読出し動作に比して書込
みまたは消去の動作には膨大な時間がかかる。また、一
般に１つの書込みアドレス、消去ブロックアドレスに対
して、読出し、書込みおよび消去の各々の動作は独立し
ており、２つ以上の動作を併行して行うことはできな
い。

【０００９】

【発明が解決しようとする課題】このように、従来のブ
ロック単位でデータ消去が行われるフラッシュメモリ部
を備える半導体記憶装置では、フラッシュメモリ部に対
していったん書込みまたは消去の動作に入ると書込みま
たは消去の動作が完了するまで書込みまたは消去の当該
アドレスデータの読出し動作が不可能となる。また、読
出し速度は１００ｎｓ、書込み速度は１０μｓ、消去速
度は数ｎｓ程度と、読出し動作に比して書込みまたは消
去の動作には膨大な時間が掛かり、書込みまたは消去の
当該アドレスのデータが判明していながら、書込みまた
は消去動作から書込みまたは消去の当該アドレスデータ
の読出し動作を完了するまでに時間が掛かるという欠点
を有する。

【００１０】そこで、本発明の目的は、書込みまたは消
去の動作中に書込みまたは消去の当該アドレスに対する
読出し動作を可能にし、書込みまたは消去の動作中の終
了まで待たずとも書込みまたは消去の当該アドレスに対
する読出しを可能にすることにより、読出し動作の高速
化を図ることである。

【００１１】

【課題を解決するための手段】本発明の半導体記憶装置
は、ブロック単位でデータ消去が行われるフラッシュメ
モリ部を備えた半導体記憶装置において、データ格納部
と、アドレス格納部と、データの書込み動作状態中か否
かおよび消去動作状態中か否かを示すフラグを格納する
書込み・消去状態フラグ部と、から構成される読出しレ
ジスタを含むレジスタ部と、通常時にレジスタ部を制御
して読出し、書込み及び制御を行う読出し・書込み・消
去制御回路と、書込みまたは消去の動作中に当該動作対
象アドレスへの読出しがあった場合に読出しレジスタか
らデータを出力させるレジスタ制御回路と、から構成さ
れる制御回路部と、を備えたことを特徴としている。

【００１２】なお、本発明の半導体記憶装置のレジスタ
制御回路は、読出し・書込み・消去制御回路をも制御す
る構造を有することが望ましく、また、本装置の読出し
レジスタの格納データの容量は消去ブロックの容量と同
一とすることができるものであることが望ましく、な
お、本装置の読出しレジスタの数が複数備えられたもの
が一層望ましい。

【００１３】さらに、本発明の半導体記憶装置のデータ
読出し方法は、書込みまたは消去の動作開始時に、レジ
スタ制御回路によって読出しレジスタに書込みまたは消
去の当該アドレスのデータを格納して置き、書込みまた
は消去動作中に書込みまたは消去の当該アドレスへの読
出し動作が行われた場合に、レジスタ制御回路が読み出
しレジスタに格納してある当該データを読出しデータと
して出力することにより、書込みまたは消去の動作完了
前に、書込みまたは消去当該アドレスデータの読出しが
可能であることを特徴としている。

【００１４】また、複数の読み出しレジスタを備えた半
導体記憶装置の読出し方法は、新書込み動作のアドレス
が現書込み動作中のアドレスでなく、かつ同じ消去ブロ
ック内のアドレスでなかった場合、新消去動作の消去ブ
ロックアドレスが現書込み動作中のアドレスを含まなか
った場合、新書込み動作のアドレスが現消去動作中のブ
ロックアドレスに含まれていなかった場合、またはデー
タの現消去動作中に新消去動作があった場合において
も、禁止動作の設定なく、併行して動作を行うことがで
きることを特徴としている。

【００１５】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１６】図１は、本発明の半導体記憶装置の一実施
形態例のブロック図、図２は、図１の読出しレジスタの
構成図である。

【００１７】読出し・書込み・消去制御回路１、コマン
ドレジスタ２、ステータスレジスタ３、入出力バッファ
４、データレジスタ５、アドレスバッファ６、アドレス
ラッチ７、デコーダ８、メモリセル部９は従来のフラッ
シュメモリ部を備える半導体記憶装置と同一である。こ
れらに加えて本発明では、レジスタ制御回路１０および
読出しレジスタ１１を備えている。この読出しレジスタ
１１は、図２に示すように、データを格納するデータ格
納部３２、そのデータのアドレスを格納するアドレス格
納部３３、そのデータが書込み中か否かおよび消去中か
否かを示すフラグを格納する書込み・消去フラグ部３４
から構成されている。

【００１８】書込みまたは消去動作中に当該書込みまた
は消去動作対象アドレスに対し読出し動作が行われた場
合に、書込みまたは消去動作を開始する時点でレジスタ
制御回路１０を用いて、予め書込みアドレスや消去の消
去ブロック内アドレスのデータとアドレスを読出しレジ
スタ１１に貯えて置き、読出し動作が起きた時点で読出
しレジスタ１１に貯えたデータで、書込みまたは消去中
のアドレスのデータ出力を代替わりするようにレジスタ
制御回路１０で制御することにより、書込みまたは消去
動作の終了を待たずに書込みまたは消去動作中のアドレ
スに対する読出し動作を行うことができる。

【００１９】さらに詳細に本実施形態例を説明する。

【００２０】まず、構成について述べれば、図１におい
て、読出しレジスタ１１は、書込みまたは消去動作中に
読出し動作が行われた場合に、予め書込み中のアドレス
や消去中の消去ブロック内アドレスのデータとアドレス
を貯えて置き、書込みまたは消去中のアドレスのデータ
出力を代替わりするためのレジスタである。また、レジ
スタ制御回路１０は、データ入出力信号、アドレス信号
およびステータスレジスタを監視し、読出しレジスタ１
１のデータを制御し、読出し・書込・消去制御回路１に
各動作の指示を与える回路である。

【００２１】読出しレジスタ１１は、図２に示すよう
に、データを格納するデータ格納部３２、そのデータの
アドレスを格納するアドレス格納部３３、そのデータが
書込み中か否かおよび消去中か否かを示すフラグを格納
する書込み・消去フラグ部から構成されている。このレ
ジスタ１１のアドレスの深さｎは、消去ブロック単位で
データ消去が行われるフラッシュメモリ部を備える半導
体記憶装置の消去ブロックの深さと同一である構成とな
っている。

【００２２】次に、実際の動作について詳細に説明す
る。

【００２３】（１）データの読出し動作を単独で行う場
合、従来例に示したデータの読出し動作と同等の動作を
行う。ただし、この時、レジスタ制御回路１０はステー
タスレジスタ３および読出しレジスタ１１の書込み・消
去状態フラグ３４を参照し、書込みまたは消去動作中で
ないことを確認し、メモリセル部９からデータレジスタ
５へのデータの受渡しを行うだけで、読出しレジスタ１
１のデータ部３２は参照しない。

【００２４】（２）データの書込み動作を単独で行う場
合、 まず、読出し・書込み・消去制御回路１に対してコマン
ド入力のためのコントロール信号が加えられ、そしてア
ドレスバッファ６に対して書込むアドレスのアドレス信
号が加えられ、そして入出力バッファ４に対して書込み
のセットアップコマンドが加えられる。

【００２５】次に、読出し・書込み・消去制御回路１
は、コントロール信号によりコマンド入力動作であると
判断し、コマンドレジスタ２を活性化させる。また、ア
ドレスバッファ６に入力した書込むアドレスのアドレス
信号はデコーダ８に伝えられる。また、入出力バッファ
４に入力した書込みのセットアップコマンドはデータレ
ジスタ５に貯えられる。

【００２６】次に、レジスタ制御回路１０は、書込み中
の読出し、書込みまたは消去の動作に備えるために、デ
ータレジスタ５に貯えられたデータとアドレスラッチ７
に貯えられた書込みデータのアドレスを参照し、これら
を読出しレジスタ１１に貯える。この時、書込みデータ
はその書込みデータを含む消去ブロック内アドレスと同
じ読出しレジスタ１１内のアドレスに書込む。

【００２７】次に、コマンドレジスタ２は、データレジ
スタ５が貯えている書込みのセットアップコマンドを受
取り、読出し・書込み・消去の制御回路１に書込み動作
である旨を伝達する。

【００２８】次に、読出し・書込み・消去制御回路１に
対してコマンド入力のためのコントロール信号が加えら
れ、入出力バッファ４に対して書込みデータが加えられ
る。この書込みデータはデータレジスタ５に貯えられ
る。また、アドレスバッファ６に対して書込むアドレス
のアドレス信号が再度入力され、アドレスバッファ６に
貯えられ、メモリセル部のアドレスを選択するためのデ
コーダ８に入力する。

【００２９】次に、読出し・書込み・消去制御回路１
は、コントロール信号と前のコマンドにより書込み動作
開始の指示と判断し、デコーダ８によって選択されたメ
モリセル部９のメモリセルに対し、レジスタ制御回路１
０を介してデータレジスタ５が貯えている書込みデータ
を伝え、書込み動作を開始する。この時コマンドレジス
タ２はステータスレジスタ３に、現在ビジー状態である
旨を示すフラグを立て、レジスタ制御回路１０は読出し
レジスタ１１の書込み・消去状態フラグ３４の当該書込
み対象アドレスが格納されている部分に書込み中のフラ
グを立てる。また、この時から書込みが終了するまでの
間、読出し・書込み・消去制御回路１やデコーダ８等の
回路は、書込み動作から開放される。

【００３０】最後に、書込み動作が終了した段階で、読
出し・書込み・消去制御回路１はコマンドレジスタ２を
介して、ステータスレジスタ３に立てた現在ビジー状態
である旨を示すフラグを元に戻す。また、レジスタ制御
回路１０は読出しレジスタ１１の書込み・消去状態フラ
グ３４の当該書込み対象アドレスが格納されている部分
に立てた書込み中のフラグを元に戻す。

【００３１】（３）データの消去動作を単独で行う場
合、 まず、読出し・書込み・消去制御回路１に対してコマン
ド入力のためのコントロール信号が、またアドレスバッ
ファ６に対して消去する消去ブロックのブロックアドレ
スのアドレス信号が、また入出力バッファ４に対して消
去のセットアップコマンドが加えられる。

【００３２】次に、読出し・書込み・消去制御回路１
は、コントロール信号によりコマンド入力動作であると
判断し、コマンドレジスタ２を活性化させる。また、入
出力バッファ４に入力した消去のセットアップコマンド
はデータレジスタ５に貯えられる。

【００３３】次に、レジスタ制御回路１０は書込み中の
読出し、書込み動作に備えるため、アドレスラッチ７に
貯えられた消去ブロックのアドレスを参照し、消去ブロ
ック内の全アドレスとその各アドレスに対応した消去後
のデータ、すなわち全ピット“１”のデータを読出しレ
ジスタ１１に貯える。

【００３４】次に、コマンドレジスタ２はデータレジス
タ５が貯えている消去のセットアップコマンドを受取
り、読出し・書込み・消去制御回路１に消去動作である
旨を伝達する。

【００３５】次に、読出し・書込み・消去制御回路１に
対してコマンド入力のためのコントロール信号が加えら
れ、入出力バッファ４に対して消去スタートコマンドが
加えられる。この消去スタートコマンドはデータレジス
タ５に貯えられる。また、アドレスバッファ６に対して
消去ブロックアドレスのアドレス信号が再度入力され、
アドレスバッファ６に貯えられ、メモリセル部のアドレ
スを選択するためのデコーダ８に入力する。

【００３６】次に、コマンドレジスタ２は、データレジ
スタ５に貯えられた消去スタートコマンドを受取り、読
出し・書込み・消去制御回路１は消去動作開始の指示を
出す。これを受けた読出し・書込み・消去制御回路１は
デコーダ８によって選択されたメモリセル部の消去ブロ
ックに対し消去動作を開始する。この時コマンドレジス
タ２はステータスレジスタ３に、現在ビジー状態である
旨を示すフラグを立て、レジスタ制御回路１０は読出し
レジスタ１１の書込み・消去状態フラグ３４の全アドレ
スに消去中のフラグを立てる。また、この時から消去が
終了するまでの間、読出し・書込み・消去制御回路１や
デコーダ８等の回路は、消去動作から開放される。

【００３７】最後に、消去動作が終了した段階で、読出
し・書込み・消去制御回路１はコマンドレジスタ２を介
して、ステータスレジスタ３に立てた現在ビジー状態で
ある旨を示すフラグを元に戻す。また、レジスタ制御回
路１０は読出しレジスタ１１の書込み・消去状態フラグ
３４の全アドレスに立てた消去中のフラグを元に戻す。

【００３８】（４）データの書込み動作中の読出し動作 本願の特徴とするデータの書込み動作中に読出し動作が
あった場合、まず、レジスタ制御回路１０は、ステータ
スレジスタ３のレディー、ビジーのフラグと読出しレジ
スタ１１のアドレス格納部３３および書込み・消去状態
フラグ部３４を参照し、読出し動作のアドレスが書込み
動作中のアドレスであるかチェックする。

【００３９】次に、読出し動作のアドレスが書込み動作
中のアドレスでなかった場合、この読出し動作は通常の
読出し動作と同じく、メモリセル部から読出される。こ
の間、併行して書込み動作は継続される。

【００４０】次に、読出し動作のアドレスが書込み動作
中のアドレスだった場合、前述（２）の第３段の動作で
読出しレジスタ１１に貯えられた書込み当該アドレスの
データをレジスタ制御回路１０が読出し、データレジス
タ５と入出力バッファ４を介して入出力端子に出力され
る。この間、併行して書込み動作は継続される。

【００４１】（５）データの書込み動作中の書込み動作 なお、データの書込み動作中に書込み動作があった場
合、まず、レジスタ制御回路１０は、ステータスレジス
タ３のレディー、ビジーのフラグと読出しレジスタ１１
のアドレス格納部３３および書込み・消去フラグ部を参
照し、書込み動作のアドレスが書込み動作中のアドレス
であるか、また書込み動作のアドレスが書込み動作中の
アドレスでないならば、書込み動作のアドレスが書込み
動作中のアドレスと同じ消去ブロック内のアドレスかチ
ェックする。

【００４２】次に、書込み動作のアドレスが書込み動作
中のアドレスでなく、かつ同じ消去ブロック内のアドレ
スでなかった場合、２つの書込み動作を併行して行うこ
とはできないため、消去動作は無視される。したがっ
て、この動作は予め、禁止動作として置く。

【００４３】次に、書込み動作のアドレスが書込み動作
中のアドレスでなく、かつ同じ消去ブロック内のアドレ
スであった場合、レジスタ制御回路１０は通常の書込み
動作と同じく前述（２）の第３段の動作を行う。この
時、書込み動作を併行して行うことはできないので、レ
ジスタ制御回路１０はステータスレジスタ３を監視し、
前の書込み動作が終了したのを確認した後に、読出し・
書込み・消去制御回路１に、後から読出し、書込みおよ
び消去に貯えたアドレスの書込みの指令を出し、次の書
込み動作に入る。

【００４４】次に、書込み動作のアドレスが書込み動作
中のアドレスだった場合、レジスタ制御回路１０は読出
し・書込み・消去制御回路１に書込みの中止を指令し、
（２）の第３段の動作を行う。この時は読出しレジスタ
１１の前のデータに新しいデータを上書きすることにな
る。次にレジスタ制御回路１０はメモリセル部から書込
みアドレスを含む消去ブロックのデータのうち、書込み
アドレス以外のデータを読出しレジスタ１１の対応する
アドレスに複写する。次に、データを複写し終った消去
ブロックに対して、消去動作を行うよう読出し・書込み
・消去制御回路１に指令する。次にステータスレジスタ
３を監視し消去動作が終了したら、読出しレジスタ１１
に待避したデータを消去ブロック分だけ１アドレスごと
に書戻すよう読出し・書込み・消去制御回路１に指令し
ていく。

【００４５】（６）データの書込み動作中の消去動作 まず、データの書込み動作中に消去動作があった場合、
レジスタ制御回路１０はステータスレジスタ３と読出し
レジスタ１１のアドレス格納部３３および書込み・消去
状態フラグ部３４を参照し、消去動作の消去ブロックア
ドレスが書込み動作中のアドレスを含むかどうかチェッ
クする。

【００４６】次に、消去動作の消去ブロックアドレスが
書込み動作中のアドレスを含まなかった場合、書込み動
作と消去動作を併行して行うことはできないので、消去
動作は無視される。したがって、この動作は予め、禁止
動作として置く。

【００４７】次に、消去動作の消去ブロックアドレスが
書込み動作中のアドレスを含んでいた場合、レジスタ制
御回路１０は読出し・書込み・消去制御回路１に書込み
の中止を指令し、（３）の第３段の動作を行う。次に消
去ブロックに対して、消去動作を行うよう読出し・書込
み・消去制御回路１に指令する。

【００４８】（７）データの消去動作中の読出し動作 まず、データの消去動作中に読出し動作があった場合、
レジスタ制御回路１０はステータスレジスタ３と読出し
レジスタ１１のアドレス格納部３３および書込み・消去
状態フラグ部３４を参照し、読出し動作のアドレスが消
去動作中の消去ブロックアドレスに含まれるかどうかチ
ェックする。

【００４９】次に、読出し動作のアドレスが消去動作中
のブロックアドレスに含まれていなかった場合、この読
出し動作は通常の読出し動作と同じく、メモリセル部か
ら読出される。この間、併行して書込み動作は継続され
る。

【００５０】次に、読出し動作のアドレスが消去動作中
のブロックアドレスに含まれていた場合、（３）の第３
段の動作で読出しレジスタ１１に貯えられた読出し当該
アドレスのデータ、すなわち全ピット“１”のデータを
レジスタ制御回路１０が読出し、データレジスタ５と入
出力バッファ４を介して入出力端子に出力される。この
間、併行して消去動作は継続される。

【００５１】（８）データの消去動作中の書込み動作 まず、データの消去動作中に書込み動作があった場合、
レジスタ制御回路１０はステータスレジスタ３と読出し
レジスタ１１のアドレスデータおよび書込み・消去状態
フラグ部３４を参照し、書込み動作のアドレスが消去動
作中のブロックアドレスに含まれているかどうかチェッ
クする。

【００５２】次に、書込み動作のアドレスが消去動作中
のブロックアドレスに含まれていなかった場合、消去動
作と書込み動作を併行して行うことができないので、書
込み動作は無視される。したがって、この動作は予め、
禁止動作として置く。

【００５３】次に、書込み動作のアドレスが消去動作中
のブロックアドレスに含まれていた場合、レジスタ制御
回路１０は通常の書込み動作と同じく（３）の第３段の
動作を行う。この時、消去動作と書込み動作を併行して
行うことはできないので、レジスタ制御回路１０はステ
ータスレジスタ３を監視し、前の消去動作が終了したの
を確認した後に、読出し・書込み・消去制御回路１に、
後から読出し、書込みおよび消去のに貯えたアドレスの
書込み指令を出し、次の書込み動作に入る。

【００５４】（９）データの消去動作中の消去動作 データの消去動作中に消去動作があった場合、２つの消
去動作を併行して行うことはできないので、後から入っ
た消去動作は無視される。したがって、この動作は予
め、禁止動作として置く。

【００５５】本実施形態例では（４）と（７）に示した
ように、書込みまたは消去動作中に、書込みまたは消去
動作中のアドレスに対し読出し動作が行われた場合に、
予め書込み中のアドレスや消去中の消去ブロック内アド
レスのデータとアドレスを読出しレジスタ１１に貯えて
置き、書込みまたは消去中のアドレスのデータ出力を代
替わりするため、書込みまたは消去動作の終了を待たず
に書込みまたは消去動作中のアドレスに対する読出し動
作を行うことができる。

【００５６】なお、この実施形態例では（１）、（２）
および（３）で示したように読出し、書込みおよび消去
の単一の各動作については従来のフラッシュメモリ部を
備える半導体記憶装置と同等の動作を行う。また、
（５）、（６）、（８）および（９）で示したように、
書込み動作中の書込み動作、書込み動作中の消去動作、
消去動作中の書込み動作、消去動作中の消去動作につい
ても、それぞれ効率よく処理できるような構成、処理手
順となっている。

【００５７】次に本発明の第２の実施形態例を説明す
る。

【００５８】図３は、本発明の第２の実施形態例のブロ
ック図である。

【００５９】図３において、レジスタ制御回路２１およ
び読出しレジスタを持つという構成は第１の実施形態例
と同じであるが、本実施形態例では読出しレジスタ群２
２として読出しレジスタを複数備えている。各レジスタ
の構成は第１の実施形態例の読出しレジスタと同一であ
る。また、動作的には、第１の実施形態例とは、（５）
の第２段、（６）の第２段、（８）の第２段および
（９）を除いて同じである。

【００６０】本実施形態例では、読出しレジスタを複数
備えて、読出しレジスタ群２２としているので、前の動
作で使用している読出しレジスタを避け、使用していな
い読出しレジスタに次の動作のデータを入れて置き、前
の動作が終了した段階で次の動作を開始するようにレジ
スタ制御回路２１が制御することにより、読出しレジス
タの個数分だけ、複数のコマンドを連続して実行でき、
第１の実施形態例では禁止動作であった（５）の第２
段、（６）の第２段、（８）の第２段および（９）の動
作を禁止しないので済むという利点を有する。

【００６１】

【発明の効果】書込みまたは消去の動作開始時に、レジ
スタ制御回路によってレジスタ部に書込みまたは消去の
当該アドレスのデータを格納して置き、書込みまたは消
去動作中に書込みまたは消去の当該アドレスへの読出し
動作が行われた場合に、レジスタ制御回路がレジスタ部
に格納した当該データを読出しデータとして出力するこ
とにより、書込みまたは消去の動作完了を待たずに、書
込みまたは消去の当該アドレスのデータの読出し動作が
可能となる。

【００６２】これにより、書込み動作中に当該書込み動
作対象アドレスへの読出し動作が起こった場合、従来１
０μｓ＋１００ｎｓ程度かかったものが、本発明では数
百ｎｓ程度で済ますことができるという効果がある。ま
た、消去動作中に消去動作当該ブロック内のアドレスへ
の読出し動作が起こった場合、従来数ｓ＋１００ｎｓ程
度かかったものが、本発明では数百ｎｓ程度で済ますこ
とができるという効果がある。

【図面の簡単な説明】

【図１】本発明の半導体記憶装置の一実施形態例のブロ
ック図である。

【図２】図１の読出しレジスタの構成図である。

【図３】本発明の第２の実施形態例のブロック図であ
る。

【図４】従来例を示すブロック図である。

【符号の説明】

１，１２，２３ 読出し・書込み・消去制御回路 ２，１３，２４ コマンドレジスタ ３，１４，２５ ステータスレジスタ ４，１５，２６ 入出力バッファ ５，１６，２７ データレジスタ ６，１７，２８ アドレスブッハァ ７，１８，２９ アドレスラッチ ８，１９，３０ デコーダ ９，２０，３１ メモリセル部 １０，２１ レジスタ制御回路 １１ 読出しレジスタ ２２ 読出しレジスタ群 ３２ データ格納部 ３３ アドレス格納部 ３４ 書込み・消去状態フラグ部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ブロック単位でデータ消去が行われるフ
   ラッシュメモリ部を備えた半導体記憶装置において、 データ格納部と、アドレス格納部と、データの書込み動
   作状態中か否かおよび消去動作状態中か否かを示すフラ
   グを格納する書込み・消去状態フラグ部と、から構成さ
   れる読出しレジスタを含むレジスタ部と、 通常時に前記レジスタ部を制御して読出し、書込み及び
   制御を行う読出し・書込み・消去制御回路と、書込みま
   たは消去の動作中に当該動作対象アドレスへの読出しが
   あった場合に前記読出しレジスタからデータを出力させ
   るレジスタ制御回路と、から構成される制御回路部と、 を備えたことを特徴とする半導体記憶装置。
2. 【請求項２】 レジスタ制御回路は、前記読出し・書込
   み・消去制御回路をも制御する構造を有する、請求項１
   記載の半導体記憶装置。
3. 【請求項３】 読出しレジスタの格納データの容量は消
   去ブロックの容量と同一とすることができる、請求項２
   記載の半導体記憶装置。
4. 【請求項４】 読出しレジスタの数が、複数備えられ
   た、請求項２記載の半導体記憶装置。
5. 【請求項５】 読出しレジスタの数が、複数備えられ
   た、請求項３記載の半導体記憶装置。
6. 【請求項６】 半導体記憶装置のデータ読出し方法にお
   いて、 書込みまたは消去の動作開始時に、レジスタ制御回路に
   よって読出しレジスタに書込みまたは消去の当該アドレ
   スのデータを格納して置き、書込みまたは消去動作中に
   書込みまたは消去の当該アドレスへの読出し動作が行わ
   れた場合に、レジスタ制御回路が読み出しレジスタに格
   納してある当該データを読出しデータとして出力するこ
   とにより、書込みまたは消去の動作完了前に、書込みま
   たは消去当該アドレスデータの読出しが可能であること
   を特徴とするデータ読み出し方法。
7. 【請求項７】 複数の読み出しレジスタを備えた半導体
   記憶装置の読出し方法において、 新書込み動作のアドレスが現書込み動作中のアドレスで
   なく、かつ同じ消去ブロック内のアドレスでなかった場
   合、新消去動作の消去ブロックアドレスが現書込み動作
   中のアドレスを含まなかった場合、新書込み動作のアド
   レスが現消去動作中のブロックアドレスに含まれていな
   かった場合、またはデータの現消去動作中に新消去動作
   があった場合においても、禁止動作の設定なく、併行し
   て動作を行うことができることを特徴とするデータ読出
   し方法。