JPH1169782A

JPH1169782A - 電源回路及び液晶表示装置及び電子機器

Info

Publication number: JPH1169782A
Application number: JP9216625A
Authority: JP
Inventors: Katsunori Yamazaki; 克則山崎; Akira Inoue; 明井上; Yutaka Ozawa; 裕小澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-08-11
Filing date: 1997-08-11
Publication date: 1999-03-09
Also published as: US6042432A

Abstract

(57)【要約】【課題】入力電圧源から、これと異なった電圧を作る際
に電力損失を軽減する電源回路と、これを具備する消費
電力が低減された液晶表示装置及び電子機器を提供す
る。【解決手段】スイッチ回路１０４を切替え、入力電圧源
１０１の電圧まで充電した第１のコンデンサ１０２の電
荷を第２のコンデンサ１０３に移動する動作をくり返
し、第２のコンデンサ１０３の電圧が所定の値以上にな
ったことを、電圧分割回路１０６、電圧比較回路１０７
で検出すると、この動作を停止する。またこの値以下に
なると再開する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源回路、特に液晶
表示装置の電源回路、及び液晶表示装置、これを用いた
電子機器に関する。

【０００２】

【従来の技術】近年、液晶表示装置は特に表示装置とし
て、低消費電力で軽量なディスプレイデバイスとして、
テレビ、電子手帳、パーソナルコンピュータ、携帯電話
等の電子機器に広く利用されており、その中でもＭＩＭ
素子、バック・ツウー・バック・ダイオード素子、ダイオ
ード・リング素子、バリスタ素子等の非線形抵抗素子を
スイッチ素子を用いたいわゆる２端子型アクティブ・マ
トリクス液晶素子(以下、液晶パネルと言う。)を用いた
液晶表示装置が、薄膜トランジスタをスイッチ素子とし
て用いたいわゆる３端子型アクティブ・マトリクス液晶
パネルを用いた液晶表示装置と同等のコントラスト等が
得られ、かつ、その構造が簡単なために製造コストが安
くできることから注目されている。

【０００３】そして、２端子型アクティブ・マトリクス
液晶パネルを用いた液晶表示装置を駆動する方法とし
て、±Ｖs1の選択電圧を走査電極に交互に与える、従来
の駆動方法(以後、充電駆動法と呼ぶ。)に代わって、第
１の選択電圧(以後、＋Ｖs1とする。)を走査電極に与え
る第１のモードと、第１プリチャージ電圧(以後、−Ｖp
reとする。)を与えた後に第２の選択電圧(以後、＋Ｖs2
とする。)を走査電極に与える第２のモードとを混在させ
て液晶素子を駆動する新方式の駆動法(以下、充放電駆
動法と呼ぶ。)が脚光を浴びつつある。この充放電駆動法
については、例えば特開平2-125225号等に開示されてい
る。更に、同、特開平2-125225号の実施例中、第１の選
択電圧と逆極性の第３の選択電圧(以後、−Ｖs1とす
る。)を走査電極に与える第３のモードと、第１のプリチ
ャージ電圧と逆極性のプリチャージ電圧(以後、＋Ｖpre
とする。)を与えた後に第２の選択電圧と逆極性の第４の
選択電圧(以後、−Ｖs2とする。)を走査電極に与える第
４のモードとを、先の第１、第２のモードに加えて混在
させて駆動する方法が開示されている。(以下、第１、第
２のモードだけを混在させて駆動する方法を片極性充放
電駆動法、これに第３、第４のモードを付け加えて、混
在させて駆動する方法を両極性充放電駆動法と呼ぶ。) ここで、充電駆動法及び充放電駆動法について簡単に述
べるが、その前に２端子型アクティブ・マトリクス液晶
パネルの構成について説明する。

【０００４】図１０は２端子型アクティブ・マトリクス
液晶パネルの構成を示す図である。

【０００５】図１０で、１０は２端子型アクティブ液晶
パネルで、１、２は液晶層(図示せず。)を挟む一対の基
板である。Ｙ１〜Ｙ５は基板１上に設けられた複数の走
査電極、Ｘ１〜Ｘ５は基板２上に設けられた信号電極で
ある。

【０００６】Ｓは非線形抵抗素子で、図１０では１箇所
のみ代表して記号を付してあるが、基板１上に、走査電
極Ｙ１〜Ｙ５と信号電極Ｘ１〜Ｘ５の交差部分毎に設け
られている。非線形抵抗素子Ｓとして、ここでは金属間
に薄い絶縁膜を形成したＭＩＭ素子を用いているが、双
方向性ダイオード特性を持ついかなる素子でも構わな
い。Ｐは画素電極で、図１０では１箇所のみ代表して記
号を付してあるが、非線形抵抗素子Ｓに各々接続して設
けられている。ここでは、非線形抵抗素子Ｓと画素電極
Ｐを基板１上に設けているが、基板２上に設けても良
い。

【０００７】非線形抵抗素子Ｓとそれに接続されている
画素電極Ｐ及び、この画素電極Ｐと信号電極の対向して
いる部分とで、１つの画素を形成し、図１０では代表し
て走査電極Ｙ１と信号電極Ｘ１、２の交差部に構成され
ている画素を画素１、２の記号を付してある。そして、
信号電極Ｘ１〜Ｘ５の各々とそれとそれぞれ対向してい
る画素電極Ｐを電極とし、液晶層を誘電体とする画素容
量が形成されている。

【０００８】なお、走査電極Ｙ１〜Ｙ５と信号電極Ｘ１
〜Ｘ５ともに５本と少ないが、これは図及び説明を簡略
化する為で、実際の液晶パネルでは通常それぞれ数百本
以上の数で構成されている。

【０００９】図１１は図１０の液晶パネル１０の画素１
に係る電気等価回路を示す図で、Ｙ１は図１０の走査電
極Ｙ１、Ｘ１は図１０の信号電極Ｘ１、Ｒsは図１０の
非線形抵抗素子Ｓの抵抗分で、Ｃpは図１０の画素電極
とこれに対向する信号電極との間で作る画素容量であ
る。

【００１０】非線形抵抗素子Ｓの抵抗分Ｒｓは、一般に
両端に印加する電圧の絶対値がある閾電圧(この電圧を
Ｖthとする。)以下では高抵抗となり、この閾電圧以上で
は低抵抗となる性質がある。

【００１１】ここで、まず充電駆動法について述べる。
この駆動法は、走査電極を順次選択し、選択電圧±Ｖs1
を、各走査電極に交互に印加する駆動方法である。そし
て、選択電圧±Ｖs1を印加した後に保持電圧±Ｖｈを印
加する方法である。説明を簡単にするために、信号電極
Ｘ１に印加する電圧を０Ｖとしておく。

【００１２】ここで、電圧＋Ｖs1の選択電圧を走査電極
Ｙ１に印加すると、走査電極Ｙ１と信号電極Ｘ１間に、
電圧＋Ｖs1（＞Ｖth）が印加するので、抵抗Ｒsは小さ
な抵抗値となって、画素容量Ｃpを充電する。そして、
この充電によって、画素容量Ｃpの電圧(以後、画素電圧
Ｖpと言う。)が次第に大きくなる。

【００１３】そして、画素電圧Ｖpが、Ｖp＝Ｖs1−Ｖth
となると、言い換えるとスイッチ素子Ｓに印加する電圧
がＶthになると、抵抗Ｒsは大きな抵抗値となって、画
素容量Ｃpの充電を停止する。従って、画素電圧Ｖpの上
昇は停止する。よって、画素電圧Ｖpは、Ｖp＝Ｖs1−Ｖ
thとなる。そして、選択電圧を印加した後、保持電圧Ｖ
ｈ(＜Ｖth)を印加しても、抵抗Ｒsは極めて大きな抵抗
値となって、画素電圧Ｖpはそのまま保持される。

【００１４】即ち、±Ｖs1の選択電圧を印加し、その後
±Ｖｈの保持電圧を印加すると、画素電圧Ｖpは、Ｖｐ
＝±(Ｖs1−Ｖth) となり、実効電圧はＶs1−Ｖthとな
る。

【００１５】そして、この実効電圧に応じた光学特性
(透過率等)を画素１が示す。

【００１６】ところで、スイッチ素子Ｓの閾電圧Ｖth
は、例えばスイッチ素子Ｓの大きさの製造ばらつき等で
ばらつく。すると例えば、画素２を構成するスイッチ素
子Ｓの閾電圧がＶth＋ΔＶthであったとする。

【００１７】すると、画素２の実効電圧はＶs1−(Ｖth
＋ΔＶth)となり、画素１の実効電圧と、ΔＶthだけ異
なる。従って、画素１と異なった光学特性を示す。よっ
て、むらとなって見えることになる。即ち、充電駆動法
では、スイッチ素子Ｓの閾電圧Ｖthのばらつきの電圧が
そのまま画素電圧のばらつきとなる。

【００１８】これを防止したのが、充放電駆動法であ
る。ここで、液晶パネル１０の画素１に対して、この駆
動を行なった時の画素電圧Ｖpを説明する。

【００１９】第１のモードは、充電駆動法と同じで、第
１の選択電圧(＋Ｖs1)を印加し、Ｖp＝Ｖs1−Ｖth ま
で充電する。

【００２０】第２のモードは、プリチャージ電圧(−Ｖp
re)を印加して、一旦、Ｖp＝−(Ｖpre−Ｖth)まで過充
電状態とし、その後、第２の選択電圧(＋Ｖs2)を印加し
て、適正電圧まで放電し、Ｖｐ＝−(Ｖth−Ｖs2)とな
る。

【００２１】ここで、第２の選択電圧(＋Ｖs2)を、２・
Ｖth−Ｖs1と設定しておくことにより、Ｖth−Ｖs2の絶
対値とＶs1−Ｖthの絶対値を等しくすることができ、こ
の時の実効電圧はＶs1−Ｖthとなり、充電駆動法と同じ
になる。

【００２２】次に、画素２について調べる。

【００２３】第１のモードでは、Ｖp＝Ｖs1−(Ｖth＋ΔＶth) 第２のモードでは、一旦、Ｖp＝−{Ｖpre−(Ｖth＋ΔＶth)} となり、その後、第２の選択電圧(＋Ｖs2)が印加して、Ｖｐ＝−{(Ｖth＋ΔＶth)−Ｖs2} ＝−{(Ｖth−Ｖs2)＋ΔＶth)} ＝−{(Ｖs1−Ｖth)＋ΔＶth)}となる。

【００２４】よって、画素２の実効電圧は、数式１のよ
うになる。

【００２５】

【数１】

【００２６】ここで、Ｖs1−Ｖthは画素電圧で１Ｖのオ
ーダで、ΔＶthは０.１Ｖのオーダであるから第２項
は、０.０１Ｖ未満の小さな値となる。

【００２７】よって、充電駆動法では、画素電圧のばら
つきが０.１Ｖのオーダであったのに対し、充放電駆動
法では、その１０分の１の０.０１Ｖのオーダに低減さ
れ、従って、むら等の発生が防止できる。

【００２８】なお、両極性充放電駆動法では、第１、２
のモードに加え、第３、４のモードを使用するが、この
モードは第１、２のモードでのそれぞれの電圧極性を総
て反対にしたもので、動作は同じである。

【００２９】以上述べたように充放電駆動法は、充電駆
動法に比べて表示特性の向上を図れる点で優位点を有し
ている。

【００３０】ところで、充放電駆動法では、２値の保持
電圧±Ｖｈの他に、十から数十Ｖの電圧となる、プリチ
ャージ電圧±Ｖpre、選択電圧±Ｖs1、±Ｖs2の６値(片
極性充放電駆動では半分の３値)の電圧が必要である。

【００３１】ここで、一般的に非線形抵抗素子の閾電圧
(Ｖth)は温度係数を持っていて、例えば、ＭＩＭ素子で
は−０.１Ｖ／deg程度である。よって液晶表示装置の周
辺温度によっては、選択電圧を調整する必要がある場合
もある。

【００３２】この場合には、選択電圧±Ｖs1の絶対値を
ΔＶ1だけ変化させ、かつ、選択電圧±Ｖs２の絶対値を
ΔＶ1だけ変化させる必要がある。

【００３３】また、液晶パネルを構成する液晶材料にも
よって異なるが、周辺温度によって同じ画素電圧でも表
示の濃さが変化する場合があり、また使用者の好みによ
って表示の濃さ、即ち、画素電圧を調整したい場合があ
る。

【００３４】この場合には、選択電圧±Ｖs1の絶対値を
ΔＶ2だけ変化させ、かつ、選択電圧±Ｖs２の絶対値を
−ΔＶ2だけ変化させる必要がある。

【００３５】従って、２値の保持電圧±Ｖｈと、プリャ
ージ電圧±Ｖpre、選択電圧±Ｖs1、±Ｖs2の電圧を発
生させ、上述の電圧調整ができる電源回路が必要とな
る。

【００３６】図１２は、両極性充放電駆動に用いる各電
圧を発生する電源回路の構成を示す図である。

【００３７】図１２は、電圧ＶDDとGNDレベル(0V)の中
間電圧ＶCNTを基準に、電圧ＶDDとGNDレベル(0V)をそれ
ぞれ正負の保持電圧±Ｖｈとし、プリャージ電圧±Ｖpr
e、選択電圧±Ｖs1、±Ｖs2の電圧を発生する回路であ
る。

【００３８】図１２で、１００の三角印はGNDレベル(0
V)を示し、２０１は電圧ＶDDを出力する電源、１２０１
は電圧＋Ｖpre＋ＶCNTを出力する電源、１２０２は電圧
−Ｖpre＋ＶCNTを出力する電源である。

【００３９】また、１２０８〜１２１３は電圧出力端子
で、それぞれ、電圧ＶCNTを基準に、電圧＋Ｖpre、＋Ｖ
s1、＋Ｖs2、−Ｖs2、−Ｖs1、−Ｖpreを出力する。こ
こで、±Ｖpreの絶対値は30V程度、±Ｖs1の絶対値は15
〜25V程度、±Ｖs2の絶対値は10〜20V程度である。また
電圧ＶDDは2.7〜5.5V程度である。

【００４０】破線で囲んだ８０１は中央電圧発生回路
で、８０１ａは演算増幅器、８０１ｂ、ｃは抵抗器であ
る。

【００４１】破線で囲んだ８０２は温度補償電圧発生回
路で、８０２ａは演算増幅器、８０２ｂは感温抵抗器、
８０２ｃ、ｄは抵抗器である。

【００４２】破線で囲んだ８０３はコントラスト調整電
圧発生回路で、８０３ａ、ｂは演算増幅器、８０３ｃは
可変抵抗器、８０３ｄ、ｅは抵抗器である。

【００４３】ここで、演算増幅器８０１ａ、８０２ａ、
８０３ａ、８０３ｂは、電圧ＶDDを正側の電源電圧、GN
Dを負側の電源電圧としている。(図示せず。)破線で囲ん
だ１２０４は第１の加算回路で、１２０４ａは演算増幅
器、１２０４ｂ〜ｅは抵抗器である。

【００４４】破線で囲んだ１２０５は第２の加算回路
で、１２０５ａは演算増幅器、１２０５ｂ〜ｅは抵抗器
である。

【００４５】ここで、演算増幅器１２０４ａ、１２０５
ａは、電圧ＶDDを正側の電源電圧、電源１２０２の電圧
を負側の電源電圧としている。(図示せず。)破線で囲んだ
１２０６は第１の反転回路で、１２０６ａは演算増幅
器、１２０６ｂ、ｃは抵抗器である。

【００４６】破線で囲んだ１２０７は第２の反転回路
で、１２０７ａは演算増幅器、１２０７ｂ、ｃは抵抗器
である。

【００４７】ここで、演算増幅器１２０４ａ、１２０５
ａは、電源１２０１の電圧を正側の電源電圧、GNDを負
側の電源電圧としている。(図示せず。)図１２の各部の詳
細な構成と動作を説明する。

【００４８】まず、中央電圧発生回路８０１を説明する
と、抵抗器８０１ｂ、ｃは同じ抵抗値を持ち、電圧ＶDD
とGND間に直列接続されていて、抵抗器８０１ｂと８０
１ｃの接続部分に電圧ＶDDとGNDの中間電圧が発生す
る。これを電圧ＶCNTとする。

【００４９】この電圧ＶCNTは、演算増幅器８０１ａの
非反転入力(＋印部、以下同じ。)に接続され、そして反
転入力(−印部、以下同じ。)と出力(右端、以下同じ。)が
接続されている。従って、演算増幅器８０１ａはボルテ
ージホロワ回路を形成し、入力した電圧ＶCNTをインピ
ーダンスを下げて出力する。この出力を、図中○に−を
重ねた記号で示す。

【００５０】次に、温度補償電圧発生回路８０２を説明
する。

【００５１】抵抗器８０２ｃ、ｄは抵抗値Ｒ１をそれぞ
れ持ち、電圧ＶDDと演算増幅器８０２ａの反転入力と非
反転入力のそれぞれの間に接続されている。そして、抵
抗器８０２ｅは抵抗値Ｒ２を持ち、電圧ＶCNTと演算増
幅器８０２ａの非反転入力の間に接続されている。そし
て、周辺温度によって抵抗値が変化する感温抵抗器８０
２ｂが、演算増幅器８０２ａの反転入力と出力の間に接
続されている。ここで、感温抵抗器８０２ｂの抵抗値Ｒ
Ｔは、例えば次の式で表される。

【００５２】ＲＴ＝Ｒ２・{１＋ｋ・(Ｔ−25)｝ここで、Ｔは摂氏で測った周辺温度、ｋは正の定数で、
摂氏２５度でＲ２と同じになる。すると、演算増幅器８
０２ａの出力電圧ＶTは、温度に依存し、ＶT＝ＶCNT・{Ｒ２/(Ｒ１＋Ｒ２)}・{１−ｋ・(Ｔ−２
５)｝となる。従って、負の温度係数を持つ。但し、ＶTは電
圧ＶCNTを基準とした電圧である。

【００５３】次に、コントラスト調整電圧発生回路８０
３を説明する。

【００５４】可変抵抗器８０３ｃは、その両端が電圧Ｖ
DDとＶCNT間に接続され、この両端の電圧間の任意の電
圧を取り出す。そして、この電圧を演算増幅器８０３ａ
の非反転入力に入力する。ここで、演算増幅器８０３ａ
の反転入力と出力が接続されているのでボルテージホロ
ワ回路を構成する。即ち、入力した電圧をインピーダン
スを下げて出力する。ここで、電圧ＶCNTを基準とした
この電圧を電圧ＶCとする。

【００５５】更に、抵抗器８０３ｄ、ｅはそれぞれ同じ
抵抗値を持ち、抵抗器８０３ｄが演算増幅器８０３ａの
出力と演算増幅器８０３ｂの反転入力間に、抵抗器８０
３ｅが演算増幅器８０３ｂの反転入力と出力間に接続さ
れている。そして、演算増幅器８０３ｂの非反転入力に
は電圧ＶCNTが印加する。従って、−１倍の反転増幅回
路を形成するので、電圧ＶCNTを基準として、電圧−Ｖ
Ｃを出力する。

【００５６】次に、第１の加算回路１２０４を説明す
る。

【００５７】抵抗器１２０４ｂ〜ｄ、ｅはそれぞれ、抵
抗値Ｒ３〜Ｒ５、Ｒ７を持つ。

【００５８】演算増幅器１２０４ａの非反転入力には電
圧ＶCNTが印加する。

【００５９】ここで、抵抗器１２０４ｂ〜ｅの一端は総
て演算増幅器１２０４ａの反転入力に接続されている。

【００６０】そして、抵抗器１２０４ｂの他端には、演
算増幅器８０２ａの出力と接続し、電圧ＶTが印加す
る。

【００６１】そして、抵抗器１２０４ｃの他端には、演
算増幅器８０３ａの出力と接続し、電圧ＶCが印加す
る。

【００６２】そして、抵抗器１２０４ｄの他端には、GN
Dと接続し、電圧ＶCNTを基準に電圧−ＶCNTが印加す
る。

【００６３】そして、抵抗器１２０４ｅの他端は、演算
増幅器１２０４ａの出力と接続している。

【００６４】従って、演算増幅器１２０４ａの出力は、
電圧ＶCNTを基準に、 −(Ｒ７/Ｒ３)・ＶT−(Ｒ７/Ｒ４)・ＶC＋(Ｒ７/Ｒ５)・Ｖ
CNT なる電圧を出力する。

【００６５】次に、第２の加算回路１２０５を説明す
る。

【００６６】抵抗器１２０５ｂ〜ｄ、ｅはそれぞれ、抵
抗値Ｒ３〜Ｒ５、Ｒ７を持つ。

【００６７】演算増幅器１２０５ａの非反転入力には電
圧ＶCNTが印加する。

【００６８】ここで、抵抗器１２０５ｂ〜ｅの一端は総
て演算増幅器１２０５ａの反転入力に接続されている。

【００６９】そして、抵抗器１２０５ｂの他端には、演
算増幅器８０２ａの出力と接続し、電圧ＶTが印加す
る。

【００７０】そして、抵抗器１２０５ｃの他端には、演
算増幅器８０３ｂの出力と接続し、電圧−ＶCが印加す
る。

【００７１】そして、抵抗器１２０５ｄの他端には、GN
Dと接続し、電圧ＶCNTを基準に電圧−ＶCNTが印加す
る。

【００７２】そして、抵抗器１２０５ｅの他端は、演算
増幅器１２０５ａの出力と接続している。

【００７３】従って、演算増幅器１２０５ａの出力は、
電圧ＶCNTを基準に、 −(Ｒ７/Ｒ３)・ＶT＋(Ｒ７/Ｒ４)・ＶC＋(Ｒ７/Ｒ５)・Ｖ
CNT なる電圧を出力する。

【００７４】次に、第１の反転回路１２０６を説明す
る。

【００７５】抵抗器１２０６ｂ、ｃはそれぞれ同じ抵抗
値を持つ。

【００７６】演算増幅器１２０６ａの非反転入力には電
圧ＶCNTが印加する。

【００７７】そして、抵抗器１２０６ｂが演算増幅器１
２０４ａの出力と演算増幅器１２０６ａの反転入力間
に、抵抗器１２０６ｃが演算増幅器１２０６ａの反転入
力と出力間に接続されている。

【００７８】従って、−１倍の反転増幅回路を形成する
ので、電圧ＶCNTを基準として、(Ｒ７/Ｒ３)・ＶT＋(Ｒ
７/Ｒ４)・ＶC−(Ｒ７/Ｒ５)・ＶCNTなる電圧を出力す
る。

【００７９】最後に、第２の反転回路１２０７を説明す
る。

【００８０】抵抗器１２０７ｂ、ｃはそれぞれ同じ抵抗
値を持つ。

【００８１】演算増幅器１２０７ａの非反転入力には電
圧ＶCNTが印加する。

【００８２】抵抗器１２０７ｂが演算増幅器１２０５ａ
の出力と演算増幅器１２０７ａの反転入力間に、抵抗器
１２０７ｃが演算増幅器１２０７ａの反転入力と出力間
に接続されている。

【００８３】従って、−１倍の反転増幅回路を形成する
ので、電圧ＶCNTを基準として、(Ｒ７/Ｒ３)・ＶT−(Ｒ
７/Ｒ４)・ＶC−(Ｒ７/Ｒ５)・ＶCNTなる電圧を出力す
る。

【００８４】以上より、出力端子１２０９の電圧は、＋Ｖs1＝ (Ｒ７/Ｒ３)・ＶT＋(s1＝ (Ｒ７/Ｒ３)・ＶT
＋(Ｒ７/Ｒ４)・ＶC−(Ｒ７/Ｒ５)・ＶCNT 出力端子１２１０の電圧は、＋Ｖs2＝ (Ｒ７/Ｒ３)・ＶT−(Ｒ７/Ｒ４)・ＶC−(Ｒ７/
Ｒ５)・ＶCNT 出力端子１２１１の電圧は、 −Ｖs2＝−(Ｒ７/Ｒ３)・ＶT＋(Ｒ７/Ｒ４)・ＶC＋(Ｒ７/
Ｒ５)・ＶCNT 出力端子１２１２の電圧は、 −Ｖs1＝−(Ｒ７/Ｒ３)・ＶT−(Ｒ７/Ｒ４)・ＶC＋(Ｒ７/
Ｒ５)・ＶCNT となる。

【００８５】よって、周辺温度が変化して、電圧ＶTが
ΔＶTだけ変化した時、ΔＶ１＝ｎ・(Ｒ７/Ｒ３)・ΔＶT
とおくとこの場合には、選択電圧±Ｖs1の絶対値をΔＶ
1だけ変化し、かつ、選択電圧±Ｖs1の絶対値もΔＶ1だ
け変化するので、液晶素子の自動温度補償が可能とな
る。

【００８６】また、可変抵抗器８０３ｃを動かして、電
圧ＶCがΔＶCだけ変化させ、ΔＶ2＝ｎ・(Ｒ７/Ｒ３)・Δ
ＶTとおくと、選択電圧±Ｖs1の絶対値がΔＶ2だけ変化
し、かつ、選択電圧±Ｖs1の絶対値は−ΔＶ2だけ変化
する。よって、液晶素子のコントラスト調整が可能とな
る。

【００８７】以上、液晶表示装置の電源回路の構成を、
述べた構成にすることによって両極性充放電駆動法を行
うことができる。

【００８８】

【発明が解決しようとする課題】しかしながら、液晶表
示装置の電源回路の構成を上述した構成にした場合に、
出力端子１２０９〜１２１２に電圧を出力する演算増幅
器１２０６ａ、１２０７ａ、１２０５ａ、１２０４ａを
動作させる電源電圧が高くなってしまう。

【００８９】即ち、演算増幅器１２０６ａ、１２０７ａ
の正の電源電圧は＋Ｖpre＋ＶCNTで、負側は0Vで、演算
増幅器１２０５ａ、１２０４ａの正の電源電圧は＋ＶDD
で、負側は−Ｖpre−ＶCNTであり、電圧Ｖpreが３０V程
度であることを考えると、これらの演算増幅器の電源電
圧は、３０Ｖ前後となる。

【００９０】よって、演算増幅器１２０４ａ〜１２０７
ａのそれぞれの自己消費電流をIopとすると、それぞれ
の自己消費電力は、約30V×Ｉopとなる。

【００９１】これは電圧ＶDD(ここでは5Vとする。)を電
源電圧とする演算増幅器８０１ａ等の消費電力、ＶDD×
Ｉop＝５V×Ｉop の６倍にもなる。

【００９２】そして、一般的に演算増幅器の自己消費電
流Ｉopは、電源電圧が高くなると増加するので、この差
は実際にはもっと大きくなる。

【００９３】また、例えば、演算増幅器１２０７ａは、
正の電源電圧１２０１(＋Ｖpre＋ＶCNT)からこれを内部
で電圧降下させ、出力端子１２１０へ電圧＋Ｖs2を出力
する。ここで、例えば、正の電源電圧を30V、電圧＋Ｖs
2を15Vとし、出力端子１２１０から出力する電流を0.2m
Aとすると、演算増幅器１２０７ａ内部で(３０Ｖ−１５
Ｖ)×０.２ｍＡ＝３ｍＷの電力が無駄に消費される。

【００９４】これは、演算増幅器１２０４ａ〜１２０７
ａの総てにあてはまる。(出力電圧、電流によって無駄な
消費電力量は異なるが。) また、演算増幅器１２０４ａ〜１２０７ａの電源電圧が
３０Ｖ前後と高い電圧となり、逆に演算増幅器１２０４
ａ〜１２０７ａにはこの電圧以上の高耐圧が要求され
る。

【００９５】また、これらの演算増幅器１２０４ａ〜１
２０７ａの出力(十〜数十Ｖ)が何等かの理由で例えばGN
Dと短絡した場合に、演算増幅器１２０４ａ〜１２０７
ａ、あるいはこれを含む電源回路が破壊しないような短
絡保護回路も必要となる。

【００９６】なお、電源回路の消費電力を低減する方法
として、いわゆるスイッチングレギュレータ方式があ
る。この方式を簡単に説明すると、インダクタを用意し
これに流す電流をオン/オフ制御する方法である。しか
しながら、この方式は比較的大電流出力の場合には効率
が良いが、液晶表示装置等の電源回路のように比較的に
小さい電流出力の場合には効率があまり良くない。更
に、インダクタは、コアに銅線等を巻き付けた構造にな
っており、概して外形が大きくなる。また、インダクタ
に流す電流をオン/オフ制御する際に、ノイズ、特に磁
気ノイズが出やすい。

【００９７】そこで、本発明は、上のような課題に鑑み
てなされたものであり、回路構成を簡素なものとし、そ
れ自体の消費電力を低減した電源回路、及びこの電源回
路を用いる液晶表示装置等を提供することを目的とす
る。

【００９８】また、これを含む消費電力を低減させ、安
価でかつ小型軽量化が図られた電子機器を提供すること
を目的とする。

【００９９】

【課題を解決するための手段】請求項１記載の電源回路
は、電圧源または外部からの電圧入力端子と、第１のコ
ンデンサと、第２のコンデンサと、前記第１のコンデン
サの一端と前記電圧源または外部からの電圧入力端子間
を接続あるいは遮断し、前記第１のコンデンサの該一端
と前記第２のコンデンサの一端間を遮断あるいは接続す
るスイッチ回路と、基準電圧源と前記第２のコンデンサ
に印加する電圧の分圧と前記基準電圧源の電圧とを比較
する電圧比較回路と、前記スイッチ回路が前記第１のコ
ンデンサの一端と前記電圧源または外部からの電圧入力
端子間を接続しかつ前記第１のコンデンサの該一端と前
記第２のコンデンサの一端間を遮断する状態と前記スイ
ッチ回路が前記第１のコンデンサの一端と前記電圧源ま
たは外部からの電圧入力端子間を遮断しかつ前記第１の
コンデンサの該一端と前記第２のコンデンサの一端間を
接続する状態の２状態を交互にする制御と該２状態のい
ずれか一方の状態、あるいは、前記スイッチ回路が前記
第１のコンデンサの一端と前記電圧源または外部からの
電圧入力端子間を遮断しかつ前記第１のコンデンサの該
一端と前記第２のコンデンサの一端間も遮断する状態に
したままにする制御のいずれかの制御を、前記電圧比較
回路の出力状態に応じて、行うスイッチ制御回路とを具
備することを特徴とする。

【０１００】上記の構成によれば、電圧源または外部か
らの電圧入力端子の電圧まで充電した、第１のコンデン
サの電荷を第２のコンデンサに移動させて出力電圧を発
生させるので、電力損失が殆ど発生しない。また、この
動作を制御する制御系の電源電圧は低く抑えられ、制御
系の消費電力も低減する。

【０１０１】請求項２記載の電源回路は、請求項１記載
の電源回路を複数、具備することを特徴とする。

【０１０２】上記の構成によれば、多数の出力電圧を持
つ電源回路においても電力損失が殆ど発生しない。

【０１０３】請求項３記載の電源回路は、請求項２記載
の電源回路において、複数の請求項１の電源回路の各々
の前記基準電圧源の電圧が互いに連動して変化すること
を特徴とする。

【０１０４】上記の構成によれば、多数の出力電圧を持
つ電源回路においても電力損失が殆ど発生しないととも
に、多数の出力電圧の電圧調整が容易になる。

【０１０５】請求項４記載の液晶表示装置は、液晶材料
を用いた液晶素子と該液晶素子を駆動するのに必要な電
圧を供給する電源回路を具備する液晶表示装置におい
て、該電源回路が請求項１ないし３記載の電源回路であ
ることを特徴とする。

【０１０６】上記の構成によれば、電源回路の電力損失
が殆どなく、ひいては液晶表示装置の消費電力が低減で
きる。

【０１０７】請求項５記載の電子機器は、請求項４記載
の液晶表示装置を表示部材として具備することを特徴と
する。

【０１０８】上記の構成によれば、表示部材としての液
晶表示装置の電力損失が殆どなく、ひいては電子機器の
消費電力が低減できる。

【０１０９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。

【０１１０】〔実施例１〕図１は請求項１記載の発明に
係る電源回路の一構成例を示す模式図である。

【０１１１】図１で、１０１は、電圧源で、これは外部
からの電圧入力端子でも良い。１０２は第１のコンデン
サ、１０３は第２のコンデンサ、１０４はスイッチ回
路、１０５は基準電圧源である。そして、１０６は第２
のコンデンサ１０３に印加する電圧の分圧を発生する電
圧分割回路で、直列接続された２本の抵抗器１０６ａ、
１０６ｂからなる。１０７は電圧分割回路１０６の出力
する分圧と基準電圧源１０５の電圧とを比較する電圧比
較回路で、１０８は、スイッチ回路１０４のオン/オフ
制御を電圧比較回路１０７の出力状態に応じて行うスイ
ッチ制御回路で、１０９は電圧出力端子である。なお、
１００で示した三角記号は、共通電位で0Vとする。(以
後、GNDと言う。)を示す。

【０１１２】ここで、スイッチ回路１０４は、スイッチ
回路１０４の制御端子(図中、Ｃで示す。)に、スイッチ
制御回路１０８からの信号(以後、スイッチ制御信号と
言う。)に応じて、スイッチ回路１０４の図中、ＡとＹ間
を接続あるいは遮断し、ＹとＢ間を遮断あるいは接続す
る。

【０１１３】そして、電圧比較回路１０７は、電圧分割
回路１０６の出力する分圧と基準電圧源１０５の電圧と
を比較し、比較結果をスイッチ制御回路１０８に出力す
る。

【０１１４】ここで、この比較結果が電圧分割回路１０
６の出力する分圧の方が低いことを示す場合には、スイ
ッチ制御回路１０８は、スイッチ回路１０４のＡとＹ間
を接続しかつＹとＢ間を遮断するスイッチ制御信号と、
ＡとＹ間を遮断しかつＹとＢ間を接続するスイッチ制御
信号を交互に出力し続け、逆に比較結果が電圧分割回路
１０６の出力する分圧の方が高いことを示す場合には、
スイッチ制御回路１０８は、スイッチ回路１０４のＡと
Ｙ間を接続しかつＹとＢ間を遮断するスイッチ制御信号
またはＡとＹ間を遮断しかつＹとＢ間を接続するスイッ
チ制御信号またはＡとＹ間を遮断しかつＹとＢ間を遮断
するスイッチ制御信号のいずれかを出力する。

【０１１５】本実施例の電源回路は以上の動作をする。
ここで、電圧源１０１の電圧をＶin、電圧分割回路１０
６の出力する分圧をＶdiv、基準電圧源１０５の電圧を
Ｖref、電圧出力端子１０９の電圧をＶout、、第１のコ
ンデンサ１０２の容量をＣ1、第２のコンデンサの容量
をＣ2、電圧分割回路１０６の２本の抵抗器１０６ａ、
１０６ｂの抵抗値をそれぞれＲa、Ｒbとする。

【０１１６】すると、電圧分割回路１０６の出力する分
圧はＶdiv＝{Ｒb/(Ｒa＋Ｒb)}・Ｖoutであるから、Vout
＝{(Ｒa＋Ｒb)/Ｒb}・Ｖdivとなり、ｎ＝{(Ｒa＋Ｒb)/Ｒ
b}とおくとＶout＝ｎ・Ｖdivとかける。

【０１１７】基準電圧源１０５の電圧Ｖrefより電圧Ｖd
ivが低い場合には、即ち、電圧出力端子１０９の電圧が
Ｖout＜ｎ・Ｖrefの場合には、スイッチ制御回路１０８
は、スイッチ回路１０４のＡとＹ間を接続しかつＹとＢ
間を遮断するスイッチ制御信号と、ＡとＹ間を遮断しか
つＹとＢ間を接続するスイッチ制御信号を交互に出力し
続ける。

【０１１８】ここで、スイッチ回路１０４のＡとＹ間を
接続しかつＹとＢ間を遮断する動作とこれに引き続くＡ
とＹ間を遮断しかつＹとＢ間を接続する動作を１回行う
時、まず、第１のコンデンサが電圧源１０１と接続した
時の、第１のコンデンサに印加する電圧はＶinであり、
従って電荷量はＶin・Ｃ1となる。この時、第２のコンデ
ンサの電荷量はＶout・Ｃ2である。そして、これに引き
続きＡとＹ間を遮断しかつＹとＢ間を接続した時、即ち
第１のコンデンサが第２のコンデンサと接続した時の、
第１と第２のコンデンサの総電荷量は、Ｖin・Ｃ1＋Ｖou
t・Ｃ2となり、第１と第２のコンデンサに印加する電圧
は、 (Ｖin・Ｃ1＋Ｖout・Ｃ2)/(Ｃ1＋Ｃ2)＝Ｖout＋(Ｖin−Ｖ
out)・Ｃ1/(Ｃ1＋Ｃ2) となって、右辺第２項分だけの電圧出力端子１０９の電
圧が上昇する。

【０１１９】よって、この切替え動作が際限なく行われ
ると、Ｖout＝Ｖinに限りなく近い電圧まで上昇してい
く。

【０１２０】しかし、基準電圧源１０５の電圧Ｖrefよ
り電圧Ｖdivが高い時には、即ち、電圧出力端子１０９
の電圧がＶout＞ｎ・Ｖrefとなると、スイッチ制御回路
１０８は、スイッチ回路１０４のＡとＹ間を接続しかつ
ＹとＢ間を遮断するスイッチ制御信号またはＡとＹ間を
遮断しかつＹとＢ間を接続するスイッチ制御信号または
ＡとＹ間を遮断しかつＹとＢ間を遮断するスイッチ制御
信号のいずれかを出力するから、上記の切替え動作が停
止し、電圧出力端子１０９の電圧の上昇が無くなる。

【０１２１】ここで、電圧出力端子１０９とGND間に負
荷(図示せず)が接続されると、第２のコンデンサの電荷
が減り、電圧出力端子１０９の電圧が減少する。する
と、再び上記の切替え動作が繰り返される。

【０１２２】よって、電圧出力端子１０９の電圧はＶou
t＝ｎ・Ｖrefで安定化される。

【０１２３】以上の構成と動作をする。このように、電
圧源１０１の電圧Ｖinから電圧を下げた、電圧Ｖoutを
作る方法として、第１のコンデンサの電荷を第２のコン
デンサに移動させる方法をとっているので、演算増幅器
による電圧降下を用いた方法とは異なり、電圧損失が殆
ど発生しない。また、インダクタを用いないので磁気ノ
イズの発生や電源回路が大きくなるといった問題も生じ
ない。

【０１２４】なお、電圧比較回路１０７やスイッチ制御
回路１０８部分は低電圧駆動が可能であり、よってこの
部分での消費電力を抑えることも可能である。

【０１２５】よって、回路を大きくすることなく、また
不要なノイズを発生することなく、電源回路自体の消費
電力を低減させた電源回路を提供することができる。こ
の電源回路は、特に、出力電圧が十〜数十Ｖで出力電流
が数ｍＡ以下といった電源を必要とする電子機器に最適
であり、例えば液晶表示装置があるが、無論、他の電子
機器の電源回路に用いても良い。

【０１２６】〔実施例２〕本実施例は請求項１の発明に
かかるものである。実施例１の説明からだけでも請求項
１の発明にかかる電源回路は容易に具現できるが、ここ
では、より具体的な本発明の電源回路の一構成例を説明
する。図２は、本実施例の電源回路の一構成例を示す図
である。

【０１２７】図２で、１０１は電圧源、１０２は第１の
コンデンサ、１０３は第２のコンデンサ、１０５は基準
電圧源、１０６は電圧分割回路であり抵抗１０６ａ、ｂ
からなり、以上の構成は図１と同じ構成となっている。

【０１２８】図２の１０４ａと１０４ｂは図１のスイッ
チ回路１０４を構成する具体的な構成要素で、それぞれ
ＰチャンネルＭＯＳ型ＦＥＴ(電界効果型トランジスタ)
である。図２で左側の端子がソース、右側の端子がドレ
イン、下側の端子がゲートである。そして、これらのト
ランジスタはソース電圧に対してゲートの電圧が負にな
るとソースとドレイン間が導通し、ソース電圧に対して
ゲートの電圧がほぼ同じか正になると遮断する、いわゆ
るエンハンスメントタイプの電気特性を持つ。

【０１２９】図２の２０１は電源で、電圧ＶDDの電圧を
出力する。ＶDDの具体的な電圧は2.7V〜5.5V程度であ
る。

【０１３０】１０７は電圧比較回路で、具体的には集積
回路等で構成された演算増幅器を用いている。そして、
図２の電圧比較回路１０７に示すように反転入力端子
(図中、−で示す端子。)には基準電圧源１０５の電圧Ｖr
efが入力し、非反転入力端子(図中、＋で示す端子。)に
は電圧分割回路１０６の出力する電圧Ｖdivが入力す
る。そして、電圧比較回路１０７、即ち演算増幅器は電
源２０１の出力する電圧ＶDDで動作する。従って電圧比
較回路１０７は、電圧Ｖdivが電圧Ｖrefより低い時に
は、GNDの電圧に近い電圧(これを"L"とする。)を出力
し、高い時には、電圧ＶDDに近い電圧(これを"H"とす
る。)を出力する。

【０１３１】図２の１０８ａ〜ｉは、図１のスイッチ制
御回路１０８を構成する具体的な構成要素である。

【０１３２】まず、１０８ａは発振回路で、ある周波数
ｆHzで周期的に"H"と"L"のいずれかの電圧となるクロッ
ク信号φ1とφ2を出力する。ここで、クロック信号φ１
とφ2はお互いに同時には"L"にはならない２相クロック
である。また、この発振回路１０８ａも電源２０１の出
力する電圧ＶDDで動作する。

【０１３３】１０８ｂと１０８ｃは集積回路等で構成さ
れた論理回路を用いた、反転２入力の論理積回路であ
り、その電源として電源２０１の出力する電圧ＶDDを用
いてある。この反転２入力の論理積回路は２つの入力が
両方ともに"L"となった場合のみに出力が"H"となる回路
である。１０８ｄ、１０８ｅ、１０８ｇ、１０８ｈはそ
れぞれ抵抗器である。

【０１３４】１０８ｆと１０８ｉはれぞれＮチャンネル
ＭＯＳ型ＦＥＴ(電界効果型トランジスタ)である。図２
の１０８ｆ、１０８ｉで下側の端子がソース、上側の端
子がドレイン、左側の端子がゲートである。そして、こ
れらのトランジスタはソース電圧に対してゲートの電圧
が正になるとソースとドレイン間が導通し、ソース電圧
に対してゲートの電圧がほぼ同じか負になると遮断す
る、いわゆるエンハンスメントタイプの電気特性を持
つ。

【０１３５】ここで、抵抗器１０８ｄ、１０８ｅ、ＦＥ
Ｔ１０８fで、また抵抗器１０８ｇ、１０８ｈ、ＦＥＴ
１０８ｉで、それぞれＦＥＴ１０４ａ、ｂの導通と遮断
の制御を行うレベルシフタ回路を構成する。

【０１３６】即ち、反転２入力の論理積回路１０８ｂの
出力が"H"の時、ＦＥＴ１０８ｆのゲート電圧がソース
電圧より高くなるので、導通状態になる。すると抵抗器
１０８ｅの下端の電圧がGNDとなり、抵抗器１０８ｄと
１０８ｅの接続部分、即ち、ＦＥＴ１０４ａのゲート電
圧がソース電圧より低くなる。よって、ＦＥＴ１０４ａ
のソースとドレイン間を導通状態にする。一方、反転２
入力の論理積回路１０８ｂの出力が"L"の時、ＦＥＴ１
０８ｆのゲート電圧がソース電圧とほぼ同じになるの
で、遮断状態になる。すると抵抗器１０８ｅの下端の電
圧はＶinとなり、抵抗器１０８ｄと１０８ｅの接続部
分、即ち、ＦＥＴ１０４ａのゲート電圧もソース電圧と
ほぼ同じになる。よって、ＦＥＴ１０４ａのソースとド
レイン間を遮断状態にする。

【０１３７】抵抗器１０８ｇ、１０８ｈ、ＦＥＴ１０８
ｉで構成されたレベルシフタ回路も同様に、反転２入力
の論理積回路１０８ｃの出力に応じて、ＦＥＴ１０４ｂ
のソースとドレイン間を導通と遮断の制御をする。

【０１３８】以上の構成となっている。ここで、図３を
用いて動作を説明するが、図３は図２の各部の電圧波形
を示すタイミング図である。図３で、３０１は図２のク
ロック信号φ1、３０２は図２のクロック信号φ2、３０
３は図２のＦＥＴ１０８ｆのゲート電圧、３０４は図２
のＦＥＴ１０８ｉのゲート電圧、３０５は図２の電圧比
較回路１０７の出力、３０６は図２の第１のコンデンサ
の電圧、３０７は電圧Ｖoutを示す。

【０１３９】ここで、電圧Ｖoutがｎ・Ｖref未満である
時、即ち、Ｖdiv＜Ｖrefである時、電圧比較回路１０７
は"L"を出力するから、反転２入力の論理積回路１０８
ｂ、ｃは、それぞれクロック信号φ１、2が"L"となった
時のみに"H"を出力する。ここで、クロック信号φ１、2
は互いに同時に"L"とはならないので、ＦＥＴ１０４ａ
とＦＥＴ１０４ｂは交互に導通状態と遮断状態となる。
よって、ＦＥＴ１０４ａが導通状態になった時は、第１
のコンデンサ１０２は、第２のコンデンサ１０３とは遮
断され、電圧源１０１と導通し電圧Ｖinまで充電され、
次のＦＥＴ１０４ｂが導通状態になった時は、第１のコ
ンデンサ１０２は、電圧源１０１とは遮断され、第２の
コンデンサ１０３と導通し、この電荷を第２のコンデン
サ１０３に移す動作がくり返し行われる。よって、電圧
Ｖoutが上昇する。(図３の期間ｔ１) そして、電圧Ｖoutがｎ・Ｖrefより高くなった時、即
ち、Ｖdiv＞Ｖrefになった時、電圧比較回路１０７は"
H"を出力するから、反転２入力の論理積回路１０８ｂ、
ｃは、クロック信号φ１、2によらず、"L"を出力する。
するとＦＥＴ１０４ａとＦＥＴ１０４ｂは両方共に遮断
状態となる。従って、電圧Ｖoutの上昇は停止する。

【０１４０】更に、出力電圧端子１０９とGND間に負荷
を考えると、電圧Ｖoutが徐々に下がる。（図３の期間
ｔ２）そして、電圧Ｖoutがｎ・Ｖref未満になると再び
電圧Ｖoutを上昇させる上述の動作が行われる。（図３
の期間ｔ３）これが繰り返される。

【０１４１】ここで、電圧源１０１の電圧Ｖinの具体的
な電圧を30V、出力電圧端子１０９の電圧Ｖoutの具体的
な電圧を20Vとし、出力電圧端子１０９とGND間に接続さ
れる負荷に流れる出力電流Ｉoutの具体的な電流を0.2mA
とする。

【０１４２】ここで、図２の第１のコンデンサ１０２
が、１回、電圧源１０１と接続した後に第２のコンデン
サ１０３と接続した時に移動する電荷量は以下のように
なる。

【０１４３】(Ｖin−Ｖout)・Ｃ1 よって、クロック信号φ１、２の周波数はｆHzであるか
ら、第１のコンデンサ１０２が第２のコンデンサ１０３
に単位時間当たりに移動する電荷、即ち電流Ｉは以下の
ようになる。

【０１４４】Ｉ＝(Ｖin−Ｖout)・Ｃ1・ｆ従って、出力電流Ｉout＝0.2mAを供給するには、0.2mA
＝(30V−20V)・Ｃ1・ｆ＝10V・Ｃ1・ｆから、ｆ＝10ｋHzと
すると、第１のコンデサ１０２の容量はＣ1＝2000pFと
なる。

【０１４５】また、第１のコンデンサ１０２が、電圧源
１０１と接続した後に、第２のコンデンサ１０３と接続
した直後の電圧は、第２のコンデンサ１０３の容量をＣ
２とすると以下のようになる。

【０１４６】Ｖout＝Ｖoutp＋(Ｖin−Ｖoutp)・Ｃ1/(Ｃ1＋Ｃ2) 但し、Ｖoutpは、第１のコンデンサ１０２が第２のコン
デンサ１０３と接続する直前の元の第２のコンデンサ１
０3の電圧である。従って、 (Ｖin−Ｖoutp)・Ｃ1/(Ｃ1＋Ｃ2)≒(30V−20V)・Ｃ1/(Ｃ1
＋Ｃ2)＝10V・Ｃ1/(Ｃ1＋Ｃ2) なるリプル電圧が発生する。

【０１４７】ここで、第２のコンデンサ１０３の容量Ｃ
2を充分に大きくすればこのリプル電圧は充分に小さく
することができる。例えば、Ｃ2＝２μFとすれば、リプ
ル電圧は高々10mV程度にできる。

【０１４８】ここで、ＦＥＴ１０４ａ、ｂはゲート電圧
だけで制御されるので、抵抗器１０８ｄ、ｅ、ｇ、ｈの値
は大きくすることが可能で例えば百ｋΩ前後の値にして
も良い。但し、これらの抵抗を高くすると、ＦＥＴ１０
４ａ、ｂのゲート間容量、配線等の浮遊容量の影響が顕
著になってくる。例えば、ＦＥＴ１０８ｆが導通から遮
断状態になっても、ＦＥＴ１０４ａのソースとドレイン
間がすぐには遮断しなくなる。これは、ＦＥＴ１０４ａ
のソース電圧に対するゲート電圧波形は、抵抗器１０８
ｄ、ｅの抵抗値と浮遊容量の積で決まる、ある時定数を
持つ指数関数でほぼ表されるが、時定数が大きくなるほ
どゲート電圧がソース電圧に近づくのが遅くなり、その
分、応答が遅くなるからである。ＦＥＴ１０４ｂについ
ても同様である。従って、ＦＥＴ１０４ａのソースとド
レイン間導通状態から遮断状態にし、ＦＥＴ１０４ｂの
ソースとドレイン間を遮断状態から導通状態にする時、
ＦＥＴ１０８ｆが導通から遮断状態にした後、即ちクロ
ックφ1を"L"から"H"にした後に、暫く間をおいて、ク
ロックφ2を"H"から"L"にすることによって、ＦＥＴ１
０８ｉを遮断から導通状態にする。これによって、ＦＥ
Ｔ１０４ａのソースとドレイン間とＦＥＴ１０４ｂのソ
ースとドレイン間が同時に導通状態になるのが防げる。
無論、ＦＥＴ１０４ｂのソースとドレイン間を同時に導
通状態から遮断状態にし、ＦＥＴ１０４ａのソースとド
レイン間を同時に遮断状態から導通状態にする場合にも
同じである。よって、クロック信号φ1とφ2が同時に"
H"なる時間を設ければ良い。これを言い換えれば、クロ
ック信号φ1とφ2が同時に"L"にならないようにすれば
良い。

【０１４９】逆に、このようなクロック信号φ１、２を
用いることによって、抵抗器１０８ｄ、ｅ、ｇ、ｈの値を
大きくすることが可能で、ここで消費される無駄な電力
を抑えることができる。

【０１５０】そして、抵抗器１０６ａ、ｂも電圧比較回
路１０７に電圧を与えるだけなので、抵抗値を大きくす
ることが可能である。

【０１５１】本実施例の電源回路は以上の構成と動作を
する。従って、電圧源１０１の電圧Ｖinから電圧Ｖout
を作る操作を、これを第１のコンデンサ１０２の電荷を
第２のコンデンサ１０３に移動させる動作で行なってい
るので、電圧損失が殆ど発生しない。

【０１５２】また、抵抗器１０８ｄ、ｅ及びＦＥＴ１０
８ｆで構成されるレベル・シフタ回路部は、抵抗器１０
８ｄ、ｅの抵抗値を大きくすることが可能で、またＦＥ
Ｔ１０８ｆも電圧制御素子であるのでこの部分での消費
電力も極めて小さくすることが可能であり、抵抗器１０
８ｇ、ｈ及びＦＥＴ１０８ｉで構成されるレベル・シフタ
回路部についても同様である。

【０１５３】更に電圧比較回路１０７、発振回路１０８
ａ、反転２入力の論理積回路１０８ｂ、ｃ等の回路は総
て電圧源２０１の電圧ＶDDの低電圧で動作する為に、こ
の部分での消費電力も少なくで済み、また各回路に高い
耐圧は要求されない。

【０１５４】以上、本実施例では、より具体的な回路構
成を用いて、実施例１で述べた電源回路を具現化させた
ものである。よって、実施例１と同様の効果が得られ
る。

【０１５５】また、出力端子が例えばGNDと短絡した場
合に、即ち、Vout＝0Vとなった時、Ｉ＝(Ｖin−Ｖout)・Ｃ1・ｆより、＝(30V−0V)・Ｃ1・ｆここにｆ＝10ｋHz、Ｃ1＝2000pFを代入すると、Ｉ＝0.6
mA となる。

【０１５６】従って、短絡時の電流は微々たるものであ
る。逆に言えば、この回路構成自体が短絡保護回路を兼
ねている。従って、更に短絡保護回路を設ける必要はな
く、短絡事故があっても本実施例の電源回路が破壊する
ようなことが無くなる。

【０１５７】無論、実施例１の電源回路の具体的な構成
は本実施例の構成だけに限らない。例えば、抵抗器１０
８ｄ、ｅ及びＦＥＴ１０８ｆで構成されるレベル・シフタ
回路部と抵抗器１０８ｇ、ｈ及びＦＥＴ１０８ｉで構成
されるレベル・シフタ回路部は、他の構成であっても良
い。

【０１５８】図４は本実施例の電源回路の他の一構成例
を示す図である。図４で、４０１〜４０７以外の構成は
図２と同じで同じ動作をするので、同じ番号を付して説
明の重複をさける。４０１は発振回路で周波数ｆのクロ
ック信号φを出力する。４０２は反転２入力の論理積回
路であり、図２の１０８ｂ、ｃと同じ動作をする。図４
の４０３は反転論理回路で、入力が"H"の時"L"を出力
し、入力が"L"の時"H"を出力する。４０４と４０５はＰ
チャンネルのＭＯＳ型ＦＥＴで、上側の端子がソース、
下側の端子がドレイン、残る端子がゲートで、エンハン
ストメントタイプの電気特性を持つ。また、４０６、４
０７はＮチャンネルのＭＯＳ型ＦＥＴで、下側の端子が
ソース、上側の端子がドレイン、残る端子がゲートで、
エンハンストメントタイプの電気特性を持つ。そして、
ＦＥＴ４０４と４０６の接続部分とＦＥＴ１０４ｂ及び
ＦＥＴ４０５のゲートが接続し、ＦＥＴ４０５と４０７
の接続部分とＦＥＴ１０４ａ及びＦＥＴ４０４のゲート
が接続している。レベルシフタ回路はこのように構成さ
れている。(以後、この回路構成によるレベルシフタ回路
を相補型レベルシフタ回路よ呼ぶ。)なお、電圧ＶDDを出
力する電源２０１は、図４では省略してある。

【０１５９】ここで、反転２入力の論理積回路４０２の
出力が"H"の時、反転論理回路４０３の出力は"L"とな
る。すると、ＦＥＴ４０６は導通、ＦＥＴ４０７は遮断
状態となり、これによって、ＦＥＴ４０５は導通、ＦＥ
Ｔ４０４は遮断する。よって、ＦＥＴ１０４ａのゲート
電圧は電圧Ｖin、ＦＥＴ１０４ｂのゲート電圧はGNDと
同じになり、ＦＥＴ１０４ａのソース−ドレイン間は遮
断、ＦＥＴ１０４ｂのソース−ドレイン間は導通状態と
なる。逆に、反転２入力の論理積回路４０２の出力が"
L"の時、ＦＥＴ１０４ａのソース−ドレイン間は導通、
ＦＥＴ１０４ｂのソース−ドレイン間は遮断状態とな
る。

【０１６０】従って、電圧比較回路１０７の出力が"L"
の時、即ち、Ｖout＜ｎ・Ｖrefの時、ＦＥＴ１０４ａの
ソース−ドレイン間とＦＥＴ１０４ｂのソース−ドレイ
ン間が交互に導通状態と遮断状態となる。そして、電圧
比較回路１０７の出力が"H"の時、即ち、Ｖout＞ｎ・Ｖr
efの時、、ＦＥＴ１０４ａのソース−ドレイン間は導
通、ＦＥＴ１０４ｂのソース−ドレイン間は遮断状態と
なったままになる。

【０１６１】以上の構成と動作をするから図２の電源回
路と同じ動作と効果を得る。

【０１６２】この構成はレベルシフタ回路を４つの半導
体素子を用いているためにやや複雑となるが、ＦＥＴ４
０４と４０６、４０５と４０７は何れか一方が導通し、
他方が遮断されるので定常的に流れる電流が無くなり消
費電力がいっそう小さくなる。また、ＦＥＴ１０４ａ、
ｂのゲート電圧を強制的に設定するので浮遊容量等によ
るゲート電圧の変化の遅れが無い。従って、図２に示し
た回路構成で必要であった２相クロック信号φ１、２を
１つのクロック信号φだけで済むようになり、発振回路
４０１の構成を簡略化できる。更に、レベルシフタ回路
から抵抗器が無くなるので、例えば、レベルシフタ回
路、発振回路を１つの集積回路で構成する際にはかえっ
て好ましい。

【０１６３】また本実施例では、実施例１の図１のスイ
ッチ回路１０４を、ＦＥＴを用いて具現化してあるが、
これについてもこれに限定するものではなく、例えば集
積回路化した、いわゆるアナログスイッチを用いても無
論構わない。

【０１６４】〔実施例３〕本実施例は請求項１の発明に
かかるものである。実施例２では、正の電圧源の電圧Ｖ
inから正の電圧Ｖoutを作る場合について説明したが、
負の電圧源の電圧−Ｖinから負の電圧−Ｖoutを作るこ
とも同様にできる。これを図を用いて説明する。図５
は、本実施例の電源回路の一構成例を示す図である。

【０１６５】図５で、１００はGND、１０２は第１のコ
ンデンサ、１０３は第２のコンデンサ、１０６は抵抗１
０６ａ、ｂからなる電圧分割回路、１０７は電圧比較回
路、１０８ｄ、１０８ｅ、１０８ｇ、１０８ｈはそれぞ
れ抵抗器、２０１は電圧ＶDDの電圧を出力する電源で、
以上の構成は図２と同じ構成となっている。

【０１６６】図５の５００の菱形で示した記号は電圧Ｖ
DDがかかる部分を示す。５０１は負の電圧源で電圧−Ｖ
inを出力する。５０５は基準電圧源で、電圧ＶDDを基準
にして電圧−Ｖrefを出力する。５０９は負の電圧出力
端子で、ここにかかる電圧を−Ｖoutとする。

【０１６７】図５の５０４ａと５０４ｂは、それぞれＮ
チャンネルＭＯＳ型ＦＥＴである。図５で左側の端子が
ソース、右側の端子がドレイン、下側の端子がゲートで
ある。そして、エンハンスメントタイプの電気特性を持
つ。

【０１６８】５０８ａは発振回路で、ある周波数ｆHzで
周期的に"H"と"L"のいずれかの電圧となるクロック信号
φ3とφ4を出力する。ここで、クロック信号φ3とφ4は
お互いに同時には"H"にはならない２相クロックであ
る。また、この発振回路５０８ａは電源２０１の出力す
る電圧ＶDDで動作する。

【０１６９】５０８ｂと５０８ｃは集積回路等で構成さ
れた論理回路を用いた、２入力の論理積の否定の回路
(以後、NAND回路と言う。)であり、その電源として電源
２０１の出力する電圧ＶDDを用いてある。このNAND回路
は２つの入力が両方ともに"H"となった場合のみに出力
が"L"となる回路である。

【０１７０】５０８ｆと５０８ｉはそれぞれＰチャンネ
ルＭＯＳ型ＦＥＴ(電界効果型トランジスタ)であり、下
側の端子がソース、上側の端子がドレイン、左側の端子
がゲートである。そして、エンハンスメントタイプの電
気特性を持つ。なお、ＦＥＴ５０８ｆ、ｉのそれぞれの
ソースは電圧ＶDDとなっていて、ゲート電圧が"H"の時
にはソース-ドレイン間が遮断し、"L"では導通する。

【０１７１】ここで、抵抗器１０８ｄ、１０８ｅ、ＦＥ
Ｔ５０８ｆで、また抵抗器１０８ｇ、１０８ｈ、ＦＥＴ
５０８ｉで、それぞれＦＥＴ５０４ａ、ｂの導通と遮断
の制御を行うレベルシフタ回路を構成する。

【０１７２】即ち、NAND回路５０８ｂの出力が"L"の
時、ＦＥＴ５０８ｆのゲート電圧がソース電圧(ＶDD)よ
り低くなるので、導通状態になる。すると抵抗器１０８
ｅの下端の電圧がＶDDとなり、抵抗器１０８ｄと１０８
ｅの接続部分、即ち、ＦＥＴ５０４ａのゲート電圧がソ
ース電圧より高くなる。よって、ＦＥＴ５０４ａのソー
スとドレイン間を導通状態にする。一方、NAND回路５０
８ｂの出力が"H"の時、ＦＥＴ５０８ｆのゲート電圧が
ソース電圧とほぼ同じになるので、遮断状態になる。す
ると抵抗器１０８ｅの下端の電圧は−Ｖinとなり、抵抗
器１０８ｄと１０８ｅの接続部分、即ち、ＦＥＴ５０４
ａのゲート電圧もソース電圧とほぼ同じになる。よっ
て、ＦＥＴ５０４ａのソースとドレイン間を遮断状態に
する。

【０１７３】また、抵抗器１０８ｇ、１０８ｈ、ＦＥＴ
５０８ｉで構成されたレベルシフタ回路も、同様に、NA
ND回路５０８ｃの出力に応じて、ＦＥＴ５０４ｂの導通
と遮断の制御を行う。以上の構成となっている。

【０１７４】ここで、出力端子５０９の電圧−Ｖoutに
ついてＶDD−ＶoutがＶDD−ｎ・Ｖref未満である時、即
ち、ＶDD−Ｖdiv＜ＶDD−Ｖrefである時、電圧比較回路
１０７は"H"を出力するから、NAND回路５０８ｂ、ｃ
は、それぞれクロック信号φ3、4が"H"となった時のみ
に"L"を出力する。ここで、クロック信号φ3、4は互い
に同時に"H"とはならないので、ＦＥＴ５０４ａとＦＥ
Ｔ５０４ｂは交互に導通状態と遮断状態となる。よっ
て、第１のコンデンサ１０２は、第２のコンデンサ１０
３とは遮断され、電圧源５０１と導通し電圧−Ｖinまで
充電された後、第１のコンデンサ１０２は、電圧源５０
１とは遮断され、第２のコンデンサ１０３と導通し、こ
の電荷を第２のコンデンサ１０３に移す動作がくり返し
行われる。よって、電圧−Ｖoutは下がる。(絶対値は大
きくなる。)。

【０１７５】そして、ＶDD−ＶoutがＶDD−ｎ・Ｖrefよ
り高くなった時、即ち、ＶDD−Ｖdiv＞ＶDD−Ｖrefにな
った時、電圧比較回路１０７は"L"を出力するから、NAN
D回路５０８ｂ、ｃは、クロック信号φ3、4によらず、"
H"を出力する。するとＦＥＴ５０４ａとＦＥＴ５０４ｂ
は両方共に遮断状態となる。従って、電圧−Ｖoutは下
がらなくなる。

【０１７６】更に、出力電圧端子５０９とGND間に負荷
を考えると、電圧−Ｖoutが徐々に上がるが、ＶDD−Ｖo
utがｎ・Ｖref未満になると再び電圧−Ｖoutを下げる上
述の動作が行われ、電圧−Ｖoutは安定化される。但
し、電圧−Ｖoutは、電圧ＶDDを基準として決定され、
ＶDD−Ｖout＝ＶDD−ｎ・Ｖrefとなる。

【０１７７】以上、負の電圧−Ｖoutについても、実施
例２と同様に作ることができ、実施例２と同様の効果が
得られる。

【０１７８】また、実施例２と同様にレベルシフタ回路
を相補型レベルシフタ回路にしても良い。図６は、本実
施例の電源回路の他の一構成例を示す図である。

【０１７９】図６は図４の正の電圧源１０１、GNDを基
準とした正の基準電圧１０５、反転２入力の論理積回路
４０２をそれぞれ、負の電圧源５０１、電圧ＶDDを基準
とした負の基準電圧５０５、NAND回路６０２で置き換
え、更にＰチャンネルのＦＥＴ４０４、４０５をＮチャ
ンネルのＦＥＴ６０４、６０５で置き換え、Ｎチャンネ
ルのＦＥＴ４０６、４０７をＰチャンネルのＦＥＴ６０
６、６０７で置き換えたものである。以上の構成となっ
ている。なお、電圧ＶDDを出力する電源２０１は、図４
と同様に図６でも省略してある。

【０１８０】ここで、実施例２及び本実施例の説明よ
り、図６の動作は容易に類推できるので説明を省略する
が、図４、５と同様の動作をし、同様の効果を得る。

【０１８１】〔実施例４〕本実施例は請求項２の発明に
かかるものである。実施例１ないし３では、電圧源の電
圧±Ｖinから１つの電圧＋Ｖoutまたは−Ｖoutを作る場
合について説明したが、１つの電圧源から複数の電圧を
作ることも可能である。これを図を用いて説明する。図
７は本実施例の電源回路の一構成例を示す図である。図
７で、１０１は正の電圧源で、５０１は負の電圧源であ
り、それぞれ図１、図５で説明したものである。図７の
３０１も図６の発振回路３０１である。そして、図７の
７０１と７０２は、それぞれ図４の破線で囲んだ４００
部分であり、図７の７０３と７０４は、それぞれ図６の
破線で囲んだ６００部分である。以後、これらの各々を
電源ブロックと呼ぶ。

【０１８２】図７の７０５、７０６はそれぞれ正の電圧
Ｖref1、Ｖref2を出力する基準電圧源で、７０７、７０
８はそれぞれ負の電圧−Ｖref3、−Ｖref4を出力する基
準電圧源である。

【０１８３】また、７０９〜７１２はそれぞれ電源ブロ
ック７０１〜７０４に対応した電圧出力端子である。

【０１８４】以上の構成となっている。なお、電圧ＶDD
を出力する電源は図７では省略してある。

【０１８５】よって、各々の電源ブロック７０１〜７０
４は、それぞれ基準電圧源７０５〜７０８に応じた電圧
を、それぞれの電圧出力端子７０９〜７１２から出力す
る。

【０１８６】即ち、電圧出力端子７０９は電圧ｎ・Ｖref
1、電圧出力端子７１０は電圧ｎ・Ｖref2、電圧出力端子
７１１は電圧ＶDD−ｎ・Ｖref3、電圧出力端子７１２は
電圧ＶDD−ｎ・Ｖref4を出力する。

【０１８７】以上の動作を行う。よって、複数の電圧を
出力することができる。また、この場合に発振回路３０
１は全電源ブロック７０１〜７０４で共用できるので、
回路構成の増加を少なくすることができる。

【０１８８】〔実施例５〕本実施例は請求項３の発明に
かかるものである。実施例４では、各出力端子のの電圧
を固定した場合、あるいは互いの電圧について独立した
場合について説明してきたが、互いの電圧を連動させた
い場合がある。

【０１８９】例えば、液晶表示装置の液晶素子を両極性
充放電駆動する場合を考える。この場合、使用する電圧
として、電圧ＶDDとGNDの中間の電圧を電圧ＶCNTとし、
この電圧ＶCNTを基準に、電圧±Ｖpre、電圧±Ｖs1、電
圧±Ｖs2の６つの電圧が必要であり、特に電圧±Ｖs1、
電圧±Ｖs2の値は様々に連動させる必要がある。

【０１９０】即ち、液晶素子の温度補償の為に、電圧＋
Ｖs1を電圧＋ΔＶ1変化させた時、電圧−Ｖs1を電圧−
ΔＶ1、電圧＋Ｖs2を＋ΔＶ1、電圧−Ｖs2を−ΔＶ1変
化させる場合と、液晶素子のコントラスト調整のため
に、電圧＋Ｖs1を電圧＋ΔＶ2変化させた時、電圧−Ｖs
1を電圧−ΔＶ2、電圧＋Ｖs2を−ΔＶ2、電圧−Ｖs2を
＋ΔＶ2変化させる場合がある。

【０１９１】このような場合には、図７の基準電圧源７
０５〜７０８の電圧を連動させて変化させれば良い。こ
こでは、上述の液晶表示装置の液晶素子を充放電駆動す
る時に使用する電圧を発生する場合を例に説明する。図
８は、本実施例の連動して変化する基準電圧源の一構成
例を示す図である。

【０１９２】図８で、１００はGND、２０１は電源で電
圧ＶDDを出力する。

【０１９３】破線で囲んだ８０１は中央電圧発生回路
で、８０１ａは演算増幅器、８０１ｂ、ｃは抵抗器であ
る。

【０１９４】破線で囲んだ８０２は温度補償電圧発生回
路で、８０２ａは演算増幅器、８０２ｂは感温抵抗器、
８０２ｃ、ｄは抵抗器である。

【０１９５】破線で囲んだ８０３はコントラスト調整電
圧発生回路で、８０３ａ、ｂは演算増幅器、８０３ｃは
可変抵抗器、８０３ｄ、ｅは抵抗器である。

【０１９６】破線で囲んだ８０４は第１の加算回路で、
８０４ａは演算増幅器、８０４ｂ〜ｅは抵抗器である。

【０１９７】破線で囲んだ８０５は第２の加算回路で、
８０５ａは演算増幅器、８０５ｂ〜ｅは抵抗器である。

【０１９８】破線で囲んだ８０６は第１の反転回路で、
８０６ａは演算増幅器、８０６ｂ、ｃは抵抗器である。

【０１９９】破線で囲んだ８０７は第２の反転回路で、
８０７ａは演算増幅器、８０７ｂ、ｃは抵抗器である。

【０２００】７０５〜７０８は、図７の基準電圧７０５
〜７０８として用いる端子で、それぞれ出力電圧＋Ｖs
1、＋Ｖs2、−Ｖs2、−Ｖs1に対応するものとする。

【０２０１】なお、総ての演算増幅器は、電源２０１の
電圧ＶDDで動作する。

【０２０２】図８の各部の詳細な構成と動作を説明す
る。

【０２０３】まず、中央電圧発生回路８０１を説明す
る。

【０２０４】抵抗器８０１ｂ、ｃは同じ抵抗値を持ち、
電圧ＶDDとGND間に直列接続されていて、抵抗器８０１
ｂと８０１ｃの接続部分に電圧ＶDDとGNDの中間電圧が
発生する。これを電圧ＶCNTとする。

【０２０５】この電圧ＶCNTは、演算増幅器８０１ａの
非反転入力に接続され、そして反転入力と出力が接続さ
れている。従って、演算増幅器８０１ａはボルテージホ
ロワ回路を形成し、入力した電圧ＶCNTをインピーダン
スを下げて出力する。この出力を、図中○に−を重ねた
記号で示す。

【０２０６】次に、温度補償電圧発生回路８０２を説明
する。

【０２０７】抵抗器８０２ｃ、ｄは抵抗値Ｒ１をそれぞ
れ持ち、電圧ＶDDと演算増幅器８０２ａの反転入力と非
反転入力のそれぞれの間に接続されている。そして、抵
抗器８０２ｅは抵抗値Ｒ２を持ち、電圧ＶCNTと演算増
幅器８０２ａの非反転入力の間に接続されている。そし
て、周辺温度によって抵抗値が変化する感温抵抗器８０
２ｂが、演算増幅器８０２ａの反転入力と出力の間に接
続されている。ここで、感温抵抗器８０２ｂの抵抗値Ｒ
Ｔは、例えば次の式で表される。

【０２０８】ＲＴ＝Ｒ２・{１＋ｋ・(Ｔ−25)} ここで、Ｔは摂氏で測った周辺温度、ｋは正の定数で、
摂氏２５度でＲ２と同じになる。すると、演算増幅器８
０２ａの出力電圧ＶTは、温度に依存し、ＶT＝ＶCNT・{Ｒ２/(Ｒ１＋Ｒ２)}・{１−ｋ・(Ｔ−25)} となる。従って、負の温度係数を持つ。但し、ＶTは電
圧ＶCNTを基準とした電圧である。

【０２０９】次に、コントラスト調整電圧発生回路８０
４を説明する。

【０２１０】可変抵抗器８０３ｃは、その両端が電圧Ｖ
DDとＶCNT間に接続され、この両端の電圧の任意を取り
出す。そして、この電圧を演算増幅器８０３ａの非反転
入力に入力する。ここで、演算増幅器８０３ａの反転入
力と出力が接続されているのでボルテージホロワ回路を
構成する。即ち、入力した電圧をインピーダンスを下げ
て出力する。ここで、電圧ＶCNTを基準としたこの電圧
を電圧ＶCとする。

【０２１１】更に、抵抗器８０３ｄ、ｅはそれぞれ同じ
抵抗値を持ち、抵抗器８０３ｄが演算増幅器８０３ａの
出力と演算増幅器８０３ｂの反転入力間に、抵抗器８０
３ｅが演算増幅器８０３ｂの反転入力と出力間に接続さ
れている。そして、演算増幅器８０３ｂの非反転入力に
は電圧ＶCNTが印加する。従って、−１倍の反転増幅回
路を形成するので、電圧ＶCNTを基準として、電圧−Ｖ
Ｃを出力する。

【０２１２】次に、第１の加算回路８０４を説明する。

【０２１３】抵抗器８０４ｂ〜ｅはそれぞれ、抵抗値Ｒ
３〜Ｒ６を持つ。

【０２１４】演算増幅器８０４ａの非反転入力には電圧
ＶCNTが印加する。

【０２１５】ここで、抵抗器８０４ｂ〜ｅの一端は総て
演算増幅器８０４ａの反転入力に接続されている。

【０２１６】そして、抵抗器８０４ｂの他端には、演算
増幅器８０２ａの出力と接続し、電圧ＶTが印加する。

【０２１７】そして、抵抗器８０４ｃの他端には、演算
増幅器８０３ａの出力と接続し、電圧ＶCが印加する。

【０２１８】そして、抵抗器８０４ｄの他端には、GND
と接続し、電圧ＶCNTを基準に電圧−ＶCNTが印加する。

【０２１９】そして、抵抗器８０４ｅの他端は、演算増
幅器８０４ａの出力と接続している。

【０２２０】従って、演算増幅器８０４ａの出力は、電
圧ＶCNTを基準に、 −(Ｒ６/Ｒ３)・ＶT−(Ｒ６/Ｒ４)・ＶC＋(Ｒ６/Ｒ５)・Ｖ
CNT なる電圧を出力する。

【０２２１】次に、第２の加算回路８０５を説明する。

【０２２２】抵抗器８０５ｂ〜ｅはそれぞれ、抵抗値Ｒ
３〜Ｒ６を持つ。

【０２２３】演算増幅器８０５ａの非反転入力には電圧
ＶCNTが印加する。

【０２２４】ここで、抵抗器８０５ｂ〜ｅの一端は総て
演算増幅器８０５ａの反転入力に接続されている。

【０２２５】そして、抵抗器８０５ｂの他端には、演算
増幅器８０２ａの出力と接続し、電圧ＶTが印加する。

【０２２６】そして、抵抗器８０５ｃの他端には、演算
増幅器８０３ｂの出力と接続し、電圧−ＶCが印加す
る。

【０２２７】そして、抵抗器８０５ｄの他端には、GND
と接続し、電圧ＶCNTを基準に電圧−ＶCNTが印加する。

【０２２８】そして、抵抗器８０５ｅの他端は、演算増
幅器８０５ａの出力と接続している。

【０２２９】従って、演算増幅器８０４ａの出力は、電
圧ＶCNTを基準に、 −(Ｒ６/Ｒ３)・ＶT＋(Ｒ６/Ｒ４)・ＶC＋(Ｒ６/Ｒ５)・Ｖ
CNT なる電圧を出力する。

【０２３０】次に、第１の反転回路８０６を説明する。

【０２３１】抵抗器８０６ｂ、ｃはそれぞれ同じ抵抗値
を持つ。

【０２３２】演算増幅器８０６ａの非反転入力には電圧
ＶCNTが印加する。

【０２３３】抵抗器８０６ｂが演算増幅器８０４ａの出
力と演算増幅器８０６ａの反転入力間に、抵抗器８０６
ｃが演算増幅器８０６ａの反転入力と出力間に接続され
ている。従って、−１倍の反転増幅回路を形成するの
で、電圧ＶCNTを基準として、(Ｒ６/Ｒ３)・ＶT＋(Ｒ６/
Ｒ４)・ＶC−(Ｒ６/Ｒ５)・ＶCNTなる電圧を出力する。

【０２３４】最後に、第２の反転回路８０７を説明す
る。

【０２３５】抵抗器８０７ｂ、ｃはそれぞれ同じ抵抗値
を持つ。

【０２３６】演算増幅器８０７ａの非反転入力には電圧
ＶCNTが印加する。

【０２３７】抵抗器８０７ｂが演算増幅器８０５ａの出
力と演算増幅器８０７ａの反転入力間に、抵抗器８０７
ｃが演算増幅器８０７ａの反転入力と出力間に接続され
ている。従って、−１倍の反転増幅回路を形成するの
で、電圧ＶCNTを基準として、(Ｒ６/Ｒ３)・ＶT−(Ｒ６/
Ｒ４)・ＶC−(Ｒ６/Ｒ５)・ＶCNTなる電圧を出力する。

【０２３８】以上より、基準電圧７０５は、Ｖref1＝ (Ｒ６/Ｒ３)・ＶT＋(Ｒ６/Ｒ４)・ＶC−(Ｒ６/
Ｒ５)・ＶCNT 基準電圧７０６は、Ｖref2＝ (Ｒ６/Ｒ３)・ＶT−(Ｒ６/Ｒ４)・ＶC−(Ｒ６/
Ｒ５)・ＶCNT 基準電圧７０７は、 −Ｖref3＝−(Ｒ６/Ｒ３)・ＶT＋(Ｒ６/Ｒ４)・ＶC＋(Ｒ
６/Ｒ５)・ＶCNT 基準電圧７０８は、 −Ｖref4＝−(Ｒ６/Ｒ３)・ＶT−(Ｒ６/Ｒ４)・ＶC＋(Ｒ
６/Ｒ５)・ＶCNT となり、Ｖref1＝Ｖref4、Ｖref2＝Ｖref3となる。

【０２３９】ここで、周辺温度が変化して、電圧ＶTが
ΔＶTだけ変化すると、基準電圧７０５、７０６は、
(Ｒ６/Ｒ３)・ΔＶT変化し、基準電圧７０７、７０８
は、−(Ｒ６/Ｒ３)・ΔＶT変化する。

【０２４０】そこで、ΔＶ１＝ｎ・(Ｒ６/Ｒ３)・ΔＶTと
おくと周辺温度が変化すると、電圧＋Ｖs1が電圧＋ΔＶ
1変化し、この時、電圧−Ｖs1は電圧−ΔＶ1、電圧＋Ｖ
s2は＋ΔＶ1、電圧−Ｖs2は−ΔＶ1変化するので、液晶
素子の自動温度補償が可能となる。

【０２４１】また、可変抵抗器８０３ｃを動かして、電
圧ＶCがΔＶCだけ変化すると、基準電圧７０５、７０７
は、 (Ｒ６/Ｒ４)・ΔＶT変化し、基準電圧７０６、７
０８は、−(Ｒ６/Ｒ４)・ΔＶT変化する。

【０２４２】そこで、ΔＶ２＝ｎ・(Ｒ６/Ｒ３)・ΔＶTと
おくと電圧＋Ｖs1が電圧＋ΔＶ2変化した時、電圧−Ｖs
1は電圧−ΔＶ2、電圧＋Ｖs2は−ΔＶ2、電圧−Ｖs2は
＋ΔＶ2変化する。よって、液晶素子のコントラスト調
整が可能となる。

【０２４３】本実施例の基準電源回路の構成と動作は以
上のようになっている。ここで、基準電圧は、実際に出
力する電圧の１/ｎであり、この基準電圧を作る演算増
幅器の電源電圧は、実際に出力する電圧の１/ｎよりや
や高い電圧で済む。言い換えれば、演算増幅器の電源電
圧を電圧ＶDDとすれば、実際に出力する電圧の１/ｎが
この電圧ＶDDより小さくなるようにｎを設定すれば良
い。

【０２４４】よって、演算増幅器及び付随する抵抗に印
加する電圧を低く抑えることが出来、消費電力が小さく
なる。

【０２４５】なお、本実施例では、基準電圧源の電圧を
連動して動かす一例を示したのにすぎず、連動させたい
出力電圧に応じて適宜、基準電圧源の電圧の連動のさせ
かたを変えても良い。また、温度補償電圧発生回路等も
本実施例で挙げたものに限定されるものではなく、例え
ば集積回路化された温度センサ回路等でも構わない。

【０２４６】〔実施例６〕本実施例は請求項４の本発明
の液晶表示装置に係るものである。即ち、実施例１から
５で説明した電源回路を用いた液晶表示装置である。図
９は本実施例の液晶表示装置の一構成例を示す図であ
る。図９は本実施例の液晶表示装置の一構成例を示す。
ここでは、２端子型アクティブ液晶パネルを用い、両極
性充放電駆動をするものとする。

【０２４７】即ち、２端子型アクティブ液晶パネルを構
成する走査電極に印加する電圧波形の電圧構成を、電圧
ＶDDとGNDの中間電圧(ＶCNT)を基準として、±Ｖpre、
±Ｖs1、±Ｖs2の電圧と正の保持電圧＋Ｖｈ＝＋ＶDD、
負の保持電圧−Ｖh＝0Vの計８値とする駆動方法をとる
ものとする。

【０２４８】また、信号電極には、電圧ＶCNTを中心電
圧とした電圧変調あるいは電圧ＶDDと0V(GND)の電圧で
構成されたパルス幅変調された電圧波形を印加するもの
とする。

【０２４９】図９で、９０は２端子型アクティブ液晶パ
ネルで、液晶層(図示せず。)を挟持する一対の基板の一
方に複数の走査電極(図示せず。)が、他方の基板にこれ
と交差するように信号電極(図示せず。)が配置され、こ
の交差部分毎にいずれかの基板に非線形抵抗素子(図示
せず。)及び画素電極(図示せず。)が設けてある。そし
て、図９の液晶パネル９０では上辺に信号電極の端子、
左辺に走査電極の端子が設けてある。

【０２５０】９１は、液晶パネル９０の信号電極に所定
の電圧波形を供給する回路で(以後、Ｘドライバと言
う。)、信号電極の端子とそれぞれ接続してある。

【０２５１】９２は液晶パネル９０の走査電極に所定の
電圧波形を供給する回路で(以後、Ｙドライバと言
う。)、走査電極の端子とそれぞれ接続してある。

【０２５２】９３は制御回路でＸドライバ９１とＹドラ
イバ９２の動作を制御する。ここで、９３ｘがＸドライ
バ９１の制御信号、９３ｙがＹドライバ９２の制御信号
である。

【０２５３】９４は、Ｙドライバ９１が走査電極に出力
する電圧波形を構成する各電圧を発生する電源回路であ
る。ここで、電源回路９４は、図８で示す基準電圧を用
いた図７の電源回路である。そして、図７の出力端子７
０９〜７１２をそれぞれ、電圧＋Ｖｓ１、＋Ｖｓ２、−
Ｖｓ２、−Ｖｓ１とし、電圧Ｖｉｎを＋Ｖpre、電圧−
Ｖinを−Ｖpreとする。但し、電圧Ｖｉｎ及び電圧−Ｖi
nの電圧値は、電圧ＶCNTを基準にそれぞれ＋Ｖpreと−
Ｖpreとなるように再設定してある。また正の保持電圧
＋Ｖhは電圧ＶDD、負の保持電圧−Ｖｈは0Vである。

【０２５４】以上の構成となっているので、両極性充放
電駆動に必要な総ての電圧を電源回路９４が出力する。
そして、実施例１から４で述べたように、この電源回路
９４自体の消費電力は極めて小さくなり、不要なノイズ
の発生や回路の大きさの増大が防止できる。また、消費
電力が極めて小さいながらも、実施例５で述べたよう
に、各電圧を連動して変化させることができ、温度補償
やコントラスト調整も容易に行うことができる。

【０２５５】以上述べたように、本発明の液晶表示装置
の構成にすることによって、消費電力を低減した液晶表
示装置が提供できる。これは特にバックライトの無い反
射型の液晶パネルを用いた液晶表示装置においては、消
費電力の削減割合が顕著になる。また、不要なノイズの
発生や回路の大きさの増大が防止でき、また、演算増幅
器等の耐圧を低く抑えることができ、低耐圧の電子部品
で構成可能となる。即ち、低消費電力で、しかも小型・
安価である液晶表示装置を提供できる。

【０２５６】〔実施例７〕本実施例は請求項５記載の本
発明の電子機器にかかる実施例である。実施例６で述べ
た液晶表示装置は、特に消費電力を低減した液晶表示装
置であり、コスト及びサイズを抑えたものである。

【０２５７】よって、低消費電力でしかも小型・安価で
あることが必要とされる電子機器の表示部材として適し
ており、その中でも、電池駆動をする携帯情報機器等に
最適である。更に、携帯電話等を始めとする無線通信機
能を有する携帯情報機器については、液晶表示装置から
電磁ノイズを発生しないために、その無線通信機能を害
さないので、極めて最適である。

【０２５８】

【発明の効果】以上述べたように、請求項１記載の本発
明によれば、電圧源または外部からの電圧入力端子の電
圧まで充電した、第１のコンデンサの電荷を第２のコン
デンサに移動させる方法をとるため、電力損失が殆ど発
生しない。また、この動作を制御する制御系の電源電圧
は低く抑えることができるため、制御系の消費電力も低
減することができる。

【０２５９】請求項２記載の本発明によれば、多数の出
力電圧を持つ電源回路においても電力損失が殆ど発生し
ない。

【０２６０】請求項３記載の本発明によれば、多数の出
力電圧を持つ電源回路においても電力損失が殆ど発生し
ないとともに、多数の出力電圧の電圧調整を容易にする
ことができる。

【０２６１】請求項４記載の本発明によれば、電源回路
の電力損失が殆どないため、ひいては液晶表示装置の消
費電力を低減することができる。

【０２６２】請求項５記載の本発明によれば、表示部材
としての液晶表示装置の電力損失が殆どないため、ひい
ては電子機器の消費電力を低減することができる。

【図面の簡単な説明】

【図１】実施例１の電源回路の一構成例を示す模式図。

【図２】実施例２の電源回路の一構成例を示す図。

【図３】図２の各部の電圧波形を示すタイミング図。

【図４】実施例２の電源回路の他の一構成例を示す図。

【図５】実施例３の電源回路の一構成例を示す図。

【図６】実施例３の電源回路の他の一構成例を示す図。

【図７】実施例４の電源回路の一構成例を示す図。

【図８】実施例５の連動して変化する基準電圧源の一構
成例を示す図。

【図９】実施例６の液晶表示装置の一構成例を示す図。

【図１０】従来技術の、２端子型アクティブ・マトリク
ス液晶パネル１０の構成を示す図。

【図１１】従来技術の、液晶パネル１０の画素１に係る
電気等価回路を示す図。

【図１２】従来技術の、両極性充放電駆動に用いる各電
圧を発生する電源回路の構成を示す図。

【符号の説明】

１００・・・共通電位で0V(GND、三角記号で示す。) １０１・・・電圧源。１０２・・・第１のコンデンサ。１０３・・・第２のコンデンサ。１０４・・・スイッチ回路。１０５・・・基準電圧源。１０６・・・電圧分割回路。１０６ａ・・抵抗器。１０６ｂ・・抵抗器。１０７・・・電圧比較回路。１０８・・・スイッチ制御回路。１０９・・・電圧出力端子。

Claims

【特許請求の範囲】

【請求項１】電圧源または外部からの電圧入力端子と、
第１のコンデンサと、第２のコンデンサと、前記第１の
コンデンサの一端と前記電圧源または外部からの電圧入
力端子間を接続あるいは遮断し、前記第１のコンデンサ
の該一端と前記第２のコンデンサの一端間を遮断あるい
は接続するスイッチ回路と、基準電圧源と、前記第２の
コンデンサに印加する電圧の分圧と前記基準電圧源の電
圧とを比較する電圧比較回路と、前記スイッチ回路が前
記第１のコンデンサの一端と前記電圧源または外部から
の電圧入力端子間を接続しかつ前記第１のコンデンサの
該一端と前記第２のコンデンサの一端間を遮断する状態
と前記スイッチ回路が前記第１のコンデンサの一端と前
記電圧源または外部からの電圧入力端子間を遮断しかつ
前記第１のコンデンサの該一端と前記第２のコンデンサ
の一端間を接続する状態の２状態を交互にする制御と該
２状態のいずれか一方の状態、あるいは、前記スイッチ
回路が前記第１のコンデンサの一端と前記電圧源または
外部からの電圧入力端子間を遮断しかつ前記第１のコン
デンサの該一端と前記第２のコンデンサの一端間も遮断
する状態にしたままにする制御のいずれかの制御を、前
記電圧比較回路の出力状態に応じて、行うスイッチ制御
回路とを具備することを特徴とする電源回路。
【請求項２】請求項１記載の電源回路を複数、具備する
ことを特徴とする電源回路。
【請求項３】請求項２記載の電源回路において、複数の
請求項１の電源回路の各々の前記基準電圧源の電圧が互
いに連動して変化することを特徴とする電源回路。
【請求項４】液晶材料を用いた液晶素子と該液晶素子を
駆動するのに必要な電圧を供給する電源回路を具備する
液晶装置において、該電源回路が請求項１ないし３記載
の電源回路であることを特徴とする液晶表示装置。
【請求項５】請求項４記載の液晶表示装置を表示部材と
して具備することを特徴とする電子機器。