JPH1154451A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JPH1154451A
JPH1154451A JP9213484A JP21348497A JPH1154451A JP H1154451 A JPH1154451 A JP H1154451A JP 9213484 A JP9213484 A JP 9213484A JP 21348497 A JP21348497 A JP 21348497A JP H1154451 A JPH1154451 A JP H1154451A
Authority
JP
Japan
Prior art keywords
gas
semiconductor substrate
gate electrode
impurity element
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9213484A
Other languages
English (en)
Inventor
Takashi Murakami
隆志 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9213484A priority Critical patent/JPH1154451A/ja
Priority to US09/026,436 priority patent/US5969398A/en
Publication of JPH1154451A publication Critical patent/JPH1154451A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/917—Plural dopants of same conductivity type in same region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 プラズマドーピング法でＢ2Ｈ6ガスを用いる
と多量の水素が同時にドーピングされホットキャリア耐
性を劣化させてしまうこと、またＢＦ3ガスを用いると
フッ素ラジカルによる基板表面のエッチングが同時進行
し、ドーピングの制御性や効率が悪いことを防止するプ
ラズマドーピング法を用いた半導体装置の製造方法およ
び半導体装置を提供する 【解決手段】 水素で希釈されたＢ2Ｈ6をメインガスと
し、このメインガスに対してＢＦ3 を混合した不純物イ
オンを照射することで半導体基板上に不純物イオンをド
ーピングするものである。ＢＦ3 をメインガスとし、こ
のメインガスに対して水素で希釈されたＢ2Ｈ6を混合し
た不純物イオンを照射することで半導体基板上に不純物
イオンをドーピングするものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法および半導体装置に関し、特にプラズマドーピン
グ法を用いた半導体装置の製造方法および半導体装置に
関する。
【０００２】
【従来の技術】近年の半導体素子の微細化・高集積化に
伴って、ＭＯＳトランジスタのソース／ドレイン接合お
よび例えばＬＤＤ（Lightly Doped Drain）で形成され
たソース／ドレインの中濃度部分であるＥｘｔｅｎｓｉ
ｏｎ部を浅く形成することが要求されている。ＭＯＳト
ランジスタの微細化におけるデザインルールの推移に伴
って、Ｅｘｔｅｎｓｉｏｎ部を含めてソース／ドレイン
の接合を浅く形成しないと短チャネル効果等の問題が生
じる。
【０００３】従来、ソース／ドレインの接合形成にはイ
オン注入法が用いられているが、イオン注入法で浅くソ
ース／ドレイン接合を形成するには以下に示す問題点が
ある。イオン注入装置で浅いソース／ドレイン拡散層接
合を形成するには、イオンを低エネルギーで注入する必
要があるが、低エネルギーで高ビーム電流は取得しづら
い。これは、低エネルギーではイオン源から引き出した
イオンビームが、ウエハに達するまでに拡がって発散し
てしまうことが主原因である。ビーム電流が少ないの
で、所定の注入量を得るのに時間がかかり、スループッ
トが極めて悪くなる。
【０００４】そこで、低エネルギーでも高スループット
でドーピング可能なプラズマドーピングが注目されてい
る。特にイオン注入機でスループットが悪いボロン
（Ｂ）の低エネルギードーピングに関して活発な検討が
なされている。プラズマドーピングに関しては、以下に
示す先行技術文献が存在する。まず、特開平８−４５８
６７号公報においては、ホスフィンガスのイオン化確率
を向上させるために、ソース／ドレイン領域の形成に水
素ガスおよびヘリウムで希釈したホスフィンガスによる
イオンシャワーを用いることが記載されている。
【０００５】また、特開平７−１４２４２１号公報にお
いては、半導体基板中にＧｅやＳｉをプラズマイオン注
入しプリアモルファス化した後で不純物としてのＰ型あ
るいはＮ型イオンをプラズマイオン注入することが記載
されている。またさらに、特開平６−８９９０４号公報
には、プラズマ化した水素またはヘリウムで希釈された
３価または５価の不純物をプラズマイオン注入して不純
物領域を形成することが記載されている。以上のよう
に、本願発明に近いガス構成に関する文献やソース／ド
レイン領域に関する技術は、先行技術として存在してい
る。
【０００６】
【発明が解決しようとする課題】従来のＢ2Ｈ6をドーパ
ントのメインガスとして用いる場合のプラズマドーピン
グ法の問題点について以下に説明する。
【０００７】図１４は、ドーパントのメインガスとして
Ｂ2Ｈ6を用いて、表面チャネル型ＰＭＯＳトランジスタ
のソース／ドレインとゲート電極にドーピングを行う場
合の素子の断面模式図である。図１４において、５１は
半導体基板、５２は半導体基板５１上にＬＯＣＯＳ法
（Local Oxidation of Silicon）により形成された素子
分離酸化膜、５３は半導体基板５１上に形成されたゲー
ト酸化膜、５４はゲート酸化膜５３上に形成されたゲー
ト電極、５５はソース／ドレイン領域、５６はゲート酸
化膜５３に生じた電子トラップである。
【０００８】次に、図１４に示した素子の断面模式図の
製造方法について説明する。まず、半導体基板５１上に
ＬＯＣＯＳ法により素子分離酸化膜５２を形成する。次
に、熱酸化によりゲート酸化膜５３を半導体基板５１上
に形成し、ゲート酸化膜５３上にアンドープ型ポリシリ
コンまたはアモルファスシリコンをＣＶＤ法により形成
する。その後、レジストプロセスを経て、異方性エッチ
ングにて図１４に示す形状にパターニングを行う。
【０００９】図１４では、図示しないプラズマドーピン
グ装置内の電極に半導体基板５１を載置して、半導体基
板５１上のソース／ドレイン５５とゲート電極５４にプ
ラズマ化した不純物をドーピングしている状態を示す。
ドーパントとしてのＢ2Ｈ6は、単体では極めて不安定な
ため、通常は水素等で２０％以下に希釈して使用する。
水素で希釈したＢ2Ｈ6を使用してプラズマを発生させる
と、Ｂ+、ＢＨx +（ｘ＝１〜６）、Ｂ2Ｈx +（ｘ＝１〜
６）、Ｈ3 +、Ｈ2 +、Ｈ+イオン等のイオンやＨ*のような
ラジカル（以下*でラジカルであることを示す）が発生
するが、プラズマ中のＢ+の存在比は少なく、大部分は
水素イオン（Ｈ3 +、Ｈ2 +）または水素を含んだイオン
（Ｂ2Ｈx +）である。
【００１０】図示しないプラズマドーピング装置内の電
極に−４ｋＶ印加して、Ｂ2Ｈx +を４ｋｅＶで１×１０
15ｃｍ-2ドーピングする場合、プラズマ中にはＨ3 +が多
量に存在し、４ｋｅＶで加速されて半導体基板５１へド
ーピングされる。この場合、Ｂ2Ｈx +はゲート電極５４
を突き抜けることはないが、水素はゲート電極５４を通
り越して、１×１０17ｃｍ-3程度ゲート酸化膜５３にド
ーピングされる。この水素が起因となって、ゲート酸化
膜５３中に電子トラップ５６が生じる。そして、この電
子トラップが原因となってホットキャリア耐性が劣化す
るという問題点が発生する。
【００１１】また、従来の別のプラズマドーピング法で
はドーパントとしてＢＦ3ガスをメインガスとして用い
る方法がある。図１５はメインガスとしてＢＦ3を用い
た場合のプラズマドーピングの原理を説明する模式図で
ある。図１５において、５７はプラズマドーピング装置
内の電極、５８は電極５７上に載置された半導体基板で
ある。
【００１２】電極５７に負の電圧を印可することによ
り、プラズマ化された正イオンは半導体基板５８に電気
的に引き寄せられて加速電圧によりドーピングされる。
そして、プラズマ中の電子は半導体基板５８から遠ざか
る。通常、チャージアップを防ぐために、電極５７には
負のパルス状電圧を印加する。負電圧が印加された間だ
け半導体基板５８には正イオンが注入され、印加電圧が
０または正になった時電子を引き寄せてチャージアップ
を中和する。
【００１３】ＢＦ3ガスをメインガスとして使用する場
合は、プラズマ中に存在する全ての種類の正イオン、す
なわちＢ+、ＢＦ+、ＢＦ2 +、Ｆ+がウエハ中に同時にド
ーピングされるが、最も存在比が高いＢＦ2 +イオンは、
イオン注入法で広く使用されており混入しても問題はな
い。また、ＢＦ+、Ｆ+もデバイスへの影響は少ないと考
えられる。また、ＢＦ3ガスは、Ｂ2Ｈ6のように可燃性
ではないので、安全面から使用しやすいという利点があ
る。
【００１４】しかし、図１５に示すように、ＢＦ3ガス
を用いるとガスが分解して生じたフッ素ラジカルＦ*が
半導体基板５８表面をエッチングし、正イオンのドーピ
ングとともに、フッ素ラジカルＦ*による半導体基板表
面のエッチングが同時進行するので、ドーピングプロフ
ァイルの制御性が悪いという問題点がある。また、一旦
半導体基板表面にドーピングされたボロンがエッチング
されてしまうので、ドーピング効率が悪いという問題点
があった。
【００１５】これらの問題点については、例えば■Anom
alous behavior of shallow ＢＦ3plasma immersion io
n implantation■,J.Vac.Sci.Technol.B12(2),Mar/Apr1
994,pp956-961に記載されている。
【００１６】ここで、フッ素ガスを用いたプラズマ技術
に関する先行技術文献を開示する。フッ素ガスを用いた
プラズマエッチングに関する先行技術文献としては、■
ＬＳＩプロセス工学（改訂２版）■オーム社、P88〜P89
に、プラズマエッチング時にフレオンに水素を添加する
と、Ｆ*＋Ｈ→ＨＦの反応によりＦ*の発生を防げ、シリ
コンのエッチング速度を低下することが記載されてい
る。また、■Radical Kinetics in a Fluorocarbon Etc
hing Plasma■,Jpn.J.Appl.Phys.Vol.32(1993)pp.3040-
3044においては、ＣＦ4ガスに水素ガスを添加してプラ
ズマを発生させるとＨ＋Ｆ→ＨＦという反応が生じてプ
ラズマ中のＦが減少することが記載されている。
【００１７】さらにまた、■プラズマ気相成長を用いた
高耐熱性・低誘電率フッ化炭素膜形成■、応用物理Vol.
65,No.11,1996,pp1153-1157においては、Ｃ4Ｆ8ガスに
水素またはＣ2Ｈ2を添加してプラズマを発生させると、
Ｈ*がＦ*をゲッタリングしてＦ*によるエッチングが減
って成膜速度が上がることが記載されている。以上のよ
うに、フッ素ガスを用いたプラズマエッチングに関する
先行技術文献は、従来技術として存在している。
【００１８】次に、さらに従来のプラズマドーピング法
においては、プラズマドーピングを行うチャンバの内壁
等がプラズマによってスパッタされて、チャンバ内壁材
料の原子が半導体基板に付着するという問題点が発生す
る。プラズマチャンバの内壁がステンレス系の材料の場
合は、Ｆｅ、Ｃｒ等が半導体基板に付着する。Ａｌ系材
料ではＡｌの他に微量に含まれているＦｅ等も半導体基
板に付着し、これらの元素はソース／ドレイン接合のリ
ーク電流を増すことが知られている。
【００１９】この発明は、上述のような課題を解決する
ためになされたもので、すなわち、水素によるＭＯＳト
ランジスタのゲート酸化膜中のトラップの形成によるホ
ットキャリア耐性の劣化や、またＦ*による半導体基板
表面のエッチングに基づくドーピングの制御性や効率の
悪さなどがなく、素子特性の優れたトランジスタを高ス
ループットで製造することができる半導体装置の製造方
法および半導体装置を提供することを目的とする。
【００２０】さらに、プラズマチャンバ材料であるＦ
ｅ、Ｃｒ、Ａｌの半導体基板への付着を防止し、半導体
基板上へ効率よくプラズマドーピングを行うとともに、
素子特性の優れたトランジスタを製造することができる
半導体装置の製造方法および半導体装置を提供すること
を目的とする。
【００２１】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、チャンバー内に半導体基板を配置する
工程と、この半導体基板の表面上から、不純物元素の水
素化物を含む第１のガスと、不純物元素のフッ化物を含
む第２のガスとを有する混合ガスによるプラズマイオン
を照射する照射工程を含んだものである。
【００２２】また、この発明に係る半導体装置の製造方
法は、半導体基板の主表面上にゲート酸化膜を介してゲ
ート電極を形成する工程と、この半導体基板の表面上か
ら、不純物元素の水素化物を含む第１のガスと、不純物
元素のフッ化物を含む第２のガスとを有する混合ガスに
よるプラズマイオンを照射する照射工程により、ゲート
電極に不純物元素をドーピングするものである。
【００２３】さらにまた、この発明に係る半導体装置の
製造方法は、半導体基板の主表面上にゲート酸化膜を介
してゲート電極を形成する工程と、半導体基板の表面上
から、不純物元素の水素化物を含む第１のガスと、不純
物元素のフッ化物を含む第２のガスとを有する混合ガス
によるプラズマイオンを照射する照射工程により、ゲー
ト電極の両側に位置する半導体基板の主表面に不純物元
素をドーピングし、一対のソース／ドレイン領域を形成
するものである。
【００２４】また、この発明に係る半導体装置の製造方
法では、第１のガスが混合ガスの主ガスであり、第２の
ガスが混合ガスの補助添加ガスである。
【００２５】また、この発明に係る半導体装置の製造方
法では、主ガスが水素ガスで希釈されたＢ2Ｈ6ガスであ
り、補助添加ガスがＢＦ3ガスである。
【００２６】また、この発明に係る半導体装置の製造方
法では、Ｂ2Ｈ6ガスと水素ガスとＢＦ3ガスとの混合比
が、１６：６４：２０である。
【００２７】また、この発明に係る半導体装置の製造方
法では、第１のガスが混合ガスの補助添加ガスであり、
第２のガスが混合ガスの主ガスである。
【００２８】また、この発明に係る半導体装置の製造方
法では、主ガスがＢＦ3ガスであり、補助添加ガスが水
素ガスで希釈されたＢ2Ｈ6ガスである。
【００２９】 また、この発明に係る半導体装置の製造
方法では、ＢＦ3ガスとＢ2Ｈ6ガスとの混合比が、８
０：２０である。
【００３０】また、この発明に係る半導体装置の製造方
法は、混合ガスによるプラズマイオンを照射する照射工
程により、ゲート電極に不純物元素をドーピングすると
同時に、ゲート電極の両側に位置する半導体基板の主表
面に一対のソース／ドレイン領域を形成するものであ
る。
【００３１】また、この発明に係る半導体装置の製造方
法は、混合ガスによるプラズマイオンを照射する照射工
程により、ゲート電極に不純物元素をドーピングした後
に、不純物元素がドーピングされたゲート電極上に酸化
膜を形成する工程と、この酸化膜をマスクとし、不純物
元素の水素化物を含む第１のガスと、不純物元素のフッ
化物を含む第２のガスとを有する混合ガスによるプラズ
マイオンを照射する照射工程により、ゲート電極の両側
に位置する半導体基板の主表面に不純物元素をドーピン
グし、一対のソース／ドレイン領域を形成する工程とを
さらに含んだものである。
【００３２】また、この発明に係る半導体装置の製造方
法は、半導体基板の主表面上にゲート酸化膜を介してゲ
ート電極を形成する工程とゲート電極の両側に位置する
半導体基板の主表面に不純物元素をドーピングし、一対
のソース／ドレイン領域を形成する工程との間に、ゲー
ト電極の両側に位置する半導体基板表面を覆うように酸
化膜を形成する工程を含んだものである。
【００３３】また、この発明に係る半導体装置は、半導
体基板と、この半導体基板の主表面にゲート酸化膜を介
して形成されたゲート電極と、このゲート電極の両側に
形成された一対のソース／ドレイン領域を備え、この一
対のソース／ドレイン領域の半導体基板上面からの接合
深さが、１０ナノメートルから１００ナノメートルであ
る。
【００３４】また、この発明に係る半導体装置は、半導
体基板と、この半導体基板の主表面にゲート酸化膜を介
して形成されたゲート電極と、不純物元素の水素化物を
含む第１のガスと、不純物元素のフッ化物を含む第２の
ガスとを有する混合ガスによるプラズマイオンを照射す
ることにより、ゲート電極の両側に位置する半導体基板
の主表面に形成されたソース／ドレイン領域とを備えて
いる。
【００３５】
【発明の実施の形態】以下、図を用いてこの発明の実施
の形態について説明する。
【００３６】実施の形態１．この発明の実施の形態１で
は、水素ガスで希釈されたＢ2Ｈ6をメインガスとし、Ｂ
Ｆ3をメインガス全体に対して約２０％添加したガスを
ドーパントとして使用する。
【００３７】図１はプラズマドーピング装置の一例を示
す断面構造図である。図１において、１はチャンバー、
２は電極、３は絶縁体、４は半導体基板、５はガス入
口、６はガス排気口である。電極２上に半導体基板４を
載置し、ガス入口５からガスを導入し、電圧を印加する
ことによりチャンバー１内にプラズマを発生させ、半導
体基板４に不純物イオンをドーピングする。
【００３８】図２は、表面チャネル型ＰＭＯＳトランジ
スタの素子断面図である。図２において、１０は半導体
基板、９は半導体基板１０上にＬＯＣＯＳ（Local Oxid
ation of Silicon）法により形成された素子分離酸化
膜、８は半導体基板１０上に形成されたゲート酸化膜、
７はゲート酸化膜８上に形成されたゲート電極である。
【００３９】次に、図２に示した素子の断面構造の製造
方法について説明する。まず、半導体基板１０上にＬＯ
ＣＯＳ法により素子分離酸化膜９を形成する。次に、熱
酸化によりゲート酸化膜を半導体基板１０上に形成し、
その上にアンドープ型ポリシリコンまたはアモルファス
シリコンをＣＶＤ法により例えば膜厚８００Å形成す
る。その後、レジストプロセスを経て、異方性エッチン
グにて図２に示す形状にパターニングを行う。
【００４０】図３は、図２で形成した表面チャネル型Ｐ
ＭＯＳトランジスタに、不純物イオンをドーピングして
いる状態を示す素子断面模式図である。水素ガスで希釈
されたＢ2Ｈ6をメインガスとして用いて、ＢＦ3をメイ
ンガス全体に対して約２０％添加した混合ガスにより、
ゲート電極７とそのゲート電極７の両側に位置する半導
体基板１０の主表面に、プラズマ化された不純物イオン
のドーピングを行う。このドーピングによりＰ型のゲー
ト電極７とソース／ドレイン領域１１が形成される。
【００４１】以上のように、水素ガスで希釈されたＢ2
Ｈ6にＢＦ3を添加した実施の形態１においては、Ｂ2Ｈ6
や希釈用のＨ2が分解して生じた水素と、ＢＦ3が分解し
て生じたＦ*が反応してＨＦを生じる。希釈用のＨ2ガス
についてはプラズマ条件によりイオン化を抑制できるた
め、Ｂ2Ｈ6ガスの水素について考慮する必要がある。つ
まり、Ｂ2Ｈ6が分解して生じた水素と、ＢＦ3が分解し
て生じたＦ*がバランスよく反応する量のＢＦ3をプラズ
マ中に添加する。Ｆ*が水素と反応して生じたＨＦは、
ガス排気口より排気される。すなわち、水素がＦ*にゲ
ッタリングされることにより、半導体基板中にドーピン
グされる水素の量を抑制することができる。従って、発
生する電子トラップの量は少なく実用上問題ないレベル
に抑えることが可能である。
【００４２】例えば、プラズマチャンバー圧力：０．０
３Ｐａ、ＲＦ周波数：１００ＭＨｚ、ドーパント：水素
希釈２０％Ｂ2Ｈ6使用、ＲＦパワー：１００Ｗの条件下
におけるＢ2Ｈ6ガス：Ｈ2ガス：ＢＦ3ガスの混合比は、
１６％：６４％：２０％が好ましい。この例では、Ｈイ
オンはほとんどＨ3 +という形でＢ2Ｈnイオンの２０％程
度発生する。このＨ3イオンがゲート酸化膜中に注入さ
れてトラップを形成する。Ｂ2Ｈ6ガス１６ｃｃ中に１６
Ｍ個のＢ2Ｈ6分子があり（Ｍはある定数）、分解効率１
００％とすると、Ｂ2Ｈnイオンは１６Ｍ個、Ｈ3イオン
は３．２Ｍ個存在する。３．２Ｍ個のＨ3イオン全てを
ＨＦに置き換えるには、９．６Ｍ個のＦ*が必要であ
る。ＢＦ3ガス２０ｃｃ中にはＢＦ3分子が２０個存在す
るが、Ｆ*が３０％程度発生するとして６Ｍ個のＦ*が発
生し、Ｈ3イオンと反応する。その結果、Ｈ3イオン数は
（９．６−６）／３＝１．２個に減少して電子トラップ
の発生が抑制される。
【００４３】実施の形態２．上述した実施の形態１で
は、ソース／ドレインとゲート電極に同時にプラズマド
ープしたが、同時にドープすると、必然的にソース／ド
レインとゲート電極へのドーズ量が等しくなる。トラン
ジスタの性能面からは、ソース／ドレインとゲート電極
をそれぞれ異なったドーズ量でドーピングすることが必
要になる場合もある。実施の形態２では、ソース／ドレ
インとゲート電極へのドーピング工程を別工程で行う。
【００４４】図４〜図６は、メインガスとして実施の形
態１と同様のガスを使用し、ゲート電極とソース／ドレ
イン領域を別工程でプラズマドーピングする工程を示す
素子断面模式図である。符号７〜１１は、実施の形態１
で説明したものと同様である。図４は、半導体基板１０
上にＬＯＣＯＳ（Local Oxidation of Silicon）法によ
り素子分離酸化膜９を形成し、熱酸化によりゲート酸化
膜８を形成し、そのゲート酸化膜８上にゲート電極とな
るアンドープポリシリコンまたはアモルファスシリコン
を例えば膜厚８００Åで成膜した状態を示す。そのアン
ドープポリシリコンまたはアモルファスシリコンに、ま
ず実施の形態１と同様のガスを用いてプラズマドーピン
グを行う。これにより、Ｐ型のゲート電極７が形成され
る。
【００４５】次に、図５に示すように、ゲート電極７上
にＴＥＯＳ酸化膜１２を１０００Å成膜する。ＴＥＯＳ
酸化膜１２は、ソース・ドレインへのドーピング時にゲ
ート電極へ不純物イオンが入らないようにするためのマ
スクである。次に、図示しないレジストをマスクにし
て、ドライエッチングによりＴＥＯＳ酸化膜１２、ゲー
ト電極７、ゲート酸化膜８をパターニングする。その
後、図６に示すように、ソース／ドレイン１１を形成す
るためにゲート電極７の両側に位置する半導体基板１０
の主表面に実施の形態１と同様のガスを用いてプラズマ
ドーピングを行う。さらに、ソース／ドレイン領域１１
形成後にＴＥＯＳ酸化膜１３は除去する。
【００４６】実施の形態２においては、実施の形態１と
同様に水素で希釈されたＢ2Ｈ6とＢＦ3の混合ガスを用
いたので、半導体基板１０上への水素のドーピング量を
抑制できる。従って、発生する電子トラップの量は少な
く、実用上問題のないレベルに抑えることが可能であ
る。さらに、ソース／ドレインとゲート電極をそれぞれ
異なったドーズ量でドーピングすることが必要となった
場合でも、別工程でドーピングすることにより、そのニ
ーズに対応でき、異なるドーズ量でソース／ドレインと
ゲート電極を形成することができる。
【００４７】上述した実施の形態２においては、ｐ型ゲ
ート電極を有する表面チャネル型ＰＭＯＳトランジスタ
へこの発明を適用した例を示したが、ｎ型ゲート電極を
有する埋め込みチャネル型ＰＭＯＳトランジスタのソー
ス／ドレインへのドーピングにもこの発明は適用でき
る。この場合は、図４〜図６に示した各工程において、
アンドープポリシリコンまたはアモルファスポリシリコ
ンの代わりにリンまたはひ素をドープしたｎ型ポリシリ
コンまたはアモルファスポリシリコンを成膜し、ゲート
電極へのドーピング工程を削除すればよい。
【００４８】また、上述した実施の形態１、２では典型
的な例として水素ガスで希釈されたＢ2Ｈ6をメインガス
としてＢＦ3を添加する場合について記載したが、メイ
ンガスとしてヘリウム、アルゴン等で希釈したＢ2Ｈ6ガ
スを使用しても同様の効果が期待できる。なお、上記実
施の形態１、２では、ｐ型不純物であるボロンについて
記載したが、ｎ型不純物であるリン、ヒ素についても実
施の形態１、２と同様の技術思想で、ｎ型不純物を使用
したプラズマドーピングによる半導体装置の製造方法に
適用できる。具体的に説明すると、例えば水素ガスで希
釈されたＰＨ3あるいはＡｓＨ3をメインガスとし、それ
にＰＦ3あるいはＡｓＦ3を添加することにより、実施の
形態１、２と同様の効果が得られる。
【００４９】また、メインガスと添加ガスは同一の元素
である必要はなく、例えばメインガスとして水素ガスで
希釈されたＰＨ3を使用し、その添加ガスとしてＡｓＦ3
を添加してもよい。この場合はＡｓとＰが同時にドープ
されるが、それぞれの注入分布を考慮しエネルギーや注
入量を設定すればよい。
【００５０】実施の形態３．実施の形態３では、ＢＦ3
をメインガスとし、水素で希釈したＢ2Ｈ6をメインガス
全体に対して約２０％添加したガスをドーパントとして
使用する。
【００５１】図７は、シリコン基板上のＣｏＳｉ2へボ
ロンをドーピングしている状態を示す断面模式図であ
る。図７において、１３はシリコン基板、１４はシリコ
ン基板１３上に形成されたＣｏＳｉ2を示す。ＣｏＳｉ2
はロジック用ＭＯＳトランジスタのゲート電極やソース
／ドレインに使用されており、シリコン基板１３上に例
えばコバルトをスパッタリングにより形成し、それをア
ニールすることにより形成する。
【００５２】図８、図９はシリコン基板上のＣｏＳｉ2
へボロンをドーピングした場合のボロン濃度の分布模式
図である。図８は、図７の断面模式図におけるシリコン
基板の表面から深さ方向へのボロンの濃度分布を模式的
に図示しており、この発明の実施の形態３に示したガス
構成によりプラズマドーピングした場合のドーピングプ
ロファイルを示す模式図である。
【００５３】図９は、ＢＦ3ガスのみをプラズマ化し、
シリコン基板上のＣｏＳｉ2へプラズマドーピングした
場合のドーピングプロファイルを示す模式図である。図
９において、１５はエッチングされたＣｏＳｉ2を示
し、１６は残存しているＣｏＳｉ2を示す。ＢＦ3ガスの
みをドーパントとして用いる従来の方法では、図９に示
すように表面のＣｏＳｉ2がエッチングされて膜減りが
生じる。その結果、ＣｏＳｉ2層の抵抗が上昇するとい
う問題が生じる。また、エッチングしながらドーピング
するためにドーピングプロファイルの再現性が悪い。さ
らに、一旦ドーピングされた最表面部分がエッチングに
より消滅するので、最終的には設定ドーズよりも少ない
量しかドーピングされないためにドーピング効率が悪く
なる。
【００５４】一方、この発明の実施の形態３におけるガ
ス構成では、ＢＦ3に水素ガスで希釈されたＢ2Ｈ6を添
加した混合ガスを用いるので、図８に示すとおり設計通
りのドーピングプロファイルが再現性よく得られ、エッ
チングが生じるという問題も抑制することができる。ま
た、ドーピング効率の低下も防ぐことができる。
【００５５】ＢＦ3ガスをメインガスとする場合のＢ2Ｈ
6ガスの添加量は、ＢＦ3が分解して発生したＦ*とＢ2Ｈ
6が分解して生じた水素が反応し、Ｆ*がプラズマ中に残
存しない量であることが望ましい。従って、ＢＦ3ガ
ス：Ｂ2Ｈ6の比率は、８０％：２０％が妥当である。Ｂ
2Ｈ6は水素ガスで約２０％に希釈されているため、ＢＦ
3：Ｂ2Ｈ6：Ｈ2の全体に対する混合比は、44.5％：11.1
％：44.4％が好ましい。
【００５６】ＢＦ3ガスに水素で希釈したＢ2Ｈ6を添加
したことにより、Ｈ3 +、Ｈ2 +、Ｈ+イオンや水素ラジカ
ルＨ*が発生する。これらのイオンとラジカルは、ＢＦ3
ガスが分解して発生したＦ*と反応してＨＦを形成す
る。Ｆ*はシリコン、シリコン酸化膜、ＣｏＳｉ2のよう
なシリサイドをエッチングするが、ＨＦはシリコンをエ
ッチングしない。また、水分が存在しない状態ではシリ
コン酸化膜もエッチングしない。言い替えると、Ｈ*が
エッチングの反応種であるＦ*をゲッタリングして、エ
ッチングを抑制していると言える。また、反応生成物が
ＨＦ、すなわちガスであるのでシリコン基板表面上に堆
積物が形成されるという問題も生じない。
【００５７】実施の形態４．図１０は、スクリーン酸化
膜を介して、シリコン基板表面に実施の形態３と同様の
ガスを用いてボロンをドーピングする状態を示す断面模
式図である。図１０において、１７はシリコン基板、１
８はシリコン基板１７上に形成された例えばＴＥＯＳ等
の酸化膜から成るスクリーン酸化膜である。図１１、図
１２はスクリーン酸化膜を介して半導体基板表面にボロ
ンをドーピングした場合のボロン濃度分布模式図であ
る。図１１は、図１０の素子断面模式図におけるシリコ
ン基板の表面から深さ方向へのボロン濃度分布を模式的
に図示しており、この発明の実施の形態３に示したガス
構成によりプラズマドーピングした場合のドーピングプ
ロファイルを示す模式図である。
【００５８】また、図１２は、従来のＢＦ3ガスのみを
プラズマ化し、プラズマドーピングした場合のドーピン
グプロファイルを示す模式図である。図１２において、
１９はエッチングされたシリコン酸化膜を示し、２０は
残存するシリコン酸化膜を示す。使用するガス、プラズ
マドーピング装置は実施の形態３と同じである。
【００５９】図１０に示すように、シリコン基板１７表
面にスクリーン酸化膜１８を例えば１００Å形成した状
態でドーピングを行う。加速エネルギーは、表面に酸化
膜が１００Å形成されていることを見越して、ベアウエ
ハへのドーピング条件よりも高めのエネルギーに設定す
る。正確にはシミュレーションでプロファイルを予想し
て決定する。例えば、スクリーン酸化膜なしの状態でド
ーパントを１０ｋｅＶで注入すると、表面から１５０Å
付近にドーパントの濃度ピークが形成される場合（Ｒｐ
＝１５０Å）、スクリーン酸化膜が１００Å形成されて
いるウエハに注入するには、１５ｋｅＶで注入すれば酸
化膜から２５０Å、すなわちＳｉ表面から１５０Åの位
置にドーパントの濃度ピークが形成される。スパッタで
付着するＦｅ、Ｃｒ、Ａｌ等は高いエネルギーをもって
いないので、スクリーン酸化膜を越してＳｉウエハに入
り込むことはない。すなわち、全てスクリーン酸化膜内
部に入り込むことになる。
【００６０】そこで、フッ酸系の溶液でスクリーン酸化
膜であるシリコン酸化膜をエッチング除去すれば、金属
コンタミネーションなしにシリコン基板中にボロンをド
ーピングできる。ところで、従来のようにＢＦ3ガスの
みをプラズマ化しプラズマドーピングを行った場合は、
Ｆラジカルによるエッチングが生じ、図１２に示すよう
に、例えばＦｅのような金属コンタミネーションがシリ
コン基板１７にまで入り込む場合がある。また、酸化膜
の残り膜厚のばらつきにより、シリコン基板内のボロン
のプロファイルが大きくばらつくという問題も生じる。
【００６１】しかし、この発明の実施の形態４では、Ｂ
Ｆ3に水素ガスで希釈されたＢ2Ｈ6を添加した混合ガス
を用いて、スクリーン酸化膜を介してシリコン基板にド
ーピングするので、エッチングの抑制が可能となり、上
記問題を解決できる。図１１においては、金属コンタミ
ネーションであるＦｅはシリコン酸化膜中にとどまり、
Ｓｉ基板に入り込むことを抑制されている。スクリーン
酸化膜をエッチング除去することにより、金属コンタミ
ネーション成分を除去して接合リーク電流の増加を抑制
できる。
【００６２】次に、実施の形態４の応用例について述べ
る。図１３（ａ）〜（ｅ）は、半導体装置のソース／ド
レイン領域をスクリーン酸化膜付きで形成する製造方法
の製造フローを示す一部断面構造図である。
【００６３】図１３において、２１は半導体基板、２２
は素子分離酸化膜、２３はゲート酸化膜、２４はゲート
電極、２５は酸化膜、２６はサイドウォール、２７はス
クリーン酸化膜、２８はプラズマイオン、２９はソース
／ドレイン領域を示す。まず、図１３（ａ）に示すよう
に、半導体基板２１上にＬＯＣＯＳ法により素子分離酸
化膜２２を形成する。次に、熱酸化によりゲート酸化膜
２３を半導体基板２１上に形成し、その上にゲート電極
２４を形成する。その後、レジストプロセスを経て、異
方性エッチングにて図１３（ａ）に示す形状にパターニ
ングを行う。
【００６４】次に、図１３（ｂ）に示すように、ゲート
電極２４を覆うように半導体基板２１全面に例えばＴＥ
ＯＳ等の酸化膜を堆積させる。そして、図１３（ｃ）に
示すように、エッチバックすることによりゲート電極の
両側にはサイドウォールを形成し、半導体基板２１上に
はスクリーン酸化膜２７を形成する。続いて、図１３
（ｄ）に示すように、プラズマイオン２８をドーピング
する。ドーパントは、実施の形態３で示したガスと同じ
ガスを使用する。
【００６５】次に図１３（ｅ）に示すように、スクリー
ン酸化膜２７をエッチング除去すれば、金属コンタミネ
ーションなしにシリコン基板中にボロンをドーピング
し、ソース／ドレイン領域２９を形成することができ
る。以上のように、ＢＦ3に水素ガスで希釈されたＢ2Ｈ
6を添加した混合ガスを用いたプラズマドーピングによ
り、ソース／ドレイン領域を形成したので、プラズマド
ーピング装置内の金属コンタミネーションであるＦｅ等
はスクリーン酸化膜中にとどまり、ドーピング後に除去
されるので、半導体基板２１に入り込むことを抑制され
る。よって、金属コンタミネーション成分を除去したの
で、ソース／ドレイン接合のリーク電流を抑制でき、素
子特性が向上する。
【００６６】なお、ソース・ドレイン形成において、ボ
ロンのプラズマドーピングの工程の前にプリアモルファ
ス化を目的としてＧｅやＳｉをドーピングする工程を追
加すると、より特性のすぐれた浅い接合が形成できるこ
とが従来より知られている。シリコン基板等のウエハ
は、結晶状態で原子が規則正しく配列されているため
に、不純物イオンを低エネルギーで注入してもチャネリ
ング現象が生じ、不純物イオンは結晶格子の隙間を深く
入っていく。そのため浅い接合の形成が難しい場合があ
る。
【００６７】それを防止するためにボロンを注入する前
に、ＧｅやＳｉをドーピングし格子配列を乱れさせて
（アモルファス化させ）、その後に不純物イオンを注入
するとチャネリングが抑制されて、浅い接合が特性よく
形成できる。このプリアモルファス化の不純物イオンと
して、この発明の実施の形態３と同様の技術思想を用い
て、メインガスであるＧｅＦ4にＧｅＨ4を、ＧｅＦ4：
ＧｅＨ4＝８０：２０の混合比で添加した混合ガスを用
いて、プリアモルファス化をおこなうと、チャネリング
が抑制され浅い接合が特性よく形成できる。
【００６８】また、上記した実施の形態１〜４によるプ
ラズマドーピング法を用いた半導体装置の製造方法によ
れば、イオン注入法によるソース／ドレインの形成限界
が生じた場合でも、浅いソース／ドレイン接合を高スル
ープットで形成可能である。例えば、実施の形態１〜４
によるプラズマドーピング法を用いた半導体装置の製造
方法によれば、１０ｎｍ〜１００ｎｍのソース／ドレイ
ン接合深さ（図１３（ｅ）で示す半導体基板上面からの
ソース／ドレイン深さ）を有する半導体装置を、素子特
性を損なうことなく形成できる。この場合の下限値は、
半導体デバイスの微細化限界に対応したソース／ドレイ
ンの接合深さであり、上限値はイオン注入法で形成でき
るソース／ドレインの接合深さの実用限界である。例え
ば、ボロンを不純物元素とするプラズマドーピングによ
る半導体装置の製造方法によれば、接合深さ７０ｎｍ以
下で、ソース／ドレイン濃度が１×１０13〜５×１０14
ｃｍ-2、Ｅｘｔｅｎｓｉｏｎ部の濃度が５×１０13〜５
×１０14ｃｍ-2のソース／ドレイン領域を有する半導体
装置が形成できる。
【００６９】上記説明では、プラズマドーピングという
用語を用いて説明したが、プラズマ含浸法(Plasma Imme
rsion Ion Implantation)と呼ばれるドーピング法も広
義のプラズマドーピングに含まれる。すなわち、ウエハ
をプラズマに直接さらす全てのドーピング法についてこ
の発明は適用可能である。
【００７０】
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、チャンバー内に半導体基板を配
置する工程と、この半導体基板の表面上から、不純物元
素の水素化物を含む第１のガスと、不純物元素のフッ化
物を含む第２のガスとを有する混合ガスによるプラズマ
イオンを照射する照射工程を含んでいるので、水素化物
のプラズマ化により生じた水素とフッ化物のプラズマ化
により生じたフッ素ラジカルが反応しチャンバー内から
排気され、半導体基板への水素の影響またはフッ素ラジ
カルの影響を抑制することができ、素子特性の優れたト
ランジスタを高スループットで製造することができる。
【００７１】さらに、この発明に係る半導体装置の製造
方法は、半導体基板の表面から、不純物元素の水素化物
を含む第１のガスと、不純物元素のフッ化物を含む第２
のガスとを有する混合ガスによるプラズマイオンを照射
する照射工程により、ゲート電極に不純物元素をドーピ
ングするので、水素化物のプラズマ化により生じた水素
とフッ化物のプラズマ化により生じたフッ素ラジカルが
反応することにより、水素やフッ素ラジカルによるゲー
ト電極への影響を抑制することができ、半導体素子の素
子特性が向上する。
【００７２】さらにまた、この発明に係る半導体装置の
製造方法は、半導体基板の表面から、不純物元素の水素
化物を含む第１のガスと、不純物元素のフッ化物を含む
第２のガスとを有する混合ガスによるプラズマイオンを
照射する照射工程により、ゲート電極の両側に位置する
半導体基板の主表面に不純物元素をドーピングし、一対
のソース／ドレイン領域を形成するので、半導体装置の
微細化に伴った浅いソース／ドレイン接合が特性よく高
スループットで形成できる。
【００７３】さらにまた、この発明に係る半導体装置の
製造方法は、主ガスは水素ガスで希釈されたＢ2Ｈ6ガス
であり、補助添加ガスはＢＦ3ガスであるので、水素ガ
スで希釈されたＢ2Ｈ6がプラズマ化することにより発生
する水素のイオンやラジカルを、補助添加ガスであるＢ
Ｆ3ガスのフッ素ラジカルでゲッタリングすることによ
り、半導体基板への水素のドーピング量を抑制すること
ができ、半導体装置の信頼性を向上させることができ
る。また、イオン注入法ではスループットが悪いボロン
を、高スループットでドーピングすることができる。
【００７４】さらに、この発明に係る半導体装置の製造
方法は、Ｂ2Ｈ6ガスと水素ガスとＢＦ3ガスとの混合比
が、１６：６４：２０であり、プラズマ中の水素の量を
抑制することができる最適化の条件であるため、ほぼ完
全に水素を除去することができ、半導体装置の信頼性を
向上させることができる。
【００７５】さらにまた、この発明に係る半導体装置の
製造方法は、主ガスはＢＦ3ガスであり、補助添加ガス
は水素ガスで希釈されたＢ2Ｈ6ガスであるので、Ｂ2Ｈ6
ガスがプラズマ化し発生した水素が、エッチングの反応
種であるフッ素ラジカルをゲッタリングするので、フッ
素ラジカルによる半導体基板のエッチングを抑制するこ
とができ、ボロンのドーピング効率を向上させることが
できる。
【００７６】さらにまた、この発明に係る半導体装置の
製造方法は、ＢＦ3ガスとＢ2Ｈ6ガスとの混合比が８
０：２０であり、フッ素ラジカルがプラズマ中に残存し
ない最適化の条件であるため、ほぼ完全にフッ素ラジカ
ルをプラズマ中から除去することができ、半導体基板の
エッチングを抑制することによりドーピング効率の低下
を抑制することができる。
【００７７】さらにまた、この発明に係る半導体装置の
製造方法は、混合ガスによるプラズマイオンを照射する
照射工程により、ゲート電極に不純物元素をドーピング
すると同時に、ゲート電極の両側に位置する半導体基板
の主表面に一対のソース／ドレイン領域を形成するの
で、ソース／ドレイン領域へのドーピングと、ゲート電
極へのドーピングを同時に行うことができ、プロセス工
程が簡略化できる。
【００７８】さらにまた、この発明に係る半導体装置の
製造方法は、混合ガスによるプラズマイオンを照射する
照射工程により、ゲート電極に不純物元素をドーピング
した後に、不純物元素がドーピングされたゲート電極上
に酸化膜を形成する工程と、この酸化膜をマスクとし、
不純物元素の水素化物を含む第１のガスと、不純物元素
のフッ化物を含む第２のガスとを有する混合ガスによる
プラズマイオンを照射する照射工程により、ゲート電極
の両側に位置する半導体基板の主表面に不純物元素をド
ーピングし、一対のソース／ドレイン領域を形成するの
で、ソース／ドレインとゲート電極をそれぞれ異なった
ドーズ量でドーピングすることが必要となった場合で
も、別工程でドーピングすることによりそのニーズに対
応でき、異なるドーズ量でソース／ドレインとゲート電
極を形成できる。
【００７９】さらにまた、この発明に係る半導体装置の
製造方法は、半導体基板の主表面上にゲート酸化膜を介
してゲート電極を形成する工程とゲート電極の両側に位
置する半導体基板の主表面に不純物元素をドーピング
し、一対のソース／ドレイン領域を形成する工程との間
に、ゲート電極の両側に位置する半導体基板表面を覆う
ように酸化膜を形成する工程を含むので、一対のソース
／ドレイン領域を形成するドーピングの際に発生したプ
ラズマドーピング装置内の金属コンタミネーションは酸
化膜中にとどまり、半導体基板に入り込むことを抑制さ
れる。よって、半導体素子の素子特性が向上する。
【００８０】また、この発明に係る半導体装置は、半導
体基板とこの半導体基板の主表面にゲート酸化膜を介し
て形成されたゲート電極と、このゲート電極の両側に形
成された一対のソース／ドレイン領域とを備え、この一
対のソース／ドレイン領域の半導体基板上面からの接合
深さが、１０ナノメートルから１００ナノメートルであ
るので、微細化に対応した浅いソース／ドレイン接合で
あるため短チャネル効果等の問題が生じない。
【００８１】また、この発明に係る半導体装置は、半導
体基板とこの半導体基板の主表面にゲート酸化膜を介し
て形成されたゲート電極と、不純物元素の水素化物を含
む第１のガスと不純物元素のフッ化物を含む第２のガス
とを有する混合ガスによるプラズマイオンを照射するこ
とにより、ゲート電極の両側に位置する半導体基板の主
表面に形成されたソース／ドレイン領域とを有するの
で、半導体装置への水素の影響またはフッ素ラジカルの
影響なく素子特性の優れた半導体装置を高スループット
で製造することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１におけるプラズマド
ーピング装置の一例を示す断面構造図である。
【図２】 この発明の実施の形態１におけるプラズマド
ーピングを説明するための素子断面図である。
【図３】 この発明の実施の形態１におけるプラズマド
ーピングを説明するための素子断面模式図である。
【図４】 この発明の実施の形態２におけるプラズマド
ーピングを説明するための素子断面模式図である。
【図５】 この発明の実施の形態２におけるプラズマド
ーピングを説明するための素子断面模式図である。
【図６】 この発明の実施の形態２におけるプラズマド
ーピングを説明するための素子断面模式図である。
【図７】 この発明の実施の形態３におけるプラズマド
ーピングを説明するための素子断面模式図である。
【図８】 この発明の実施の形態３におけるボロン濃度
分布模式図である。
【図９】 従来の問題点を説明するためのボロン濃度分
布模式図である。
【図１０】 この発明の実施の形態４におけるプラズマ
ドーピングを説明するための素子断面模式図である。
【図１１】 この発明の実施の形態４におけるボロン濃
度分布模式図である。
【図１２】 従来の問題点を説明するためのボロン濃度
分布模式図である。
【図１３】 この発明の実施の形態４におけるプラズマ
ドーピングの応用例である製造方法の製造フローを示す
一部断面構造図である。
【図１４】 従来のプラズマドーピングの問題点を説明
するための断面模式図である。
【図１５】 従来のプラズマドーピングの問題点を説明
するための断面模式図である。
【符号の説明】
７ ゲート電極、 ８ ゲート酸化膜、 ９ 素子分離
酸化膜、 １０ 半導体基板、 １１ ソース／ドレイ
ン領域

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 チャンバー内に半導体基板を配置する工
    程と、 前記半導体基板の表面上から、不純物元素の水素化物を
    含む第１のガスと、前記不純物元素のフッ化物を含む第
    ２のガスとを有する混合ガスによるプラズマイオンを照
    射する照射工程を含んだことを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 半導体基板の主表面上にゲート酸化膜を
    介してゲート電極を形成する工程と、 前記半導体基板の表面上から、不純物元素の水素化物を
    含む第１のガスと、前記不純物元素のフッ化物を含む第
    ２のガスとを有する混合ガスによるプラズマイオンを照
    射する照射工程により、前記ゲート電極に不純物元素を
    ドーピングすることを特徴とする半導体装置の製造方
    法。
  3. 【請求項３】 半導体基板の主表面上にゲート酸化膜を
    介してゲート電極を形成する工程と、 前記半導体基板の表面上から、不純物元素の水素化物を
    含む第１のガスと、前記不純物元素のフッ化物を含む第
    ２のガスとを有する混合ガスによるプラズマイオンを照
    射する照射工程により、前記ゲート電極の両側に位置す
    る前記半導体基板の主表面に不純物元素をドーピング
    し、一対のソース／ドレイン領域を形成することを特徴
    とする半導体装置の製造方法。
  4. 【請求項４】 第１のガスは混合ガスの主ガスであり、
    第２のガスは前記混合ガスの補助添加ガスであることを
    特徴とする請求項１ないし請求項３のいずれか１項に記
    載の半導体装置の製造方法。
  5. 【請求項５】 主ガスは水素ガスで希釈されたＢ2Ｈ6ガ
    スであり、補助添加ガスはＢＦ3ガスであることを特徴
    とする請求項４記載の半導体装置の製造方法。
  6. 【請求項６】 Ｂ2Ｈ6ガスと水素ガスとＢＦ3ガスとの
    混合比は、１６：６４：２０であることを特徴とする請
    求項５記載の半導体装置の製造方法。
  7. 【請求項７】 第１のガスは混合ガスの補助添加ガスで
    あり、第２のガスは前記混合ガスの主ガスであることを
    特徴とする請求項１ないし請求項３のいずれか１項に記
    載の半導体装置の製造方法。
  8. 【請求項８】 主ガスはＢＦ3ガスであり、補助添加ガ
    スは水素ガスで希釈されたＢ2Ｈ6ガスであることを特徴
    とする請求項７記載の半導体装置の製造方法。
  9. 【請求項９】 ＢＦ3ガスとＢ2Ｈ6ガスとの混合比は、
    ８０：２０であることを特徴とする請求項８記載の半導
    体装置の製造方法。
  10. 【請求項１０】 混合ガスによるプラズマイオンを照射
    する照射工程により、ゲート電極に不純物元素をドーピ
    ングすると同時に、前記ゲート電極の両側に位置する半
    導体基板の主表面に一対のソース／ドレイン領域を形成
    することを特徴とする請求項２記載の半導体装置の製造
    方法。
  11. 【請求項１１】 混合ガスによるプラズマイオンを照射
    する照射工程により、ゲート電極に不純物元素をドーピ
    ングした後に、 前記不純物元素がドーピングされた前記ゲート電極上に
    酸化膜を形成する工程と、 前記酸化膜をマスクとし、不純物元素の水素化物を含む
    第１のガスと、前記不純物元素のフッ化物を含む第２の
    ガスとを有する混合ガスによるプラズマイオンを照射す
    る照射工程により、前記ゲート電極の両側に位置する半
    導体基板の主表面に前記不純物元素をドーピングし、一
    対のソース／ドレイン領域を形成する工程とをさらに含
    んだことを特徴とする請求項２記載の半導体装置の製造
    方法。
  12. 【請求項１２】 半導体基板の主表面上にゲート酸化膜
    を介してゲート電極を形成する工程と前記ゲート電極の
    両側に位置する前記半導体基板の主表面に不純物元素を
    ドーピングし、一対のソース／ドレイン領域を形成する
    工程との間に、 前記ゲート電極の両側に位置する前記半導体基板表面を
    覆うように酸化膜を形成する工程を含んだことを特徴と
    する請求項３記載の半導体装置の製造方法。
  13. 【請求項１３】 半導体基板と、この半導体基板の主表
    面にゲート酸化膜を介して形成されたゲート電極と、 前記ゲート電極の両側に形成された一対のソース／ドレ
    イン領域とを備え、 前記一対のソース／ドレイン領域の前記半導体基板上面
    からの接合深さが、１０ナノメートルから１００ナノメ
    ートルであることを特徴とする半導体装置。
  14. 【請求項１４】 半導体基板と、この半導体基板の主表
    面にゲート酸化膜を介して形成されたゲート電極と、 不純物元素の水素化物を含む第１のガスと、前記不純物
    元素のフッ化物を含む第２のガスとを有する混合ガスに
    よるプラズマイオンを照射することにより、前記ゲート
    電極の両側に位置する前記半導体基板の主表面に形成さ
    れたソース／ドレイン領域と、を備えた半導体装置。
JP9213484A 1997-08-07 1997-08-07 半導体装置の製造方法および半導体装置 Pending JPH1154451A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9213484A JPH1154451A (ja) 1997-08-07 1997-08-07 半導体装置の製造方法および半導体装置
US09/026,436 US5969398A (en) 1997-08-07 1998-02-19 Method for producing a semiconductor device and a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9213484A JPH1154451A (ja) 1997-08-07 1997-08-07 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JPH1154451A true JPH1154451A (ja) 1999-02-26

Family

ID=16639971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9213484A Pending JPH1154451A (ja) 1997-08-07 1997-08-07 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (1) US5969398A (ja)
JP (1) JPH1154451A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260139A (ja) * 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd 不純物導入方法
WO2005114713A1 (ja) * 2004-05-21 2005-12-01 Matsushita Electric Industrial Co., Ltd. 不純物導入方法及びこれを用いた電子素子
KR100555459B1 (ko) * 1998-12-15 2006-04-21 삼성전자주식회사 Bf₃플라즈마를 사용하여 게이트 전극을 도핑하고 ldd구조를 형성하는 반도체 장치의 제조방법
JP2008504687A (ja) * 2004-06-23 2008-02-14 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド プラズマ注入のためのエッチングおよび付着制御
JP5461404B2 (ja) * 2008-08-15 2014-04-02 株式会社アルバック プラズマドーピング方法及び半導体装置の製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6232208B1 (en) * 1998-11-06 2001-05-15 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device having an improved gate electrode profile
US6614082B1 (en) * 1999-01-29 2003-09-02 Micron Technology, Inc. Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
US6458430B1 (en) * 1999-12-22 2002-10-01 Axcelis Technologies, Inc. Pretreatment process for plasma immersion ion implantation
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6531367B2 (en) * 2001-03-20 2003-03-11 Macronix International Co., Ltd. Method for forming ultra-shallow junction by boron plasma doping
US6312999B1 (en) * 2001-03-29 2001-11-06 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
KR100739837B1 (ko) * 2003-02-19 2007-07-13 마쯔시다덴기산교 가부시키가이샤 불순물 도입 방법 및 불순물 도입 장치
CN100437912C (zh) 2003-08-25 2008-11-26 松下电器产业株式会社 杂质导入层的形成方法和器件的制造方法
JP4979234B2 (ja) * 2003-10-09 2012-07-18 パナソニック株式会社 接合の形成方法およびこれを用いて形成された被処理物
CN1930663A (zh) * 2004-03-15 2007-03-14 皇家飞利浦电子股份有限公司 制造半导体器件的方法和用这种方法获得的半导体器件
CN1965391A (zh) * 2004-05-14 2007-05-16 松下电器产业株式会社 制造半导体器件的方法和设备
US20080194086A1 (en) * 2004-06-04 2008-08-14 Yuichiro Sasaki Method of Introducing Impurity
DE602005025015D1 (de) * 2004-12-13 2011-01-05 Panasonic Corp Plasma-dotierungsverfahren
US7732309B2 (en) * 2006-12-08 2010-06-08 Applied Materials, Inc. Plasma immersed ion implantation process
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
KR101752901B1 (ko) * 2009-08-25 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
TWI386983B (zh) * 2010-02-26 2013-02-21 Advanced Tech Materials 用以增進離子植入系統中之離子源的壽命及性能之方法與設備
US20120302048A1 (en) * 2011-05-27 2012-11-29 Applied Materials, Inc. Pre or post-implant plasma treatment for plasma immersed ion implantation process
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US9660084B2 (en) * 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
JP6429763B2 (ja) * 2015-12-22 2018-11-28 三菱電機株式会社 イオン注入装置
KR102480628B1 (ko) 2016-07-14 2022-12-23 삼성전자주식회사 Pn 다이오드를 포함하는 반도체 소자 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712085B2 (ja) * 1992-10-22 1995-02-08 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置の作製方法
JP2919254B2 (ja) * 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
JPH0845867A (ja) * 1994-05-27 1996-02-16 Sanyo Electric Co Ltd 半導体装置の製造方法および表示装置
US5489550A (en) * 1994-08-09 1996-02-06 Texas Instruments Incorporated Gas-phase doping method using germanium-containing additive
US5641707A (en) * 1994-10-31 1997-06-24 Texas Instruments Incorporated Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555459B1 (ko) * 1998-12-15 2006-04-21 삼성전자주식회사 Bf₃플라즈마를 사용하여 게이트 전극을 도핑하고 ldd구조를 형성하는 반도체 장치의 제조방법
JP2005260139A (ja) * 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd 不純物導入方法
JP4622275B2 (ja) * 2004-03-15 2011-02-02 パナソニック株式会社 不純物導入方法
WO2005114713A1 (ja) * 2004-05-21 2005-12-01 Matsushita Electric Industrial Co., Ltd. 不純物導入方法及びこれを用いた電子素子
US7582492B2 (en) 2004-05-21 2009-09-01 Panasonic Corporation Method of doping impurities, and electronic element using the same
JP5054973B2 (ja) * 2004-05-21 2012-10-24 パナソニック株式会社 不純物導入方法
TWI401727B (zh) * 2004-05-21 2013-07-11 Panasonic Corp An impurity introduction method using an electronic component thereof and a semiconductor manufacturing apparatus
JP2008504687A (ja) * 2004-06-23 2008-02-14 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド プラズマ注入のためのエッチングおよび付着制御
JP5461404B2 (ja) * 2008-08-15 2014-04-02 株式会社アルバック プラズマドーピング方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US5969398A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
JPH1154451A (ja) 半導体装置の製造方法および半導体装置
KR100202212B1 (ko) 코발트 디실리사이드층의 제조방법
US6190977B1 (en) Method for forming MOSFET with an elevated source/drain
KR100427469B1 (ko) 반도체 장치의 제조 방법
US6777299B1 (en) Method for removal of a spacer
US8124507B2 (en) Semiconductor device and method for fabricating the same
US6949467B2 (en) Forming method of contact in semiconductor device and manufacturing method of PMOS device using the same
US5882961A (en) Method of manufacturing semiconductor device with reduced charge trapping
US6998303B2 (en) Manufacture method for semiconductor device with patterned film of ZrO2 or the like
KR101019987B1 (ko) 상변화 메모리 소자의 다이오드 형성방법
CN113937005A (zh) 金属氧化物半导体晶体管的制造方法
US6342422B1 (en) Method for forming MOSFET with an elevated source/drain
KR970004484B1 (ko) 반도체 소자의 ldd mosfet 제조방법
KR20030049441A (ko) 반도체 소자의 제조방법
CN113380624A (zh) 一种半导体器件及其制造方法
CN114420629A (zh) 半导体结构及其制作方法
US20040209433A1 (en) Method for manufacturing and structure of semiconductor device with shallow trench collector contact region
JP2004022616A (ja) 半導体装置の製造方法および半導体装置
JPH07161728A (ja) 半導体装置およびその製造方法
JP2000164732A (ja) 半導体装置およびその製造方法
Bhuyan A review of the fabrication process of the pocket implanted MOSFET structure
KR100407981B1 (ko) 반도체소자의구조및제조방법
KR100400305B1 (ko) Ｃｍｏｓ의 제조 방법
JP2000340790A (ja) 半導体装置およびその製造方法ならびに電界効果型トランジスタ
CN116093141A (zh) 源/漏注入方法