CN1930663A - 制造半导体器件的方法和用这种方法获得的半导体器件 - Google Patents
制造半导体器件的方法和用这种方法获得的半导体器件 Download PDFInfo
- Publication number
- CN1930663A CN1930663A CNA2005800082180A CN200580008218A CN1930663A CN 1930663 A CN1930663 A CN 1930663A CN A2005800082180 A CNA2005800082180 A CN A2005800082180A CN 200580008218 A CN200580008218 A CN 200580008218A CN 1930663 A CN1930663 A CN 1930663A
- Authority
- CN
- China
- Prior art keywords
- semiconductor body
- region
- semiconductor
- conduction type
- atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 title claims description 32
- 239000002019 doping agent Substances 0.000 claims abstract description 44
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 125000004429 atom Chemical group 0.000 claims description 37
- 238000000137 annealing Methods 0.000 claims description 24
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 125000001153 fluoro group Chemical group F* 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910052724 xenon Inorganic materials 0.000 claims description 2
- 238000002513 implantation Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- -1 boron ion Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000000348 solid-phase epitaxy Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000000266 injurious effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体器件(10)的制造方法，其中硅半导体本体(1)在其表面处被提供有第一导电类型的半导体区(4)，在该区域中通过向半导体本体(1)引入第二导电类型的掺杂剂原子与第一半导体区(4)形成pn结，来形成与第一导电类型相反的第二导电类型的第二半导体区(2A、3A)，并且其中，在引入所述掺杂剂原子之前，通过非晶化注入惰性原子在半导体本体(1)中形成非晶区域，并且其中，在非晶化注入之后，将临时掺杂剂原子注入半导体本体(1)，并且其中，在引入第二导电类型的掺杂剂原子之后，通过在大约500到大约800℃、优选从550到750℃的范围内的温度下对半导体本体进行热处理来使其退火。通过离子注入将第二导电类型的掺杂剂原子引入半导体本体(1)中。以该方式形成pn结，其非常适合于形成十分浅的、热稳定的、陡的且低欧姆的MOSFET的源极和漏极延伸(2A、3A)。
Description
本发明涉及一种制造半导体器件的方法，其中硅半导体本体在其表面处被提供有第一导电类型的半导体区，在该区域中通过向半导体本体引入第二导电类型的掺杂剂原子与第一半导体区形成pn结，来形成与第一导电类型相反的第二导电类型的第二半导体区，并且其中，在引入所述掺杂剂原子之前，通过非晶化(amorphizing)注入在半导体本体中形成非晶区域，并且其中，在非晶化注入之后，将临时掺杂剂原子注入半导体本体，并且其中，在引入第二导电类型的掺杂剂原子之后，通过对半导体本体进行热处理来使其退火。
这种方法非常适合于制造具有很浅、陡和低欧姆pn结的器件，尤其适合于制造MOSFET(＝金属氧化物半导体场效应晶体管)器件。其中，在今后的CMOS(＝互补型MOS)技术中需要这种pn结，用于源极和漏极延伸的形成。这尤其对于将来的所谓亚65nm技术是不容易的。
在开篇中提到的方法可从2003年6月12日公布的美国专利申请US 2003/0109119 A1中获知。在其中描述了这样一种方法，其中用上面描述的方式形成pn结以形成源极和漏极延伸来制造MOSFET。首先进行非晶化注入；接下来进行注入氟原子形式的临时掺杂剂原子。通过从沉积在半导体本体的表面上且包含足够浓度的诸如硼的掺杂剂原子的固体材料层的外扩散，将硼原子形式的掺杂剂原子引入半导体本体中。最后，利用短暂的热处理，在大约950摄氏度到大约1100摄氏度的温度范围内，退火半导体本体。
这种方法的缺点是获得的pn结对于将来的需求仍未必是浅的、陡的和足够低欧姆的。
因此，本发明的目的是避免上述缺点并提供一种方法，其提供很浅、陡和低欧姆的pn结，特别用于形成MOSFET的源极和漏极延伸。
为了达到这个目的，在开篇中描述的类型的方法，其特征在于，通过离子注入将第二导电类型的掺杂剂原子引入半导体本体，并在大约500到大约800摄氏度的范围内的温度下通过热处理来退火半导体本体。本发明首先基于以下认识：作为适用于工业规模应用的工艺的离子注入，适合用于形成十分浅、陡和低欧姆的pn结，假设限制了工艺的热预算。进一步的见识是：由于其相对高的温度，已知方法的退火工艺仍大大有助于所述预算。在这种步骤期间，不能充分地防止掺杂剂原子例如硼的扩散。本发明进一步基于惊人的认识：在例如800到950摄氏度范围中的中等温度下，不适于退火，因为在这些温度下出现了硼原子的钝化(deactivation)，伴随着例如源极或漏极延伸的(薄层)电阻的增加，因此不是最佳的。500摄氏度以下，需要太多的时间或退火根本不发生。最后，本发明基于以下认识：一方面低温适于完全退火半导体本体，另一方面，因为对于这种低温SPE(＝固相外延)工艺需要的时间相对较短，所以其防止或在任何情况下强烈地限制掺杂剂原子的扩散。掺杂剂原子的轮廓之间存在例如氟轮廓，不仅减小了掺杂剂原子的扩散，而且由于其分开了所谓的非晶化注入的范围损伤端和掺杂剂原子，所以还防止或在任何情况下减小了在根据本发明的方法中的温度范围上端出现的掺杂剂原子的钝化。
因而，根据本发明的方法可获得pn结，该pn结是陡的和浅的，且在它的一侧其具有很高的掺杂浓度，即在该侧是低电阻。要注意，在2003年11月6日公布的美国专利申请2003/0207542中示出的方法中，离子注入用于将硼原子引入半导体本体。在该文件中还在900到1075摄氏度的高温范围施加了单次退火。
在优选的实施例中，通过在550到大约750摄氏度范围内温度下的热处理来退火半导体本体。用这种方式，几乎完全避免了掺杂剂原子的钝化。
在注入第二导电类型的掺杂剂原子之前，优选进行临时掺杂剂原子的注入，并且在这些注入之间，通过在与其它热处理相同温度范围的另一热处理来退火半导体本体。用这种方式，可以进一步限制退火工艺对掺杂剂原子的扩散的影响。在仅一个退火步骤用在工艺结束的情况下，临时掺杂剂和掺杂剂原子注入的顺序可以被选择为相同的，虽然在这种情况下相反的顺序是可行的。
在根据本发明的方法的另一优选实施例中，半导体器件被形成为场效应晶体管，并且硅半导体本体在其表面处被提供有第二导电类型的源区和漏区，其都被提供有延伸，和在源区和漏区之间的第一导电类型的沟道区，以及通过沟道区上方的栅极电介质与半导体本体的表面分开的栅区，第一半导体区被形成为沟道区的一部分，并且通过第二半导体区形成源极和漏极延伸。用这种方式可获得MOSFET器件，其在未来亚65nm CMOS工艺中具有极好的特性。优选，对于第一导电类型选择n导电类型，对于第二导电类型的掺杂剂原子选择硼原子，以及对于临时掺杂剂原子选择氟原子。用这种方式获得了PMOSFET。此外，可以用相同的工艺并且可能地用相似的方式制造NMOSFET。其它原子可用于临时原子，其选择可依据要形成的晶体管的类型。
优选，对于惰性离子的非晶化注入，离子选自包括Ge、Si、Ar或Xe的组。
发现对于退火热处理的适当时间在1秒和10分钟之间。如果仅使用一种最终的热处理，在550摄氏度时适当时间是大约10分钟，在650摄氏度大约是1分钟，在700摄氏度大约是20秒，以及在750摄氏度大约是1秒。如果在临时掺杂剂注入和第二导电类型的掺杂剂注入之间施加热处理，则适当时间位于20秒到10分钟的范围内。在这种情况下最终的热处理时间较低，例如在550摄氏度到650摄氏度的温度范围内热处理时间在1分钟到5秒的范围内。
本发明还包括一种用根据本发明的方法获得的半导体器件。优选这种器件包括场效应晶体管，该场效应晶体管的源极和漏极延伸按照上述来制造。
结合附图阅读，参考下文描述的实施例，本发明的这些和其它方面将变得明显并被阐明，其中：
图1是用根据本发明的方法获得的半导体器件的截面图，
图2到6是在通过根据本发明的方法制造图1的半导体器件的不同阶段的器件的截面图，和
图7示出了作为退火温度的函数的两种测试样品的标准化薄层电阻变化。
这些图是概略图且未按比例绘制，为了更清楚起见尤其放大了厚度方向上的尺度。在不同的图中，对应部分通常被提供了相同的参考数字和相同的影线。
图1是用根据本发明的方法获得的半导体器件的截面图。器件10，在这种情况下其为PMOST，包括由n型硅制成的半导体本体1，在这里为n型硅衬底11。器件10实际上在其边界附近包含隔离区域，例如所谓的沟槽或LOCOS(＝硅的局部氧化)隔离，然而其未于图中。器件10实际上将包含许多NMOS和PMOS型晶体管。在半导体本体的表面，在该情况下存在p型源区2和漏区3，源区2和漏区3还设有更浅的且在该情况下与n型沟道区4接近的p型延伸2A、3A，在该沟道区4上方存在电介质区域6，这里包括二氧化硅，其分开沟道区4和栅区5，这里包括多晶硅。在该情况下也由二氧化硅制成的间隔物20接近栅区5。在源、漏和栅区(2、3、5)的顶部上，存在金属硅化物(8A、8B、8C)用作连接区。
图2到5是在通过根据本发明的方法制造图1的半导体器件的不同阶段的器件的截面图。制造器件10的起始点是(见图2)n型硅衬底11或被提供有所谓的n阱的p型衬底，其可形成PMOST的沟道区4，在这种情况下，该衬底也形成半导体本体1。在本体1中，形成在图中没有示出的隔离区域。随后，在该情况下通过热氧化，在硅本体1的表面上，形成氧化硅的栅极电介质6。接下来通过普通方式的CVD在栅极电介质层6上沉积多晶硅层5。其厚度在该实例中为100nm。在要形成的栅极5的区域的结构上沉积掩模，其在图中没有示出，例如包括抗蚀剂并借助光刻形成。在掩模之外，通过蚀刻去除层5、6，并用这种方式形成包括栅极5和栅极电介质6的栅叠层。
随后，通过在器件10上沉积所述材料的均匀层，并通过其各向异性蚀刻，在栅叠层的两侧形成例如二氧化硅的间隔物20，以便其在器件的平面区域内被再次去除。现在在硼离子的情况下，为了形成源极和漏极2、3，进行更深的p+型注入I1。然后为了激活源极和漏极注入，在＞1000℃的温度退火半导体本体。
然后在制造延伸2A、3A之前，去除间隔物20(见图3)。在该实例中这通过一系列三种离子注入I2、3、4完成。第一注入I2包括非晶化半导体本体1的一部分，在图中其相关部分也标记为I2，并且通过向半导体本体1注入锗离子完成，在该实例中注入能量在10到30keV的范围内，剂量大约为1015at/cm2。然后进行第二注入I3，以形成区域I3，其包括临时掺杂剂原子，在该情况下为氟原子。该注入是在注入能量在3到10keV的范围内同时注入剂量也大约为1015at/cm2的情况下进行的。随后在大约600摄氏度的温度下对半导体本体1进行几分钟的第一次退火处理。
接下来(见图4)，对半导体本体1进行第三离子注入I4，其中将掺杂剂原子，这里为硼原子，引入半导体本体1。这是在注入能量在0.5和3keV之间，剂量在大约5×1014at/cm2到大约5×1015at/cm2的范围内的情况下进行的。由此，氟注入的位置大约在硼轮廓和非晶化注入范围之间。接下来在第二次退火工艺中在550到750摄氏度之间的温度下，进一步恢复注入的非晶硅。在该情况下还在600摄氏度的温度下和在20秒期间。
用这种方式(见图5)，在源极和漏极延伸2A、3A中获得了十分陡且窄的硼原子轮廓，同时这些区域具有非常高的硼浓度和由此的非常低的电阻。随后，用同上述类似的方式形成新的间隔物40。接下来(见图6)沉积例如钛的金属层8，通过其，在适当加热之后，形成用作连接区的硅化物区。可以通过蚀刻去除金属层8的未反应部分，其后得到了图1中示出的结构。
最后(见图8)，通过沉积例如二氧化硅的金属前的(pre-metal)电介质，进一步完成n-MOSFET的制造，之后将其图案化，并沉积例如铝的接触金属层，也将其图案化，由此形成接触区。这些步骤在图中没有示出。
图7示出了作为退火温度的函数的两种测试样品的标准化薄层电阻变化。相对于700摄氏度的薄层电阻ρ标准化的相对薄层电阻变化Δρ/ρ，被示为两种样品的温度T的函数。曲线70对应于通过上述的注入I2和I4，即非晶化和掺杂剂注入，形成的测试层，而曲线71对应于通过上述的注入I2、I3和I4，即非晶化、临时掺杂剂和掺杂剂注入，形成的测试层。曲线70、71都示出了，在大约750度以上的退火温度，出现薄层电阻的增加，并且最大值分别为大约55％和大约20％。在低于750度的温度下，在两种情况下薄层电阻都没有受到不利的影响。两个曲线70、71之间的不同示出了，在较高温度下，存在临时原子，在该情况下为氟原子，对于薄层电阻的增加具有重要的有利影响。由此，在根据本发明的方法中，如果适度地超过设想的热预算，由于临时掺杂剂原子即氟原子的存在，这对硼掺杂层的质量没有强有害的影响。
很明显，本发明不限于这里描述的例子，并且对本领域的技术人员来说，在本发明的范围内，能够进行多种变化和修改。
Claims (9)
1.半导体器件(10)的制造方法，其中硅半导体本体(1)在其表面处被提供有第一导电类型的半导体区(4)，在该区域中通过向半导体本体(1)引入第二导电类型的掺杂剂原子与第一半导体区(4)形成pn结，来形成与第一导电类型相反的第二导电类型的第二半导体区(2A、3A)，并且其中，在引入所述掺杂剂原子之前，通过非晶化注入惰性原子在半导体本体(1)中形成非晶区域，并且其中，在非晶化注入之后，将临时掺杂剂原子注入半导体本体(1)，并且其中，在引入第二导电类型的掺杂剂原子之后，通过对半导体本体进行热处理来使其退火，其特征在于：通过离子注入将第二导电类型的掺杂剂原子引入半导体本体(1)中，并且通过在大约500到大约800摄氏度范围内的温度下的热处理来退火该半导体本体。
2.根据权利要求1的方法，其特征在于，通过在550到大约750摄氏度范围内的温度下的热处理来退火半导体本体(1)。
3.根据权利要求1或2的方法，其特征在于，在注入第二导电类型的掺杂剂原子之前进行注入临时掺杂剂原子，并且在这些注入之间通过在与其它热处理相同的温度范围内的另一热处理来退火半导体本体(1)。
4.根据权利要求1、2或3的方法，其中半导体器件被形成为场效应晶体管，在该方法中硅半导体本体(1)在其表面处被提供有第二导电类型的源区和漏区(2、3)，其都被提供有延伸(2A、3A)，和在源区和漏区(2、3)之间的第一导电类型的沟道区(4)，以及通过沟道区(4)上方的栅极电介质(6)与半导体本体(1)的表面分开的栅区(5)，其特征在于，第一半导体区(4)被形成为沟道区(4)的一部分，并且源极和漏极延伸(2A、3A)被形成为第二半导体区(2A、3A)的一部分。
5.根据前述权利要求中的任一项所述的方法，其特征在于，对于第一导电类型选择n导电类型，对于第二导电类型的掺杂剂原子选择硼原子，以及对于临时掺杂剂原子选择氟原子。
6.根据权利要求3或4的方法，其特征在于，对于惰性离子的非晶化注入，离子选自包括Ge、Si、Ar或Xe的组。
7.根据前述权利要求中的任一项所述的方法，其特征在于，对于退火热处理，时间被选择在1秒和10分钟之间。
8.一种用根据前述权利要求中的任一项所述的方法获得的半导体器件(10)。
9.一种根据权利要求8所述的半导体器件(10)，其特征在于，该器件包括场效应晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04101056.2 | 2004-03-15 | ||
| EP04101056 | 2004-03-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1930663A true CN1930663A (zh) | 2007-03-14 |
Family
ID=34960826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005800082180A Pending CN1930663A (zh) | 2004-03-15 | 2005-03-07 | 制造半导体器件的方法和用这种方法获得的半导体器件 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7491616B2 (zh) |
| EP (1) | EP1728270A1 (zh) |
| JP (1) | JP2007529890A (zh) |
| CN (1) | CN1930663A (zh) |
| TW (1) | TW200539265A (zh) |
| WO (1) | WO2005091344A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7704823B2 (en) * | 2006-08-31 | 2010-04-27 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4584026A (en) * | 1984-07-25 | 1986-04-22 | Rca Corporation | Ion-implantation of phosphorus, arsenic or boron by pre-amorphizing with fluorine ions |
| JP2773957B2 (ja) * | 1989-09-08 | 1998-07-09 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH0521448A (ja) * | 1991-07-10 | 1993-01-29 | Sharp Corp | 半導体装置の製造方法 |
| JPH1154451A (ja) * | 1997-08-07 | 1999-02-26 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| US6069062A (en) * | 1997-09-16 | 2000-05-30 | Varian Semiconductor Equipment Associates, Inc. | Methods for forming shallow junctions in semiconductor wafers |
| US6037640A (en) * | 1997-11-12 | 2000-03-14 | International Business Machines Corporation | Ultra-shallow semiconductor junction formation |
| US6087209A (en) * | 1998-07-31 | 2000-07-11 | Advanced Micro Devices, Inc. | Formation of low resistance, ultra shallow LDD junctions employing a sub-surface, non-amorphous implant |
| JP2000269492A (ja) * | 1999-03-16 | 2000-09-29 | Nec Corp | 半導体装置の製造方法 |
| US6268253B1 (en) * | 1999-10-14 | 2001-07-31 | Advanced Micro Devices, Inc. | Forming a removable spacer of uniform width on sidewalls of a gate of a field effect transistor during a differential rapid thermal anneal process |
| TW490746B (en) * | 2001-04-02 | 2002-06-11 | United Microelectronics Corp | Formation method of ultra-shallow junction |
| US6571525B2 (en) * | 2001-08-01 | 2003-06-03 | J. David Coleman | Construction block |
| US6849528B2 (en) * | 2001-12-12 | 2005-02-01 | Texas Instruments Incorporated | Fabrication of ultra shallow junctions from a solid source with fluorine implantation |
| US6682980B2 (en) * | 2002-05-06 | 2004-01-27 | Texas Instruments Incorporated | Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant |
| US6699771B1 (en) * | 2002-08-06 | 2004-03-02 | Texas Instruments Incorporated | Process for optimizing junctions formed by solid phase epitaxy |
| CN1253929C (zh) * | 2003-03-04 | 2006-04-26 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US6936505B2 (en) * | 2003-05-20 | 2005-08-30 | Intel Corporation | Method of forming a shallow junction |
| US7112499B2 (en) * | 2004-01-16 | 2006-09-26 | Chartered Semiconductor Manufacturing Ltd. | Dual step source/drain extension junction anneal to reduce the junction depth: multiple-pulse low energy laser anneal coupled with rapid thermal anneal |
| US20060205192A1 (en) * | 2005-03-09 | 2006-09-14 | Varian Semiconductor Equipment Associates, Inc. | Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition |
| KR100624912B1 (ko) * | 2005-03-22 | 2006-09-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| DE102005054218B4 (de) * | 2005-11-14 | 2011-06-09 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement |
-
2005
- 2005-03-07 CN CNA2005800082180A patent/CN1930663A/zh active Pending
- 2005-03-07 US US10/598,744 patent/US7491616B2/en active Active
- 2005-03-07 JP JP2007503464A patent/JP2007529890A/ja not_active Withdrawn
- 2005-03-07 WO PCT/IB2005/050825 patent/WO2005091344A1/en not_active Application Discontinuation
- 2005-03-07 EP EP05708955A patent/EP1728270A1/en not_active Withdrawn
- 2005-03-11 TW TW094107393A patent/TW200539265A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP1728270A1 (en) | 2006-12-06 |
| JP2007529890A (ja) | 2007-10-25 |
| TW200539265A (en) | 2005-12-01 |
| WO2005091344A1 (en) | 2005-09-29 |
| US20070173041A1 (en) | 2007-07-26 |
| US7491616B2 (en) | 2009-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7867851B2 (en) | Methods of forming field effect transistors on substrates | |
| DE102006019921B4 (de) | Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode | |
| JP3007437B2 (ja) | Ｃｍｏｓデバイスの製造方法 | |
| US6573160B2 (en) | Method of recrystallizing an amorphous region of a semiconductor | |
| JP2009272423A (ja) | 半導体装置及びその製造方法 | |
| JP2002329864A (ja) | 半導体装置及びその製造方法 | |
| JP2509518B2 (ja) | チタニウムシリサイドコンタクト製造方法 | |
| JP2002141504A (ja) | 極浅い接合の形成方法 | |
| DE102006030261B4 (de) | Verfahren zur Herstellung einer Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit reduzierter Bordiffusion und Transistor | |
| DE102011005718B4 (de) | Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur | |
| DE10250611B4 (de) | Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich | |
| CN101356639B (zh) | 半导体器件及其制造工艺 | |
| US6440806B1 (en) | Method for producing metal-semiconductor compound regions on semiconductor devices | |
| JP3518122B2 (ja) | 半導体装置の製造方法 | |
| US8470703B2 (en) | Semiconductor device and method of fabricating the same | |
| US6930006B2 (en) | Electronic circuit structure with improved dielectric properties | |
| JP2007529891A (ja) | 電界効果トランジスタ及び電界効果トランジスタの製造方法 | |
| CN1930663A (zh) | 制造半导体器件的方法和用这种方法获得的半导体器件 | |
| JP2000252366A (ja) | Ｃｍｏｓデバイスのデュアル・ゲート構造を製造するプロセス | |
| CN109346409B (zh) | 半导体器件与其制作方法 | |
| TWI493602B (zh) | 半導體元件及其製法 | |
| TW580728B (en) | High doping concentration ion-implantation method to reduce substrate defect | |
| TW404020B (en) | The method of fabricating the core device and I/O device on the semiconductor substrate | |
| KR100678323B1 (ko) | 풀리실리사이드실리콘 게이트 형성방법 | |
| TW382803B (en) | Process for device fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070720 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070720 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20070314 |
|
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |